Архитектура современных ЭВМ

Архитектура современных

ЭВМ

Кафедра Параллельных вычислений (ИВМиМГ)Кафедра Параллельных вычислительных технологий

• Маркова Валентина Петровна, markova@ssd.sscc.ru• Куликов Игорь Михайлович, kulikov@ssd.sscc.ru

Определение архитектуры компьютера

• Архитектура компьютера – логическая организация компьютера с точки зрения программиста, (программно-видимые средства)– IA-32, Intel Core, AMD x86-64, STI Cell, IBM POWER

• Микроархитектура компьютера – совокупность аппаратных решений для серии процессоров, реализующих ее программную модель– IA-32 (Intel Architecture 32 bit) представлена

двумя микроархитектурами: • P6 (Pentium Pro, Pentium II и Pentium III)• NetBurst (Celeron, Pentium 4, Xeon ,….)

Архитектурные принципы компьютера фон Неймана

• Принцип программного управления

• Принцип хранимой программы• Синхронное функционирование• Принцип условного перехода• Принцип использования

двоичной системы счисления• Принцип иерархичности ЗУ

Схема компьютерафон Неймана

Арифметико-логическое устройство

Управляющее устройство

Оперативная память

Внешняя память

Порты ввода

Порты вывода

Устройства ввода

Устройства вывода

Выполнение команды

Регистры

СК РИ

УУ

АЛУ

ОЗУ

Инструкции

Данные

Сигналы Управления

Адрес

Передача данных

Управляющие сигналы

Выполнение команды

Регистры

СК РИ

УУ

АЛУ

ОЗУ

Инструкции

Данные

Сигналы Управления

Адрес

Передача данных

Управляющие сигналы

Машины потока команд

Характерной чертой компьютеров фон

Неймана является наличие глобально адресуемой памяти и счетчика команд, которые позволяют УУ многократно повторять один и тот же цикл действий:1) Извлечение очередной команды

машинного кода,2) Декодирование и выполнение команды

в автоматическом режиме. В результате глобально адресуемая память и счетчик команд создают поток команд, которые УУ декодирует, а АЛУ исполняют.

Управляющие стратегии вычислений

• Команда выполняется, если предыду-щая команда, определенная в машин-ном коде, выполнена (control flow).

• Команда выполняется, когда требуе-мые операнды готовы (data flow).

• Команда выполняется, когда ее резу-льтат требуется другой команде (demand driven).

• Команда выполняется, когда появля-ются частичные образы данных (pattern driven).

Узкие места архитектуры фон Неймана

• Последовательное выпол-нение команд.

• Хранение данных и прог-раммы в одном ОЗУ.

• Один канал связи.

Усовершенствования архитектуры фон

Неймана

• Усовершенствования в области CБИС-технологий.• Программного обеспечения. • Архитектурные

усовершенствования.

Прогресс в СБИС-технологиях. Закон Мура

Усовершенствование ПО

• Языки программирования ВУ.• Компиляторы.• Библиотеки подпрограмм.• Параллельные языки програм-

мирования.• Коммуникационные

библиотеки.

Архитектурные усовершенствования

Оптимизация подсистемы памяти

• Контроллер памяти• Высокоскоростная

шина• Кэш и иерархия памяти• Виртуальная память• Аппаратная

предвыборка данных и команд

Оптимизация выполнения команд

• Конвейеризация• Упрощение набора

команд• Истинный параллелизм

– Данные – Инструкции– Потоки– Программы

Очень сложное ядро

Характеристикисуперкомпьютера Roadrunner

(№1 http://www.top500.org)

• Процессоры– PowerXCell 8i 3.2 ГГц (12 240 шт.)– Opteron DC 1.8 ГГц (6 562 шт.)

• Всего ядер 122 400• Общая память 98 Тбайт• Производительность

– 1026 TFlops (макс)– 1375.78 TFlops (пиковая)– 437 MFlops/watt

• Энергопотребление 2.35 мегаватт

Иерархия памяти

КЭШ данных

КЭШ команд

Общий КЭШ

второго уровня

ПА

МЯ

ТЬ

Данные

Команды

Конвейер команд

1 2

1 2

1 2

1 2

1 2

Ступени

Выборка команды

Декодирование команды

Выборка операндов

Вычисление операции

Запись результата

Время

1я к

оман

да

1я к

оман

да

22я ко

манда

я ко

манда

3

3

3

33я ко

манда

я ко

манда

Конвейер команд

1 2 3 4 5 6

1 2 3 4 5 6

1 2 3 4 5 6

1 2 3 4 5 6

1 2 3 4 5 6

Ступени

Выборка команды

Декодирование команды

Выборка операндов

Вычисление операции

Запись результата

Время

Латентность конвейера

1я к

оман

да

1я к

оман

да

22я ко

манда

я ко

манда

33я ко

манда

я ко

манда

7

7

7

7

7

8

8

8

8

8

9

9

9

9

9

Все ступени конвейера активны

Параллелизм на уровне инструкций (ILP)

INT

FP

MEM

BR

Окно команд

Параллелизм на уровне инструкций (ILP)

Время

Параллелизм на уровне нитей (TLP)

INT

FP

MEM

BR

Окно команд

Окно команд

Нить №1

Нить №2

Параллелизм на уровне нитей (TLP)

Время

Нить №1

Нить №2

Многоядерность(Multi-Core)

Окно команд

Окно команд

Процесс №1

Процесс №2

Основные проблемы

• Power Wall – стена мощности• Процессоры греются

• Memory Wall – стена памяти• Память медленнее процессоров

• Frequency Wall – стена частоты• Транзисторы маленькие, процессоры большие

• Complexity Wall – стена сложности• Процессоры больше управляют вычислениями,

чем вычисляют

Итоги

• Современные архитектуры произрастают из корняфон-Неймана

• Оптимизации идут экстенсивно вплоть до стен (walls)

Разработка IBM: 500 GHz

Intel Polaris80 ядер, 1 ТФлопс

University of Texas at Austin

Алмазные кристаллы

• 1000 vs 150 °C• 200 vs 20 Вольт