View
216
Download
0
Category
Preview:
Citation preview
8/12/2019 53591912 Informe Previo N 1
1/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
BIESTABLES
I. INTRODUCCIN
En el presente laboratorio, se desarrollara el anlisis funcional de los biestables
asncronos (Latchs) y Sncronos (Flip Flops); los cuales representan losdispositivos fundamentales para el diseo de reistros, !ontadores, "a#uinas deestados, memorias y todo circuito secuencial$
II. OBJETIVOS
%$ &'E*+&S E-E./LES
*mplementar los circuitos biestables asncronos (Latch) y sincronos (Flip Flop),
utili0ando puertas l1icas$
La visuali0aci1n del funcionamiento de cada una de los biestables (Latchs y
Flip Flops$) utili0ando leds en las salidas$
*mplementar circuitos bsicos con biestables$
/d#uirir destre0a para el monta2e y cableado de circuitos diitales en el
prothoboard$
3ue el estudiante aprenda utili0ar los principios bsicos para el anlisis de
circuitos diitales secuenciales mediante simuladores y #ue tena la
capacidad de reali0ar la detecci1n de fallos, correirlos y comprobar su buenfuncionamiento$
4$ &'E*+&S ES5E!*F*!&S
5ara cada funci1n l1ica implementar con circuitos interados de tecnoloa
L (Serie 67)$ 'uscar las referencias correspondientes en los manuales
adecuados$
Se implementar como entradas l1icas 8*5S9*!:s y como salidas l1icas
LE8s$ (+er en el marco te1rico del presente documento sus circuitoselctricos)$
*mplementar cada circuito en prothoboard, anali0ar su funcionamiento y lueo
construya las tablas de verdad de los circuitos$
8/12/2019 53591912 Informe Previo N 1
2/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
III. III, RESUMEN
!omo primer paso para el desarrollo del presente laboratorio se debe consultarlos manuales correspondientes para cada ob2etivo$ Lueo se debe anali0ar loscircuitos en forma te1rica y lueo simularlos con al
8/12/2019 53591912 Informe Previo N 1
3/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Las salidas de estos circuitos son las (*-) entradas de las compuertas (los pinesdel interado) y como tambin se puede observar en la fiura anterior la salidadel interado (&>) es la entrada del circuito LE8$
V. INFORME PREVIO
1. D!"ri#ir $ "%&"'(% ) Bi!(a#$ A!i&"r%&%, a&a$i" !u *u&"i%&a+i&(% +&"i%& $%! (i'%! ) $a("-!.
8ecimos #ue un biestable es asncrono cuando cambia de estado, evoluciona a
otro estado sin la seal de relo2, por lo eneral estos biestables son llamadoslatches$ El latch (cerro2o) es un tipo de dispositivo de almacenamiento temporalde dos estados #ue se suele arupar en una cateora diferente a la de los flip?flops$ 'sicamente, los latches son similares a los flip?flops, ya #ue ambos sontambin dispositivos #ue permanecen en su estado racias a su capacidad derealimentaci1n$$ Entre los tipos de latches #ue e@isten tenemos el .?S; el 8 y el?A con entrada de habilitaci1n$
. D!"ri#ir $ "%&"'(% ) Bi!(a#$ !/&"r%&%, a&a$i" !u *u&"i%&a+i&(% )!"ri#a $%! (i'%! ) *$i'0*$%'! "%&&"i%&a$!.
Los flip?flops son dispositivos sncronos de dos estados, tambin conocidos
como multivibradores biestables$ En este caso, el trmino sncrono sinifica #uela salida cambia de estado
8/12/2019 53591912 Informe Previo N 1
4/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Figura N
L !"&S
Flip?flop Latch Flip?flop Latch
?A 676 ?A 746
S?. 6746G S?.
8 6767 8 67D6H 8 7%D
Fu&"i%&a+i&(%
Bi!(a#$ RS 7S(0R!(8 a!/&"r%&%
S1lo posee las entradas . y S$ Se compone internamente de dos puertas l1icas-/-8 o -&., se
8/12/2019 53591912 Informe Previo N 1
5/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Figura N
Bi!(a#$ RS 7S( R!(8 !/&"r%&%
Figura N Cir"ui(% Bi!(a#$ RS !/&"r%&% a8 !4u+a &%r+a$i5a)% #8.
/dems de las entradas . y S, posee una entrada ! de sincronismo cuya misi1nes la de permitir o no el cambio de estado del biestable$ En la siuiente fiura semuestra un e2emplo de un biestable sncrono a partir de una asncrona, 2unto consu es#uema normali0adoI
Su tabla de verdad es la siuienteI
abla de verdad biestable .S
C R S 9 7NOR8
J J #
% #
http://es.wikipedia.org/wiki/Archivo:Biestable_RS_sincrono.PNGhttp://es.wikipedia.org/wiki/Archivo:Biestable_RS_asincrono2.png8/12/2019 53591912 Informe Previo N 1
6/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
% % %
% %
% % % -$ 8$
JKindiferente
Bi!(a#$ D 7D$a8
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$! D a8 a"(i% '%r &i$ a$(% #8a"(i% '%r *$a&"% ) !u#i)a.
8ispositivo de almacenamiento temporal de dos estados (alto y ba2o), cuya salidaad#uiere el valor de la entrada 8 cuando se activa la entrada de sincronismo, !$En funci1n del modo de activaci1n de dicha entrada de sincronismo, e@isten dostipos de biestables 8I
/ctivo por nivel (alto o ba2o), tambin denominado reistro o cerro2o ( latchen inls)$
/ctivo por flanco (de subida o de ba2ada)$
La ecuaci1ncaracterstica del biestable 8 #ue describe su comportamiento esI
y su tabla de verdadI
D 9 9!igui&( J ;
% J 1
JKindiferente
http://es.wikipedia.org/wiki/Ecuaci%C3%B3nhttp://es.wikipedia.org/wiki/Tabla_de_verdadhttp://es.wikipedia.org/wiki/Tabla_de_verdadhttp://es.wikipedia.org/wiki/Archivo:Biestable_D.PNGhttp://es.wikipedia.org/wiki/Ecuaci%C3%B3nhttp://es.wikipedia.org/wiki/Tabla_de_verdad8/12/2019 53591912 Informe Previo N 1
7/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Esta bscula puede verse como una primitiva lnea de retardoo una retenci1n deorden cero (zero order holden inls), ya #ue los datos #ue se introducen, seobtienen en la salida un ciclo de relo2 despus$ Esta caracterstica es aprovechadapara sinteti0ar funciones de procesamiento diital de seales (8S5 en inls)mediante la transformada en 0$
Bi!(a#$ T 7T%gg$8
Figura N S/+#%$% &%r+a$i5a)%: Bi!(a#$ T a"(i% '%r *$a&"% ) !u#i)a.
8ispositivo de almacenamiento temporal de dos estados (alto y ba2o)$ El biestable cambia de estado (tole en inls) cada ve0 #ue la entrada de sincronismo ode relo2 se dispara$ Si la entrada est a nivel ba2o, el biestable retiene el nivelprevio$ 5uede obtenerse al unir las entradas de control de un biestable A, uni1n#ue se corresponde a la entrada $La ecuaci1ncaracterstica del biestable #ue describe su comportamiento esI
y la tabla de verdadI
T 9 9!igui&(
;
% 1
% 1
% % ;
http://es.wikipedia.org/w/index.php?title=L%C3%ADnea_de_retardo&action=edit&redlink=1http://es.wikipedia.org/wiki/Procesamiento_digital_de_se%C3%B1aleshttp://es.wikipedia.org/w/index.php?title=Transformadas_de_se%C3%B1ales&action=edit&redlink=1http://es.wikipedia.org/wiki/Biestable#Biestable_JKhttp://es.wikipedia.org/wiki/Ecuaci%C3%B3nhttp://es.wikipedia.org/wiki/Tabla_de_verdadhttp://es.wikipedia.org/wiki/Archivo:BiestableT.PNGhttp://es.wikipedia.org/w/index.php?title=L%C3%ADnea_de_retardo&action=edit&redlink=1http://es.wikipedia.org/wiki/Procesamiento_digital_de_se%C3%B1aleshttp://es.wikipedia.org/w/index.php?title=Transformadas_de_se%C3%B1ales&action=edit&redlink=1http://es.wikipedia.org/wiki/Biestable#Biestable_JKhttp://es.wikipedia.org/wiki/Ecuaci%C3%B3nhttp://es.wikipedia.org/wiki/Tabla_de_verdad8/12/2019 53591912 Informe Previo N 1
8/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Bi!(a#$ J< 7Ju+'
8/12/2019 53591912 Informe Previo N 1
9/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
>na forma ms compacta de la tabla de verdad es (9 representa el estadosiuiente de la salida en el pr1@imo flanco de relo2 y 4el estado actual)I
J < 9
4
% ;
% 1
% %
El biestable se denomina as por acN Ailby, el inventor de los circuitos interadosen %GHO, por lo cual se le concedi1 el 5remio -obelen fsica de 4$
Bi!(a#$ J0< a"(i% '%r *$a&"%
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$! J< a"(i% a8 '%r *$a&"% )
!u#i)a #8 '%r *$a&"% ) #a>a)a.
unto con las entradas y A e@iste una entrada ! de sincronismo o de relo2 cuyamisi1n es la de permitir el cambio de estado del biestable cuando se produce unflancode subida o de ba2ada, se
8/12/2019 53591912 Informe Previo N 1
10/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$ J< Ma!(r%0E!"$a% a8 a"(i%'%r &i$ a$(% #8 a"(i% '%r &i$ #a>%.
/un#ue a
8/12/2019 53591912 Informe Previo N 1
11/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
esclavo pasa al el mismo estado del maestro$ El comportamiento del flip?flopmaestro?esclavo #ue acaba de describirse hace #ue los cambios de estadocoincidan con la transici1n del flanco neativo del pulso$
Figura N
E$ *$i'0*$%' SR +a!(r%0!"$a%
Los flip?flops maestro?esclavo (master?slave) han sido ampliamente utili0adoshasta la aparici1n de los disparados por flanco, #ue poco a poco los vansustituyendo$ La ra01n fundamental es #ue funcionan de forma idntica y losdisparados por flanco necesitan menos puertas l1icas$
La construcci1n de un flip?flop maestro?esclavo S. se reali0a a partir de doscerro2os S. con entrada de habilitaci1n conectados en cascada, de forma #ue laseal de relo2 entra al cerro2o maestro y la seal de relo2 complementada entra alesclavo$ La fiura 4$DHmuestra el monta2e y tambin el smbolo l1ico asociado$
S1lo el cerro2o maestro est habilitado cuando el relo2 es %$ 8urante todo eseintervalo de tiempo, sus salidas irn acorde con sus entradas$ Si se produce unavariaci1n, la salida actuar en consecuencia$ !uando llea el flanco neativo derelo2, se habilita el cerro2o esclavo (y se deshabilita el maestro), #ue toma la salidadel maestro (#ue ya no pueden variar por#ue se encuentra deshabilitado)$ 5ortanto, en un tiempo iual al tiempo de propaaci1n del cerro2o esclavo, 2ustamentedespus del flanco neativo de relo2, la salida del cerro2o esclavo act
8/12/2019 53591912 Informe Previo N 1
12/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
Figura N M%&(a> )$ *$i'0*$%' J< +a!(r%0!"$a% !/+#%$% $6gi"%.
Figura N Cr%&%gra+a )$ *$i'0*$%' J< +a!(r%0!"$a%.
Ta#$a:abla de verdad del flip?flop A maestro?esclavo$
A !LA
% %
% %
% %
8/12/2019 53591912 Informe Previo N 1
13/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
. D!"ri#ir $a! "ara"(r/!(i"a! ) )i!'ar% ) F$i' F$%'! '%r 'u$!% '%r *$a&"%.
Los flip flop disparado por flanco cambian de estado con el flanco positivo (flancode subida) o con el flanco neativo (flanco de ba2ada) del impulso de relo2 y essensible a sus entradas solo en esta transici1n de relo2$
Los flip flop disparados por pulsos cambian de estado en su salida
8/12/2019 53591912 Informe Previo N 1
14/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
abla de transici1n de estados
A
J % % J
% J %
% % J
abla de verdad del flip?flop .?S
S . !LA
P
% P %
% P %
% % P J J
S . A
J
% % J
% J
% % J %% % % J
% % % J
% % J J %
% % % J J
>sando Aarnauh tomando como variable(S, ., 3n) para las salidas M N
; !on estas relaciones adaptamos el flip?flop .?S partiendo de
un flip?flop ?A$
A-%ra 'ara (ra&!*%r+ar ) >0 a )
1r% .0 Ta#$a ) r)a) )$ *$i'*$%' D
D CL< 9&1
; P ; 11 P 1 ;
8/12/2019 53591912 Informe Previo N 1
15/15
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 2014
/hora relacionamos el comportamiento de de los flip?flop7), >08
D 9& 9&1 J
Recommended