View
3
Download
0
Category
Preview:
Citation preview
Ein 16 GBit/s Duobinary PrecoderChip in
SiGeTechnologie sowie Möglichkeiten
innovativer Aufbau und Montagetechniken
Dipl.Ing. (FH) Norbert Michel MICHEL – Customized Microelectronic Solutions Ing. Frank Kranhold RHe Microsystems GmbH
Dipl.Ing. Murat Serbay Universität Kiel mse@tf.unikiel.de
Prof.Dr.Ing. Werner Rosenkranz Universität Kiel
Dr.Ing. Norbert Weber FraunhoferInstitut für Integrierte Schaltungen
EEEfCOM 2007 21Juni2007 1v0 Seite 2 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Teil A: Ein Duobinary Pre-Coder Chip in SiGe-Technologie
Referent: Norbert Michel info@michel-cms.deIngenieur-BüroMICHEL – Customized Microelectronic SolutionsBruckwiesenstraße 391220 Schnaittach / Germany www.michel-cms.de
Teil B: Möglichkeiten innovativer Aufbau- und Verbindungstechnik
Referent: Frank Kranhold frank.kranhold@rhe.deRHe Microsystems GmbHHeidestraße 7001454 Radeberg / Germany www.rhe.de
Inhaltsübersicht:
EEEfCOM 2007 21Juni2007 1v0 Seite 3 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung: 1.1 Motivation
1.2 Funktions-Prinzip
1.3 Applikation
2. Der Precoder-Chip: 2.1 Notwendigkeit der Integration
2.2 Realisierungskonzept
2.3 Design und Simulation
2.4 Messergebnisse
3. Ausblick und Herausforderungen
4. Danksagung, Überleitung zum Teil B)
Inhaltsübersicht Teil A:
EEEfCOM 2007 21Juni2007 1v0 Seite 4 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1.1 Motivation
1.2 Funktions-Prinzip
1.3 Applikation
1. Duobinary Codierung
EEEfCOM 2007 21Juni2007 1v0 Seite 5 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.1 Motivation:
datagenerator
data
bias
MZMCW laser
clock&datarecovery
Klassische optische Übertragungsstrecke:
EEEfCOM 2007 21Juni2007 1v0 Seite 6 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.1 Motivation:
datagenerator
data
bias
MZMCW laser
clock&datarecovery
Klassische optische Übertragungsstrecke:
Übertragungs-Kanal (Glasfaser) wird z.B. beeinträchtigt durch:
• chromatische Dispersion (SSMF)
• Faserdämpfung
• nichtlineare Effekte
• Nebensprechen von Nachbarkanälen
EEEfCOM 2007 21Juni2007 1v0 Seite 7 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.1 Motivation:
Klassische „on-off-keying“ (OOK) Übertragungsstrecke:
● Modulator steuert die Lichtintensität abhängig von binären Daten: • 0-bit Licht aus
• 1-bit Licht an
● Elektrische Wandlung durch Photodiode (|x|2 –Bildung)
● OOK besitzt breites optisches Spektrum anfällig gegenüber: • Chromatischer Dispersion
• Kanalübersprechen
Spektrum bezogen auf optische Trägerfrequenz (≈ 193 THz)
Modulator
Laser
DatenGenerator
Glasfaserstrecke
El. VerstärkerPhotodiode
Takt und DatenRückgewinnung
-30 -20 -10 0 10 20 30
0
-20
-40
-60
-80
20
40
Frequenz [GHz]
nor
mal
isie
rte
sL
eis
tun
gsd
ich
tesp
ektr
um
[d
B]
EEEfCOM 2007 21Juni2007 1v0 Seite 8 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.1 Motivation:
datagenerator
data
bias
MZMCW laser
clock&datarecovery
Klassische optische Übertragungsstrecke:
?Wie lässt sich die benötige Übertragungs-Bandbreite bei gleicher Bit-Rate reduzieren – oder bei gleicher Bandbreite die Bit-Rate erhöhen ?
EEEfCOM 2007 21Juni2007 1v0 Seite 9 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1.1 Motivation
1.2 Funktions-Prinzip
1.3 Applikation
1. Duobinary Codierung
EEEfCOM 2007 21Juni2007 1v0 Seite 10 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.2 Funktions-Prinzip:
Abhilfe: Leitungscodierung Duobinär (DB)
• Mach-Zehnder Modulator steuert die Lichtintensität abhängig von pseudo-ternären elektrischen Signalpegeln
• Codierung der Bits in drei Signalpegel (-1, 0, +1)Codier-Regel: 0-Bit 0: Licht aus
1-Bit +1: (Trägerphase 0º) oder -1: (Trägerphase 180º) abhängig von Signal-Historie
Mach-ZehnderModulator
Laser
DatenGenerator
Glasfaserstrecke
El. VerstärkerPhotodiode
Takt und DatenRückgewinnung
El. Tiefpass
EEEfCOM 2007 21Juni2007 1v0 Seite 11 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.2 Funktions-Prinzip:
Abhilfe: Leitungscodierung Duobinär (DB)
• Mach-Zehnder Modulator steuert die Lichtintensität abhängig von pseudo-ternären elektrischen Signalpegeln
• Codierung der Bits in drei Signalpegel (-1, 0, +1)Codier-Regel: 0-Bit 0: Licht aus
1-Bit +1: (Trägerphase 0º) oder -1: (Trägerphase 180º) abhängig von Signal-Historie
• Erzeugung des pseudo-ternären Signals z.B. durch FIR Filter• FIR Filter kann durch Tiefpass nachgebildet werden
DB-Codierer:
Mach-ZehnderModulator
Laser
DatenGenerator
Glasfaserstrecke
El. VerstärkerPhotodiode
Takt und DatenRückgewinnung
El. Tiefpass
EEEfCOM 2007 21Juni2007 1v0 Seite 12 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.2 Funktions-Prinzip:
Abhilfe: Leitungscodierung Duobinär (DB)
DB-Decodierer• Modulation durch Mach-Zehnder • Elektrische Wandlung wieder durch Photodiode (|x|2 –Bildung) • Codierung im Sender macht Decodierung
im Empfänger notwendig !
• Aber Rückkopplung im Decoder verursacht Fehlerfortpflanzung.
Mach-ZehnderModulator
Laser
DatenGenerator
Glasfaserstrecke
El. VerstärkerPhotodiode
Takt und DatenRückgewinnung
El. Tiefpass
Tb
+
Modulo 2(XOR)
EEEfCOM 2007 21Juni2007 1v0 Seite 13 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.2 Funktions-Prinzip:
Abhilfe: Leitungscodierung Duobinär (DB)
Verschiebung der Decodierung in Sender
DB-Decodierer
Mach-ZehnderModulator
Laser
DatenGenerator
Glasfaserstrecke
El. VerstärkerPhotodiode
Takt und DatenRückgewinnung
El. Tiefpass
Tb
+
Modulo 2(XOR)
EEEfCOM 2007 21Juni2007 1v0 Seite 14 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1.1 Motivation
1.2 Funktions-Prinzip
1.3 Applikation
1. Duobinary Codierung
EEEfCOM 2007 21Juni2007 1v0 Seite 15 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.3 Applikation:
Die klassische Übertragungsstrecke ..
datagenerator
data
bias
MZMCW laser
clock&datarecovery
EEEfCOM 2007 21Juni2007 1v0 Seite 16 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.3 Applikation:
datagenerator
data
bias
duobinaryprecoding
MZMCW laser
clock&datarecovery
wird ergänzt durch Duobinary Precoder ..
EEEfCOM 2007 21Juni2007 1v0 Seite 17 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.3 Applikation:
datagenerator
data
bias
duobinaryprecoding
MZMCW laser
LPfilter
clock&datarecovery
wird ergänzt durch Duobinary Precoder plus Tiefpass-Filter:
Vorteile:
Duobinär Format besitzt schmales Spektrum,toleranter gegenüber: ∙chromatischer Dispersion
∙Kanalübersprechen
d.h. bei gegebenen ÜT-Kanal ermöglicht das: ∙entweder höhere Datenrate∙oder weitere Entfernung ∙engeren Kanalabstand
10 Gb/s OOK (rot)10 Gb/s Duobinär (blau)
-30 -20 -10 0 10 20 30
0
-20
-40
-60
-80
20
40
Frequenz [GHz]
nor
mal
isie
rte
sL
eis
tung
sdic
hte
spek
tru
m [d
B]
EEEfCOM 2007 21Juni2007 1v0 Seite 18 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Duobinary Codierung 1.3 Applikation:
datagenerator
data
bias
duobinaryprecoding
MZMCW laser
LPfilter
clock&datarecovery
wird ergänzt durch Duobinary Precoder plus Tiefpass-Filter:
Dieser Precoder wird im Weiteren
unser Schwerpunkt sein.
EEEfCOM 2007 21Juni2007 1v0 Seite 19 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2.1 Notwendigkeit der Integration
2.2 Realisierungskonzept
2.3 Design und Simulation
2.4 Messergebnisse
2. Der Precoder-Chip:
EEEfCOM 2007 21Juni2007 1v0 Seite 20 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.1 Notwendigkeit der Integration:
Regel für Vor-Codierer:
b(k) = d(k) b(k-1)
als Schaltsymbol:
d(k) b(k)
b(k-1)
Tb
EXOR
EEEfCOM 2007 21Juni2007 1v0 Seite 21 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.1 Notwendigkeit der Integration:
Regel für Vor-Codierer:
b(k) = d(k) b(k-1)
als Schaltsymbol:
d(k) b(k)
b(k-1)
Tb
EXOR
delayb(k)
d(k)
Überlegungen zur realen Umsetzung:
Intrinsic Delayz.B. 115 ps
2 cm ≈ 100ps Laufzeit
EEEfCOM 2007 21Juni2007 1v0 Seite 22 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.1 Notwendigkeit der Integration:
Regel für Vor-Codierer:
b(k) = d(k) b(k-1)
als Schaltsymbol:
d(k) b(k)
b(k-1)
Tb
EXOR
delayb(k)
d(k)
Überlegungen zur realen Umsetzung:
Intrinsic Delayz.B. 115 ps
2 cm ≈ 100ps Laufzeit
Beispiel: 10 GBit/s Tb = 100 ps
Intrinsic Delay 115 psRückkopplung +100 psGesamt-Delay: 215 ps >> T
b = 100 ps
=> kein Precoding möglich
EEEfCOM 2007 21Juni2007 1v0 Seite 23 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2.1 Notwendigkeit der Integration
2.2 Realisierungskonzept
2.3 Design und Simulation
2.4 Messergebnisse
2. Der Precoder-Chip:
EEEfCOM 2007 21Juni2007 1v0 Seite 24 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.2 Realisierungskonzept:
gesucht: b(k) = d(k) b(k-1) ≡ d(k) b(k)
b(k-1)
Tb
EXOR
?
EEEfCOM 2007 21Juni2007 1v0 Seite 25 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.2 Realisierungskonzept:
gesucht: b(k) = d(k) b(k-1) ≡
unsere Lösung: monolithisch integriert
D Q
d(k) b(k)
b(k-1)
Tb
EXOR
b(k-1) b(k) d(k)
clock
Ausgang exakt um 1 Bit verzögertXOR = „Gilbert Zelle“
= „Ur-CML-Zelle“
EEEfCOM 2007 21Juni2007 1v0 Seite 26 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.2 Realisierungskonzept:
gesucht: b(k) = d(k) b(k-1) ≡
unsere Lösung: monolithisch integriert
D Q
d(k) b(k)
b(k-1)
Tb
EXOR
b(k-1) b(k) d(k)
clock
Ausgang exakt um 1 Bit verzögertXOR = „Gilbert Zelle“
= „Ur-CML-Zelle“
Vorteile:
● Flip-Flop agiert als Verzögerungselement
● durch Taktung des FF keine Toleranzen, keine Justage der „Verzögerung“ nötig
● durch direkte Taktung des FF optimale Synchronisation des Precoder-Ausgangs mit System-Takt
EEEfCOM 2007 21Juni2007 1v0 Seite 27 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.2 Realisierungskonzept:
Technologie:
∙ 0,35 µm SiGe-BiCMOS / austriamicrosystems AG
∙ 4 Lagen Metall Verdrahtung
∙ npn-Transitfrequenz fT ≈ 65 GHz
EEEfCOM 2007 21Juni2007 1v0 Seite 28 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2.1 Notwendigkeit der Integration
2.2 Realisierungskonzept
2.3 Design und Simulation
2.4 Messergebnisse
2. Der Precoder-Chip:
EEEfCOM 2007 21Juni2007 1v0 Seite 29 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.3 Design und Simulation:
Schematic des XOR-Gatters in CML-Technik:
EEEfCOM 2007 21Juni2007 1v0 Seite 30 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.3 Design und Simulation:
Block Diagramm:
EEEfCOM 2007 21Juni2007 1v0 Seite 31 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.3 Design und Simulation:
Simulation bei 18 GBit/s: (incl. Layout-Parasitics)
EEEfCOM 2007 21Juni2007 1v0 Seite 32 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.3 Design und Simulation:
Technische Daten:
Supply Voltage: 4 VClock Input Voltage: 200 mVpp @ Zi = 50 Ohm Data Input Voltage: 200 mVpp @ Zi = 50 Ohm
Inputs may be driven single ended or differential
Output Voltages: ~ 300 ... 400 mVpp @ Zo = 50 Ohmfclockmax ~ 16 GHz
Hinweis: zu Gunsten optimaler RFPerformance wurde auf ESDProtections verzichtet
EEEfCOM 2007 21Juni2007 1v0 Seite 33 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2.1 Notwendigkeit der Integration
2.2 Realisierungskonzept
2.3 Design und Simulation
2.4 Messergebnisse
2. Der Precoder-Chip:
EEEfCOM 2007 21Juni2007 1v0 Seite 34 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.4 Messergebnisse:
Foto des TestChips:
CLK / CLKn
Data Input
PrecodedOutput
DataOutput
EEEfCOM 2007 21Juni2007 1v0 Seite 35 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.4 Messergebnisse:
Aufbau des Test-Boards: (manuell gebondet)
EEEfCOM 2007 21Juni2007 1v0 Seite 36 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.4 Messergebnisse:
Messergebnisse am Fraunhofer IIS:
precodiertesSignal vorTiefpass
Am Oszilloskop konnte Funktionalität bis etwa 16 GHz Clock beobachtet werden.
uncodiertesAusgangs-Signal
EEEfCOM 2007 21Juni2007 1v0 Seite 37 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.4 Messergebnisse:
Messergebnisse der Universität Kiel:
am Daten-Eingang (links)
Augendiagramme am Precoder:
am „Precoded“-Ausgang (rechts)
EEEfCOM 2007 21Juni2007 1v0 Seite 38 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Der Precoder-Chip 2.4 Messergebnisse:
Messergebnisse der Universität Kiel:
● Der Chip ist sowohl für Duobinary- als auch für DPSK-Precoding nutzbar.
● Der Precoder-Chip wurde getestet mit DPSK Format bei 10,66423 GBit/s, gemäß STM64 + FEC.
● Sowohl bei PRBS bis zu 231-1 Bit Länge, als auch bei 223 Bit Random-Pattern funktioniert der Precoder-Chip korrekt.
EEEfCOM 2007 21Juni2007 1v0 Seite 39 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Abschätzung: Mit neuesten Halbleiter-Technologien sollten Precoder für Eingangssignale von 80 – 100 GB/s machbar sein.
Herausforderungen / Flaschenhals:
Die I/Os der Chips, konkret die Tiefpasswirkung des Bond-Netzwerks(Pad-Kapazität – Bond-Draht – Lead-Finger-Kapazität).
Bereits bei 10 GHz wirkt sich der Unterschied zwischen½ mm oder 1 mm Bond-Draht sehr deutlich auf die Bandbreite und damit auf Signalform und Jitter aus.
3. Ausblick und Herausforderungen:
EEEfCOM 2007 21Juni2007 1v0 Seite 40 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Anregungen / Lösungsansätze:
On Chip: • möglichst kleine BondPads
• möglichst nur oberste MetallLage für Pads verwenden dann dickeres Dielektrikum zum Substrat
geringeres C zum Substrat Problem: Pads lösen sich u.U. ab !
• auf ESDStrukturen verzichten, sind meist KnockOutKriterium für hohe Bitraten
• SOITechnologien (Silicon On Isolator)
3. Ausblick und Herausforderungen:
EEEfCOM 2007 21Juni2007 1v0 Seite 41 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Anregungen / Lösungsansätze:
Aufbau: • evtl. FlipChip & Ball Bond auf genügend Wärmeableitung achten
• Chips im Board versenken, um LBond zu reduzieren
• Transmission Lines bis zum Bond Ball
dazu mehr im Teil B:
„Möglichkeiten innovativer Aufbau und Verbindungstechnik“
Frank Kranhold / RHe Microsystems GmbH
3. Ausblick und Herausforderungen:
EEEfCOM 2007 21Juni2007 1v0 Seite 42 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Dipl.-Ing. Andrea Fiederer Fraunhofer IIS (Board-Aufbau)
Dipl.-Ing. Bernd Offenbeck Fraunhofer IIS (Hinweise zu Duobinary)
sowie
Technische Fakultät derChristian-Albrechts-Universität zu Kiel
und
Fraunhofer Institut für Integrierte Schaltungen
4. Danksagung
EEEfCOM 2007 21Juni2007 1v0 Seite 43 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Möglichkeiten innovativer Aufbau- und Verbindungstechnik
1. Aufbau und Montage: 1.1 Aufbau
1.2 Gehäuse und Module
2. Leistungsüberblick: 2.1 Schaltungsträger
2.2 Die-Attach
2.3 Bonden
2.4 Zusammenfassung
Inhaltsübersicht Teil B:
EEEfCOM 2007 21Juni2007 1v0 Seite 44 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Aufbau und Montage 1.1. Aufbau
Substrat mit Cavity zum Versenken der Chips
Al2O3-Dünnschicht-Substrat, Dicke 381µm, Cavity-Tiefe: 250µm Montage: Die-Attach, Au-Draht-Bonden, verkapseln verbesserte Wärmeableitung durch das Substrat zur Verringerung der ASIC-Temperatur (Lebensdauer )↑ Verkürzung der Bond-Drähte für eine verbesserte
HF-Performance
EEEfCOM 2007 21Juni2007 1v0 Seite 45 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Aufbau und Montage 1.1. Aufbau
40Gbit/s High Speed Network Transceiver Module
AlN-Dünnschicht, (Space/Line min. 30µm), strukturierter Lötstopp Montage: SMD, Flip Chip (Pitch 225µm) Die-Attach, HF-Konnektor Positioniergenauigkeit für Chip: ± 12 µm Verbindung AlN-Substrat mit Träger als Wärmesenke
45
EEEfCOM 2007 21Juni2007 1v0 Seite 46 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Aufbau und Montage 1.1. Aufbau
LHCb Silicon Tracker Module
AlN-Dickschicht, Flexboard, Al2O3-Dünnschicht (Space/Line 12µm) Montage: SMD, Die-Attach (Nackt-Chip), 992 Draht-Bonds je Modul davon 516 Draht-Bonds als Bondloops in 4 Reihen übereinander Fine pitch min. 40µm
EEEfCOM 2007 21Juni2007 1v0 Seite 47 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Mikrosystem in 3D-BGA-Hybridaufbau - kundenspezifisch
1. Aufbau und Montage 1.1. Aufbau
Substrate: Al2O3 Dickschicht als Multilayer; gestapelte Schaltungen Ball-Durchmesser: 650µm
EEEfCOM 2007 21Juni2007 1v0 Seite 48 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
1. Aufbau und Montage 1.2. Gehäuse und Module
48
Packaging und Bauelementeschutz
Passivierungsdruck, Glob-Top, Tauchumhüllung Kundenspezifische BGA`s Hermetikgehäuse (Metall - verschweißt, Keramik) Kundenspezifische Mikrowellen-Module, Test-Boards/-Aufbauten Power Hybride für steigende Leistungsdichte und Masseoptimierung Einsatz neuer Trägermaterialien für die Wärmeableitung
EEEfCOM 2007 21Juni2007 1v0 Seite 49 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Möglichkeiten innovativer Aufbau- und Verbindungstechnik
1. Aufbau und Montage:
2. Leistungsüberblick:
Inhaltsübersicht Teil B:
EEEfCOM 2007 21Juni2007 1v0 Seite 50 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Leistungsüberblick 2.1. Schaltungsträger
Herstellung kundenspezifischer Verdrahtungsträger
Keramik-Bearbeitung Dickschicht-Technologie Dünnschicht-Technologie
HF-Softboard
LTCC (postfiring)
- Fräsen, Schneiden, Bohren, Ritzen, Sägen
- Al2O3, AlN, Quarz-/Borosilikatglas- Microwave Dielectric Substrate
- Al2O3-, AlN-, BeO-Substrate
- Rogers RO, RT/duorid-Laminate, TMM- Rogers Ultralam, Arlon, Taconic- Flexboard-Material (z.B. Pyralux), Taconic
- Dickschicht postfiring, Dünnschicht
EEEfCOM 2007 21Juni2007 1v0 Seite 51 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Leistungsüberblick 2.2. Die-Attach
Nacktchips, MMIC`s, Flip-Chip, (µ)BGA
Dicing Service für Wafer Epoxy elektrisch und thermisch leitend Bestückung manuelle oder automatisch vom Wafer, aus Waffle- oder Gel-Pack Löten im Standardprozess oder flussmittelfrei
Automatische Bestückung
Multi Die BonderHäcker Vico 520
Positioniergenauigkeit X-Y <<10µm
Reinraumklasse 100
EEEfCOM 2007 21Juni2007 1v0 Seite 52 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Leistungsüberblick 2.3. Bonden
Draht-Bonden, Bändchen-Bonden
Ultrasonic AlSi-Draht: 25…500µm Thermosonic Au-Draht: 17,5…30µm manuell Ball-Wedge und automatisch Wedge-Wedge Draht-Bonden Pitch min. 40µm Thermosonic Au-Band: 60 x 20µm2, 120 x 20µm2
Bond-Automat
Wire Bonder Delvotec 6400 DA
Für Fine pitch
Reinraumklasse 100
EEEfCOM 2007 21Juni2007 1v0 Seite 53 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
2. Leistungsüberblick 2.4. Zusammenfassung
Mikrosysteme, Elektronikmodule und Hybride als Lösungfür unterschiedlichste Applikationen & Anforderungen
Layoutbearbeitung nach keramikspezifischen Designregeln Herstellung von Schaltungsträgern / Verdrahtungsträgern Bestückung Bauelemente und Montage Schaltungsschutz / Packaging Screening / Test / Qualifikation
EEEfCOM 2007 21Juni2007 1v0 Seite 54 Ein 16 GBit/s Duobinary PrecoderChip in SiGeTechnologie sowie Möglichkeiten innovativer Aufbau und Montagetechniken
Vielen Dank für Ihr Interesse !
Recommended