View
35
Download
0
Category
Preview:
Citation preview
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχιτεκτονική Υπολογιστών
Εισαγωγή
Βασικές Πηγές:
Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam.
Computer Architecture and Engineering, K. Asanovic, CS1/2-52, University of Berkeley.
Αρχιτεκτονική Υπολογιστών, Ν. Κοζύρης, Εθνικό Μετσόβιο Πολυτεχνείο.
Οργάνωση Υπολογιστών και Συμβολικός Προγραμματισμός, Π. Ευριπίδου, Πανεπιστήμιο Κύπρου
Αρχιτεκτονική Υπολογιστών, Ν. Στεφανιδάκης, Ιόνιο Πανεπιστήμιο.
Σύνθεση: Κ.Γ. Μαργαρίτης, Πανεπιστήμιο Μακεδονίας, Τμήμα Εφαρμοσμένης Πληροφορικής.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχιτεκτονική Υπολογιστών
Εισαγωγή
Θεματολογία ΜαθήματοςΑντικείμενο, Έμφαση, Υλικό, Αξιολόγηση
Ιστορικά ΣτοιχείαΕξέλιξη των Υπολογιστών – Αρχιτεκτονική
Δομή Σύγχρονων ΥπολογιστώνΚύρια Συστατικά Μέρη, Οργάνωση
ΠαράδειγμαΥπολογιστές με βάση τον Pentium 4
19/10/08
CS252-s06, Lec 01-intro
3
Τι είναι Αρχιτεκτονική Υπολογιστών;
Εφαρμογή
Κύκλωμα
Μεγάλο χάσμα για να καλυφθεί σε ένα βήμα.β
Η Αρχιτεκτονική Υπολογιστών ασχολείται με το λογικό σχεδιασμό των βασικών επιπέδων αφαίρεσης που επιτρέπουν την αποδοτική εκτέλεση των υπολογιστικών εφαρμογών με βάση τις διαθέσιμες τεχνολογίες κατασκευής ψηφιακών κυκλωμάτων, με έμφαση στη λειτουργία του επεξεργαστή και της προσπέλασής του στη μνήμη.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Γλώσσες, Επίπεδα Αφαίρεσης, Εικονικές Μηχανές
Μια πολυεπίπεδη μηχανή
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Σύγχρονες Πολυεπίπεδες Μηχανές (1)
Υπολογιστής έξι επιπέδων. Η μέθοδος υποστήριξης και η γλώσσα υλοποίησης σημειώνεται κάτω (δίπλα) από κάθε επίπεδο.
Αρχιτεκτονική
Συστήματα
Οργάνωση
Εφαρμογές
Πρόγραμμα γλώσσας υψηλού επιπέδου
Πρόγραμμα γλώσσαςassembly
Σενάριο ή κλήσησυστήματος (μικτή γλώσσα)
Πρόγραμμα σε γλώσσα μηχανής
Μικροπρόγραμμα ή γλώσσαπεριγραφής υλικού
cslab@ntua 2007-2008
6
Σύγχρονες Πολυεπίπεδες Μηχανές (2)
Σύστημα I/OΕπεξ. Συν. Εντολ.
ΜεταγλωττιστήςAssembler, Linker
ΛειτουργικόΣύστημα
Εφαρμογή
Ψηφιακή Σχεδίαση
Σχεδίαση Κυκλωμάτων
Αρχιτεκτονική Συνόλου Εντολών
Firmware
Έλεγχος και Διαδρομή Δεδομένων
Απεικόνιση
Λογισμικό
Υλικό
ΣύνοροΥλικού/Λογισμικού
Πρόγραμμα Γλώσσας Υψηλού Επιπέδου
Πρόγραμμα Γλώσσας Assembly
Μικροπρόγραμμα
Γλώσσα Μεταφοράς Καταχωρητή
Λογικά Διαγράμματα
Διαγράμματα Κυκλωμάτων
Πρόγραμμα Γλώσσας Μηχανής
Γλώσσα Περιγραφής Υλικού
cslab@ntua 2007-2008
7
Μορφή προγράμματος σε κάθε επίπεδο
Πρόγραμμα Γλώσσας Υψηλού Επιπέδου
Πρόγραμμα Γλώσσας Assembly
Πρόγραμμα Γλώσσας Μηχανής
Control Signal Specification
Μεταγλώττιση
Assembly, Συμβολομετάφραση
Διερμηνεία, Υλοποίηση
temp = v[k];
v[k] = v[k+1];
v[k+1] = temp;
load $15, 0($2)load $16, 4($2)store $16, 0($2)store $15, 4($2)
0000 1001 1100 0110 1010 1111 0101 10001010 1111 0101 1000 0000 1001 1100 0110 1100 0110 1010 1111 0101 1000 0000 1001 0101 1000 0000 1001 1100 0110 1010 1111
°°
ALUOP[0:3] <= InstReg[9:11] & MASK
Register Transfer Notation (RTN)
ISA
cslab@ntua 2007-2008
8
Αντικείμενα Αρχιτεκτονικής (1)Τουλάχιστο τρία κύρια αντικείμενα:
Αρχιτεκτονική Συνόλου Εντολών (Instruction Set Architecture, ISA), είναι η λογική αφαίρεση ενός υπολογιστικού συστήματος στο επίπεδο της Γλώσσας Μηχανής (ή της Γλώσσας Assembly χωρίς τις κλήσεις του ΛειτουργικούΣσυστήματος). Είναι το προγραμματιστικό μοντέλο (η εικονική μηχανή) που αντιλαμβάνεται ο προγραμματιστής που προγραμματίζει σε αυτό (το χαμηλότερο δυνατό) επίπεδο. Περιλαμβάνει το σύνολο (ρεπερτόριο) εντολών, τις μεθόδους διευθυνσιοδότησης (προσπέλασης μνήμης), τη διαχείριση καταχωρητών, τη κωδικοποίηση διευθύνσεων και δεδομένων, το μηχανισμό κλήσης ρουτινών, τη διαχείριση εισόδου/εξόδου, τη διαχείριση των καταστάσεων και σημάτων διακοπής του επεξεργαστή. Πρόκειται ουσιαστικά για το σύνορο μεταξύ περιγραφής ενός υπολογιστικού συστήματος από πλευράς υλικού ή λογισμικού.
cslab@ntua 2007-2008
9
Παράδειγμα Απλού Συνόλου Εντολών
cslab@ntua 2007-2008
10
Παράδειγμα Απλού ΜοντέλουΕπιπέδου Συνόλου Εντολών
cslab@ntua 2007-2008
11
Αντικείμενα Αρχιτεκτονικής (2)
Μικροαρχιτεκτονική (Microarchitecture), είναι το αμέσως χαμηλότερο επίπεδο, πιο συγκεκριμένο και λεπτομερές από το επίπεδο Αρχιτεκτονικής Συνόλου Εντολών. Περιλαμβάνει τη λεπτομερή περιγραφή του τρόπου σύνδεσης, λειτουργίας και χρονισμού των συστατικών μερών (του υλικού), έτσι ώστε αυτά να υλοποιούν (εκτελούν στη κυριολεξία) το σύνολο των εντολών. Δηλαδή τη πλήρη περιγραφή του κύκλου Ανάκλησης – Εκτέλεσης όλων των εντολών που υποστηρίζει ο υπολογιστής. Επίσης περιλαμβάνονται και θέματα Παραλληλισμού Επιπέδου Εντολής (Instruction Level Parallelism, ILP), δηλαδή αρχιτεκτονικές βελτιώσεις με στόχο την αύξηση της απόδοσης του επεξεργαστή.
cslab@ntua 2007-2008
12
Παράδειγμα ΑπλήςΜικρο-αρχιτεκτονικής
cslab@ntua 2007-2008
13
Αντικείμενα Αρχιτεκτονικής (3)
Σχεδίαση Συστήματος (System Design) που περιλαμβάνει τη διασύνδεση και λειτουργία των βασικών συστατικών στοιχείων (υλικού) του υπολογιστή, κυρίως εκτός του επεξεργαστή, στο μέτρο που αυτά επηρεάζουν την απόδοση του επεξεργαστή, όπως:
1. Ιεραρχίες μνήμης (κρυφή μνήμη, εικονική μνήμη)
2. Δίαυλοι, Ρολόγια, Διακόπτες, Ελεγκτές κλπ.
3. Συστήματα συν-επεξεργασίας (GPUs, DMAs, NICs)
4. Παραλληλισμός σε επίπεδο Επεξεργαστών.
cslab@ntua 2007-2008
14
Προσεγγίσεις Αρχιτεκτονικής
1. Top – Down
Σύνολο Εντολών > Μικροαρχιτεκτονική > Σχεδιασμός > Υλικό
Υπερισχύουν οι απαιτήσεις
2. Bottom – Up
Υλικό > Σχεδιασμός > Μικροαρχιτεκτονική > Σύνολο Εντολών
Υπερισχύουν οι περιορισμοί
Επιπλέον
* Διαλεκτική Διαδικασία (Hardware/Software Co-design)
* Εξελικτική Διαδικασία (Backward Compatibility)
cslab@ntua 2007-2008
15
Αρχιτεκτονική, Οργάνωση και Σύστημα
Όροι που πολλές φορές εναλλάσσονται (αλληλεπίδραση).
Αρχιτεκτονική = Λογική Αφαίρεση, Μοντέλο, Οπτική, Σχέδιο με έμφαση στη χρήση, λειτουργία και σχεδίαση
Αρχιτεκτονική Λογισμικού, Επιχειρησιακή Αρχιτεκτονική κλπ
Οργάνωση = Δομή, Σύνθεση Συστατικών Μερών, Υλοποίηση του Σχεδίου με έμφαση στο υλικό μέρος και στις τεχνικές λεπτομέρειες
Σύστημα = Δομημένη, Ιεραρχική αντιμετώπιση της μορφής Είσοδος – Κατάσταση (Επεξεργασία) – Έξοδος, όπου η Κατάσταση μπορεί να αναλυθεί παραπέρα..
.
cslab@ntua 2007-2008
16
Απόδοση (1) Time = I x CPI x Clock Cycle Time
- I: Instrumentation (αρχιτεκτονική και μεταγλωττιστής, συγκεκριμένα πρόγραμμα και δεδομένα)
- CPI: Cycles Per Instruction (μικροαρχιτεκτονική, oργάνωση)
- Clock Cycle Time: τεχνολογία (ταχύτητα ρολογιού)
Αλληλεπιδράσεις μεταξύ Ι, CPI και Clock Cycle Time (ίσως και αλληλοσυγκρουόμενοι στόχοι) Clock Cycles = Σ CPI
i x Ι
i
– για κάθε κατηγόρια εντολών i: μέσος όρος κύκλων ανά εντολή (CPI
i) και μέσο ποσοστό εντολών (Ι
i) ανά πρόγραμμα.
cslab@ntua 2007-2008
17
Απόδοση (2)FLOPs: Floating Point Operations per Second
MIPs: Million Instructions per Second
MIPs = Εντολές/Χρόνος Χ 106 ή Συχνότητα/CPI X 106
4 x freq FLOPS < {single Core 2 @ 2.93GHz} < 8 x freq FLOPs
Εξαρτάται από την πράξη, FPADD, FPMUL, FPDIV (απλής ακριβείας).
Για σύγχρονους επεξεργαστές τουλάχιστον 12 GFLOPs/cpu
Έστω ότι έχουμε έναν επεξεργαστή που κάνει 1 πράξη κινητής υποδιαστολής (απλής ακρίβειας) σε κάθε κύκλο ρολογιού:
Αν η συχνότητά του είναι 1GHz, τότε έχει απόδοση 1 GFLOP
Αν ολοκληρώνει 1 εντολή σε κάθε κύκλο, τότε έχει απόδοση 1000MIPs
cslab@ntua 2007-2008
18
SPEC Benchmark (Μετροπρόγραμμα)www.spec.org
Γιά κάθε πρόγραμμα i υπολόγιζει το execution ratio (ER)
ERi=(χρονος σε 300 MHz UltraSun 5_10 / Χρονος μηχανής μέτρησης )* 100
Γεωμετρικός Μέσος των Execution Ratios n προγραμμάτων με Γεωμετρικό Μέσο ______ SpecRatio = √Π (ER
i) i=1,2,..,n
- SPEC CPU2006: 12 integer και 17 floating point εφαρμογές- SPECThroughput, SPECJava... κλπ
Απόδοση (3)
cslab@ntua 2007-2008
19
TOP 500, 13/06/08
cslab@ntua 2007-2008
20
Υλικό Μαθήματος (Βιβλία)* Patterson & Hennessy, Computer Organization and Design Ίσως το πιο πλήρες βιβλίο, κυρίως από σχεδιαστική πλευρά. Το μόνο
'μειονέκτημα' ..ο MIPS. Πολύ καλή ελληνική έκδοση.
* Bryant, O'Hallaron, Computer Systems: A Programmer's Perspective
Το πιο καλό προγραμματιστικά. Το μόνο 'μειονέκτημα' .. ο ΙΑ32. Επιλογή για προγραμματισμό σε βάθος. Δεν υπάρχει στα Ελληνικά.
* Tanenbaum, Structured Computer OrganizationΤο πιο αφαιρετικό, με ολιστική, δομημένη προσέγγιση. Επιλογή για αρχική
γνωριμία με την αρχιτεκτονική. Μειονέκτημα η .. έλλειψη λεπτομερειών.
Καλή ελληνική έκδοση.
*Hamacher et.al., Computer Organization
*Stallings, Computer Organization and Architecture.Δημοφιλή παραδοσιακά εγχειρίδια αρχιτεκτονικής. Καλές ελληνικές εκδόσεις.
cslab@ntua 2007-2008
21
Υλικό Μαθήματος (Διαδίκτυο)
* Compus, httlp://compus.uom.grΕβδομαδιαία παρακολούθηση, ανακοινώσεις, θέματα, σύνδεσμοι.
* PdP Lab, http://www.it.uom.gr/teachingΣυλλογές διαδικτυακού υλικού, για διάφορα θέματα – αρκετά για αρχιτεκτονική,
προγραμματισμό και υπολογιστικά συστήματα. Εδώ συνήθως οδηγούν οι σύνδεσμοι του Compus.
* WikipediaΤο λήμμα computer architecture αποτελεί καλή εκκίνηση.
* Google..
cslab@ntua 2007-2008
22
Σχέδιο Μαθήματος
Εβδομάδα Περιγραφή Κεφάλαια
1-2 Εισαγωγή, Δομή, Οργάνωση 1,2,3
3-5 Μικροαρχιτεκτονική 4
6-8 Αρχιτεκτονική Συνόλου Εντολών 5
9 Λ.Σ., Εικονική Μνήμη 6
10 Συμβολική Γλώσσα (Αssembly) 7
11-12 Παράλληλες Αρχιτεκτονικές 8
13 Επανάληψη -
cslab@ntua 2007-2008
23
Αξιολόγηση
Εξετάσεις χωρίς βιβλία και σημειώσεις. Θα χορηγείται μόνο μια βοηθητική φωτοτυπία (πχ. σχεδιάγραμμα, σύνολο εντολών).
Οδηγός ύλης και ασκήσεων το βιβλίο 'Η αρχιτεκτονική των υπολογιστών: με δομημένη προσέγγιση', κυρίως κεφάλαια 4 και 5 - τμήματα από τα κεφάλαια 6,7 και 8. Επανάληψη τα κεφάλαια 1,2 και 3, καθώς και τα Παραρτήματα.
Έμφαση κυρίως στο προγραμματισμό, λιγότερο στο σχεδιασμό.
Προσομοιωτής MIC-1.
Παραδείγματα αρχιτεκτονικής Intel σε gcc, gdb / ddd (Linux).
Πιθανώς σοβαρές εργασίες/ενδιάμεσες ασκήσεις (+20%).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχιτεκτονική Υπολογιστών
Εισαγωγή
Θεματολογία ΜαθήματοςΑντικείμενο, Έμφαση, Υλικό, Αξιολόγηση
Ιστορικά ΣτοιχείαΕξέλιξη των Υπολογιστών – Αρχιτεκτονική
Δομή Σύγχρονων ΥπολογιστώνΚύρια Συστατικά Μέρη, Οργάνωση
ΠαράδειγμαΥπολογιστές με βάση τον Pentium 4
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Εξέλιξη Πολυεπίπεδων Μηχανών
Κάποτε: Λίγο, πανάκριβο, δύσχρηστο υλικό (1945)Επινόηση διερμηνείας και μικροπρογραμματισμού (1950)Επινόηση του λειτουργικού συστήματος (1960)Μεγέθυνση του μικροκώδικα (1970)Μείωση προς εξάλειψη του μικροπρογραμματισμού (1985)Τώρα: Άφθονο, φθηνό, εύχρηστο υλικό (2000)
Ισοδυναμία υλικού και λογισμικούΑρχική ανάπτυξη λογισμικού λόγω του ακριβού υλικούΣταδιακή μετάβαση λογισμικού προς το υλικό (VLSI)Πρόσθεση νέων επιπέδων λογισμικού λόγω του φθηνού υλικού
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Ορόσημα Αρχιτεκτονικής Υπολογιστών (1)
Μερικά ορόσημα στην ανάπτυξη των σύγχρονων υπολογιστικών συστημάτων.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Ορόσημα Αρχιτεκτονικής Υπολογιστών (2)
Μερικά ορόσημα στην ανάπτυξη των σύγχρονων υπολογιστικών συστημάτων.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Γενιές ΥπολογιστώνΜηδενική Γενιά
Μηχανικοί Υπολογιστές (1642 – 1945)
Πρώτη ΓενιάΛυχνίες Κενού (1945 – 1955)
Δεύτερη Γενιά Στερεοί Ημιαγωγοί-Transistors (1955 – 1965)
Τρίτη ΓενιάΟλοκληρωμένα Κυκλώματα (1965 – 1980)
Τέταρτη Γενιά Ολοκλήρωση Υψηλής Κλίμακας-VLSI (1980 – ?)
19/10/08
CS252-s06, Lec 01-intro
29
Οι Υπολογιστές τότε…
EDSAC, University of Cambridge, UK, 1949
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Πρώτη Γενιά
Το αρχικό μοντέλο Von Neumann. Παράλληλη bit-level αριθμητική.
Κοινή αποθήκευση δεδομένων και προγράμματος.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Δεύτερη Γενιά
Κοινός Δίαυλος PDP-8.Πρώτα λειτουργικά συστήματα
Πρώτος μικροπρογραμματισμός (μικροαρχιτεκτονική).Πρώτοι υπερ-υπολογιστές.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Τρίτη Γενιά
Τα συστήματα IBM 360: Πρώτη σειρά με κοινή Εικονική Μηχανή.Πολυπρογραμματισμός.
Εξάπλωση μικροπρογραμματισμού.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Τέταρτη Γενιά
Πρώτος μικρο-επεξεργαστής (πρόδρομος της οικογένειας επεξεργαστών της Intel).
Πρώτος Προσωπικός Υπολογιστής (ΙΒΜ PC) και η πρώτη Ανοικτή Αρχιτεκτονική (συμβατότητα).
Πρώτο Λειτουργικό Σύστημα σε δισκέττα (Miscrosoft MS-DOS) και άνθηση της Ανεξάρτητης Ανάπτυξης Λογισμικού (3rd parties).
VLSI: αυτοματοποιημένη παραγωγή, φθηνό υλικό.Σταδιακή ενίσχυση των προσωπικών υπολογιστών και
αντίστοιχη εξάλειψη των μεγάλων-κλειστών συστημάτων.
Δίκτυα: ενίσχυση της δια-λειτουργικότητας και της ανάγκης για συμβατότητα σε ανώτερα επίπεδα εικονικών μηχανών.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Νόμος του Moore (1)
(Kυρίως) Τέταρτη Γενιά (LSI, VLSI). Ο νόμος του Moore προβλέπει ετήσια αύξηση 60% στον αριθμό transistors μέσα σε ένα chip. Το γράφημα αφορά πυκνότητα μνήμης σε bits.
cslab@ntua 2007-2008
35
Νόμος του Moore (2)
Επεξεργαστής:2X ταχύτητα κάθε 1.5 έτος. ~1000X απόδοση τη τελευταία 10ετία.
Μνήμη:DRAM χωρητικότητα: > 2x κάθε 1.5 έτος.~1000X χωρητικότητα τη τελευταία 10ετία.Κόστος ανά bit: πέφτει κατά 25% το χρόνο.
Δίσκος:Χωρητικότητα: > 2X κάθε 1.5 έτος.Κόστος ανά bit: πέφτει κατά 60% το χρόνο.200X χωρητικότητα τη τελευταία 10ετία.
19/10/08
CS252-s06, Lec 01-intro
36
..και οι Υπολογιστές Τώρα
QuickTime_ and aTIFF (Uncompressed) decompressor
are needed to see this picture.
QuickTime� and aTIFF (Uncompressed) decompressorare needed to see this picture.
QuickTimeÅ and aTIFF (Uncompressed) decompressor
are needed to see this picture.QuickTime„ and a
TIFF (Uncompressed) decompressorare needed to see this picture.
Robots
SupercomputersAutomobiles
Laptops
Set-top boxes
Games
Smart phones
Servers
Media Players
Sensor Nets
Routers
Cameras
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Το Φάσμα των Υπολογιστών
Το φάσμα των σύγχρονων υπολογιστών, οι τιμές και τυπικές εφαρμογές τους.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παραδείγματα Υπολογιστών
- Pentium 4 της Intel (ΙΑ-32)- UltraSPARC III της Sun Microsystems- Το 8051 chip της Intel, για ενσωματωμένα συστήματα
- ΜΙPS, για ενσωματωμένα συστήματα- ARM, για κινητά τηλέφωνα- PIC, για μικροελεγκτές
Μερίδια αγοράς?
Ενσωματωμένα Συστήματα:Πολλοί Εξειδικευμένοι Υπολογιστές ανά Χρήστη.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Μερίδια Αγοράς Επεξεργαστών
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχιτεκτονική Υπολογιστών
Εισαγωγή
Θεματολογία ΜαθήματοςΑντικείμενο, Έμφαση, Υλικό, Αξιολόγηση
Ιστορικά ΣτοιχείαΕξέλιξη των Υπολογιστών – Αρχιτεκτονική
Δομή Σύγχρονων ΥπολογιστώνΚύρια Συστατικά Μέρη, Οργάνωση
ΠαράδειγμαΥπολογιστές με βάση τον Pentium 4
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Οργάνωση Τυπικού Προσωπικού Υπολογιστή (PC)
Λογική δομή ενός απλού προσωπικού υπολογιστή.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
'Αρχιτεκτονική' ενός Απλού Υπολογιστή
Η αρχιτεκτονική (μοντέλο, λογική αφαίρεση) ενός απλού υπολογιστή με μια CPU και δύο συσκευές I/O
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Λογική Οργάνωση CPU
Διαδρομές δεδομένων (όχι ελέγχου) σε μια τυπική CPUΛογική οργάνωση = Διαχείριση Καταχωρητών, ALU, Μνήμης.
MAR, MDR
PC, IR
Memory
00..0
FF..F
01100..0
0100..0
Address Content
CPU
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Ονομασίες Βασικών Καταχωρητών
Μετρητής Προγράμματος (Program Counter, PC) Καταχωρητής Εντολών (Instruction Register, IR)
Καταχωρητής Διευθύνσεων Μνήμης (Memory Address Register, MAR)
Καταχωρητής Δεδομένων Μνήμης (Memory Data Register, MDR)
Συσσωρευτής (Accumulator, AC) ή Α, Β, C...
Δείκτης Στοίβας (Stack Pointer, SP) Index, Base, Offset Registers
Καταχωρητής Κατάστασης (Status Register, SR)
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βήματα Ανάκλησης - Εκτέλεσης
A. Ανάκληση της εντολής που δείχνει ο Μετρητή Προγράμματος από τη μνήμη και τοποθέτησή της στον Καταχωρητή Εντολών
B. Τροποποίηση του Μετρητή Προγράμματος ώστε να δείχνει την επόμενη εντολή
C. Αποκωδικοποίηση της εντολής που βρίσκεται στον Καταχωρητή Εντολών
D. Αν η εντολή χρησιμοποιεί δεδομένα που βρίσκονται στη μνήμη, τότε γίνεται ανάκληση των δεδομένων σε καταχωρητή(ές) της CPU
E. Εκτέλεση της εντολής και (πιθανή) αποθήκευση του αποτελέσματος σε καταχωρητή της CPU ή στη μνήμη
F. Επανάληψη από το βήμα Α
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διερμηνέας (1)
Διερμηνέας για έναν απλό υπολογιστή (σε Java).
. . .
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διερμηνέας (2)
Διερμηνέας για έναν απλό υπολογιστή (σε Java).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διερμηνεία και Μικροκώδικας
Διερμηνεία: η εντολή γλώσσας μηχανής αναλύεται σε βήματα από στοιχειώδη σήματα ελέχου που υλοποιούνται σε διαδοχικούς κύκλους μηχανής. Κάθε βήμα είναι μια μικρο-εντολή και και το σύνολο των μικροεντολών είναι ο μικρο-κώδικας. Όλα βρίσκονται σε μικρο-ROM.
ΥΠΕΡΥλοποίηση του ίδιου συνόλου εντολών από διαφορετικό υλικό.Υλοποίηση σύνθετων εντολών χωρίς απαραίτητα να υπάρχει
σύνθετο υλικό (κύκλοι μηχανής).Τροποποίηση συνόλου εντολών χωρίς αλλαγή υλικού.Δομημένος / εύκολος σχεδιασμός (επίπεδο αφαίρεσης).ΚΑΤΑΚόστος απόδοσης (κύκλοι ανάκλησης εκτέλεσης μικρο-ROM )
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βασικοί Tύποι Οργάνωσης CPUαπό πλευράς Συνόλου Εντολών
Μοντέλο Συσσωρευτή (1-address)Μόνο ένας καταχωρητής γενικού σκοπού. Απλό μοντέλο αλλά
πολλές μεταφορές από-προς μνήμη και πολλές εντολές. Πρώτοι υπολογιστές (ο διερμηνέας που είδαμε).
Μοντέλο Στοίβας (0-address)Οι καταχωρητές (ή η μνήμη) προσπελαύνονται μόνο μέσω εντολών
διαχείρισης μιας στοίβας (Push, Pop). Απλή στη σύλληψη αλλά δύσκολη στη προσπέλαση, πολλές μετακινήσεις δεδομένων στη στοίβα. JVM.
Μοντέλο Πολλαπλών Καταχωρητών (0,1,2-address)Σύγχρονοι υπολογιστές. Πολλοί όμοιοι (όχι πάντα) καταχωρητές.
Προσοχή στις πολλές διευθύνσεις και τύπους εντολών ( RISC, CISC)
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παράδειγμα AC
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βήματα Ανάκλησης – ΕκτέλεσηςΠαράδειγμα AC
int x, y, z; Γλώσσα Υψηλού Επιπέδουx = y + z;
load 0xA2 Γλώσσα Assemblyadd 0xA4 // AC := AC + mem(0xA4)store 0xA0
0100 1010 0010 Γλώσσα Μηχανής0110 1010 01000101 1010 0000
IR := MDR(PC); PC := PC + len(instr);Decode (Opcode(IR);MAR := Operand(IR);AC := MDR(MAR);
Γλώσσα Μεταφοράς ΚαταχωρητώνΣυσχέτιση με Γλώσσα Μηχανής = Μικροαρχιτεκτονική
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παράδειγμα Stack
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βήματα Ανάκλησης – ΕκτέλεσηςΠαράδειγμα Stack
int x, y, z; Γλώσσα Υψηλού Επιπέδουx = y + z;
load 0xA2 ή push 0xA2 Γλώσσα Assemblyload 0xA4 ή push 0xA4add // pop, pop, add, pushstore 0xA0 ή pop 0xA0
0100 1010 0010 Γλώσσα Μηχανής0100 1010 01000110 0101 1010 000
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παράδειγμα Regs
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βήματα Ανάκλησης – ΕκτέλεσηςΠαράδειγμα Regs
int x, y, z; Γλώσσα Υψηλού Επιπέδουx = y + z;
Εκδοχές Γλώσσας Assembly
load A, 0xA2 load A, 0xA2 add C, 0xA2, 0xA4 add 0xA0, 0xA2,0xA4load B, 0xA4 add C, A, OxA4 store C, 0xA0add C, A, B store C, 0xA0store C, 0xA0
0100 0000 1010 0010 Αντίστοιχες εντολές σε γλώσσα μηχανής;0100 0001 1010 0100 Προβλήματα αναπαράστασης, απόδοσης;0110 0010 0000 00010101 0000 1010 0000
``
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Βασικοί Tύποι Εντολών
Μετακίνηση Δεδομένων (από/προς μνήμη/καταχωρητές) Αριθμητικές Πράξεις, Συγκρίσεις Λογικές Πράξεις, Συνθήκες Έλεγχος ροής προγράμματος (μεταβολή PC) με συνθήκη
ή χωρίς Κλήση ρουτίνας (αλλαγή πλαισίου λειτουργίας) και
Επιστροφή Είσοδος/'Εξoδος Κατάσταση Επεξεργαστή/Διακοπές
cslab@ntua 2007-2008
57
Παράδειγμα Χρήσης Εντολών: Top 10 Intel X86 Instructions
Κατηγορία Μέσο ποσοστό συνολικής εκτέλεσης12345678910
Εντολήloadconditional branchcomparestoreaddandsubmove register-registercallreturnTotal
Παρατήρηση: Οι απλές εντολές έχουν τις μεγαλύτερες συχνότητες χρησιμοποίησης.
22%20%16%12%8%6%5%4%1%1%96%
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
RISC και CISC Η Διερμηνεία στα όρια της (VAX). Ολο και πιο σύνθετο σύνολο εντολών
γλώσσας μηχανής (200-300 εντολές). Σχετικά σύντομος κώδικας γλώσσας μηχανής αλλά πολύπλοκες-αργές εντολές.
Complex Instruction Set Computer (CISC)
Εναλλακτική ιδέα. Ένα σύνολο εντολών γλώσσας μηχανής δύο επιπέδων. Οι βασικές, συχνά χρησιμοποιούμενες εντολές υλοποιούνται αποδοτικά απ'ευθείας στο υλικό. Οι υπόλοιπες.. μπορούν να αναλυθούν από το μεταγλωττιστή ή να διερμηνευτούν. Σχετικά μακροσκελής κώδικας γλώσσας αλλά απλές-γρήγορες εντολές και δυνατότητα 'αναδιοργάνωσης' κώδικα.
Reduced Instruction Set Computer (RISC)
Μετά από αρκετές διαμάχες.. η λύση κάπου στη μέση.Νέος και απλός (MIPS, SPARC, PowerPC, ..) ? RISCΠαλιός και σύνθετος (Pentium, ..) ? CISC πάνω από RISC (ακόμη ένα
κρυμμένο επίπεδο αφαίρεσης..).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχές Σχεδιασμού Υπολογιστών
Όλες οι βασικές εντολές εκτελούνται απ' ευθείας στο υλικό (οι σύνθετες εντολές ίσως υλοποιούνται με μικροκώδικα).
Μεγιστοποίηση του ρυθμού υποβολής εντολών στη CPU (τεχνικές Παραλληλίας Επιπέδου Εντολής, ILP).
Εύκολη αποκωδικοποίηση εντολών (μικρό σχετικά σύνολο από σχετικά απλές εντολές).
Ελαχιστοποίηση προσπέλασης στη μνήμη, με ειδικές εντολές Load, Store μιας διεύθυνσης.
Αφθονία όμοιων καταχωρητών (μεγάλο register file).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Επίπεδα Παραλληλισμού Επίπεδο Δεδομένων (Data Level Parallelism, DLP): ταυτόχρονη εκτέλεση
πράξεων σε ομοειδή δεδομένα, σεALU, κυλώματα ή και συνεπεξεργαστές ειδικού σκοπού, (32/64 bits, εσωτερικό GPU).
Επίπεδο Εντολής (Instruction Level Parallelism, ILP): ταυτόχρονη εκτέλεση διαφορετικών εντολών ενός προγράμματος (Υπερβαθμωτή εκτέλεση, Διοχέτευση).
Επίπέδο Εργασίας (Task/Thread Level Parallelism, Multithreading): ταυτόχρονη εκτέλεση πολλαπλών νημάτων (διεργασιών).
Επίπέδο Λειτουργίας (Functional Parallelism): ταυτόχρονη εκτέλεση λειτουργιών (συνεπεξεργαστές GPU, DMA, I/O ..)
Επίπέδο Υπολογιστή/Υπολογισμού (Multiprocessors, Multicomputers): ταυτόχρονη εκτέλεση ενός ή διαφορετικών προγραμμάτων σε πολλαπλούς επεξεργαστές.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παραλληλία Επιπέδου Εντολής (ILP)Προϋποθέτει διακριτές υπο μονάδες στη CPU, σε αντιστοιχία με το
κύκλο Ανάκλησης- Εκτέλεσης. Ενδεικτικές υπομονάδες
– Ανάκληση της εντολής, Τροποποίηση PC– Αποκωδικοποίηση της εντολής – Ανάκληση των τελεστέων – Εκτέλεση της εντολής
– Ακέραιοι– Πραγματικοί– Ανάκληση επιπλεόν τελεστέων
– Aποθήκευση του αποτελέσματος στη μνήμη
Χρόνος
Μονάδες
1 2 3 4 5 6 7 8 9 10
ΑΒCDE
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παραλληλία Επιπέδου Εντολής (ILP)Pipelining (Διοχέτευση, Σωλήνωση)
(α) Μια διοχέτευση πέντε σταδίων (β) Η κατάσταση κάθε σταδίου σε εννέα κύκλους ρολογιού.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παραλληλία Επιπέδου Εντολής (ILP) Υπερβαθμωτή (Superscalar) Αρχιτεκτονική (1)
Διπλή διοχέτευση πέντε σταδίων με κοινή μονάδα προσκόμισης εντολής (Πρώτοι Pentium, η δεύτερη διοχέτευση μόνο για ακεραίους).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Παραλληλία Επιπέδου Εντολής (ILP) Υπερβαθμωτή (Superscalar) Αρχιτεκτονική (2)
(
Υπερβαθμωτός επεξεργαστής με πέντε λειτουργικές μονάδες, τοποθετημένος σε διοχέτευση πέντε σταδίων (Pentim II).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Χρόνος
Μονάδες
1 2 3 4 5 6 7 8 9 10
ΑΒCD1D2D3D4D5E
Παραλληλία Επιπέδου Εντολής (ILP) Υπερβαθμωτή (Superscalar) Αρχιτεκτονική (3)
(
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Κύρια ΜνήμηΛογική Οργάνωση Διευθύνσεων
Τρείς οπτικές μιας μνήμης των 96 bit.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Λογική Οργάνωση Bytes (1)
(a) Big endian (b) Little endian
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Λογική Οργάνωση Bytes (2)
(a) Εγγραφή big endian. (b) Εγγραφή little endian.(c) Μεταφορά από big endian σε little endian.(d) Ανταλλαγή bytes στο (c).
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Κρυφή Μνήμη (Cache) (1)
Από λογική (αρχιτεκτονική) άποψη η cache είναι μεταξύ της CPU και της Κύριας Μνήμης.
Κρυφή Μνήμη (Cache) (2)
Από φυσική (οργανωτική) άποψη, συνήθως έχουμε πολλαπλά επίπεδα cache (L1/2/3) που βρίσκονται μέσα ή έξω από τον επεξεργαστή με διαφορετική ταχύτητα, χωρητικότητα και λειτουργικότητα (Εντολές, Δεδομένα).
Αρχή Τοπικότητας
Ένα πρόγραμμα έχει τη τάση να προσπελαύνει σε κάθε χρονική στιγμήδεδομένα και εντολές σε σχετικά περιορισμένο χώρο διευθύνσεων.
Δύο ειδών τοπικότητες:
Χρονική Τοπικότητα: Αν μια θέση μνήμης προσπελαστεί μια φορά, τότεπιθανότατα θα ξαναχρησιμοποιηθεί τις επόμενες χρονικές στιγμές. Παράδειγμα: εντολές βρόχων επανάληψης
Χωρική Τοπικότητα: Αν μια θέση μνήμης προσπελαστεί, τότεπιθανότατα σύντομα θα προσπελαστούν και οι γειτονικές θέσεις μνήμης.Παράδειγμα: πίνακες και άλλες δομές δεδομένων.
Χαρακτηριστικά Cache
Κόστος L1 > Kόστος L2 > Κόστος L3 > Κόστος Κύριας Μνήμης.Ταχύτητα L1 < Ταχύτητα L2 < Ταχύτητα L3 < Ταχύτητα Κ. ΜνήμηςΜέγεθος L1 < Μέγεθος L2 < Μέγεθος L3 < Μέγεθος Κ. Μνήμης
Μέγεθος Cache < 1% Μέγεθος Κύριας Μνήμης
Διαφορές με Καταχωρητές:
* Η Cache είναι διαφανής στο επίπεδο συνόλου εντολών (δεν υπάρχουν δηλαδή ειδικές εντολές γλώσσας μηχανής).* Η διαχείριση της Cache γίνεται από το υλικό, όχι το λογισμικό.* Η Cache αποθηκεύει δεδομένα και εντολές.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Ιεραρχία Μνήμης
Μια ιεραρχία μνήμης με πέντε (ή εννέα) φυσικά επίπεδα. Τα λογικά επίπεδα είναι τρία (σημειώνονται με *).
Virtual memory
*
*
*
Εντολές καταχωρητών
Εντολές μνήμης
Εντολές Ι/Ο
L1 Instruction/Data on chip
L2 on chip package
L3 on board
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Δίαυλοι (1)
Τυπικό σύστημα υπολογιστή με πολλαπλούς διαύλους.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Δίαυλοι (2)
Παραδείγματα masters και slaves σε διαύλους.
Βασικοί λογικοί τύποι διαύλων και σχέση με καταχωρητές
Δίαυλος Δεδομένων (Data Bus): MDR,IR, AC (A, B, C, ...) Δίαυλος Διευθύνσεων (Address Bus): MAR, PC, SP, Index,, BaseΔίαυλος Ελέγχου (Control Bus): ..
Δ
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Χρονισμός Διαύλου (1)
Χρονισμός Ανάγνωσης σε σύγχρονο δίαυλο.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Χρονισμός Διαύλου (2)
Ορισμός μερικών σημαντικών σημάτων.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διαιτησία Διαύλου (1)
(a) Κεντρικός διαιτητής διαύλου ενός επιπέδου.(b) Ο ίδιος δαιτητής με δύο επίπεδα.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διαιτησία Διαύλου (2)
Αποκεντρωμένη διαιτησία.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Είσοδος/'Εξοδος (Ι/O)
Φυσική οργάνωση καρτών περιφερειακών Ι/Ο.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Σχηματικό Μητρικής ΠλακέταςΛειτουργικός Παραλληλισμός
Οι ελεγκτές I/O και οι συνεπεξεραστές συνήθως 'φαίνονται' σαν θέσεις μνήμης (memory mapped I/O) και προσπελαύνονται είτε με γενικές ή με ειδικές εντολές Ι/Ο. Επιτρέπουν σημαντικό βαθμό λειτουτγικού παραλληλισμού
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Ελεγκτής Διακοπών
Ελεγκτής Διακοπών 8259A .
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αποκωδικοποίηση Διευθύνσεων (1)
EPROM, RAM, και PIO σε χώρο διευθύνσεων 64 KB.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αποκωδικοποίηση Διευθύνσεων (2)
Πλήρης αποκωδικοποίηση διευθύνσεων.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Αρχιτεκτονική Υπολογιστών
Εισαγωγή
Θεματολογία ΜαθήματοςΑντικείμενο, Έμφαση, Υλικό, Αξιολόγηση
Ιστορικά ΣτοιχείαΕξέλιξη των Υπολογιστών – Αρχιτεκτονική
Δομή Σύγχρονων ΥπολογιστώνΚύρια Συστατικά Μέρη, Οργάνωση
ΠαράδειγμαΥπολογιστές με βάση τον Pentium 4
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Οικογένεια Intel (1)
Η οικογένεια CPU της Intel. Ταχύτητες ρολογιού σε MHZ, με 1 MHZ = 1 εκ. κύκλοι/sec.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Οικογένεια Intel (2)
Ο νόμος του Moore για τα CPU chips της Intel.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Pentium 4 (1)
Η φυσική συνδεσμολογία του Pentium 4t.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Pentium 4 (2)
Το chip Pentium 4 της Intel, 2003.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Λογική Συνδεσμολογία του Pentium 4
Τα ονόματα σε κεφαλαία είναι επίσημα, τα υπόλοιπα είναι περιγραφές.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Μητρική Πλακέτα Τυπικού PC
Η καρδιά κάθε προσωπικού υπολογιστή είναι ένα τυπωμένο κύκλωμα – η μητρική πλακέτα (motherboard) : Intel D875PBZ board.
1. Pentium 4 socket2. 875P Support chip3. Memory sockets4. AGP connector5. Disk interface6. Gigabit Ethernet7. Five PCI slots8. USB 2.0 ports9. Cooling technology10. BIOS
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Σχηματικό ΜητρικήςΠλακέτας
Δομή Διαύλων του Pentium 4.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διοχέτευση στο Δίαυλο Μνήμης του Pentium 4
Block Μεταφορά. Καθυστέρηση από τη μνήμη
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διαιτησία Διαύλου PCI
Ο Δίαυλος PCI χρησιμοποιεί κεντρική διαιτησία.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Λειτουργίες Διαύλου PCI
Οι τρείς πρώτοι κύκλοι αποτελούν μια λειτουργία ανάγνωσης, μετά υπάρχει ένας άεργος κύκλος, και στη συνέχεια μια
λειτουργία εγγραφής.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Δίαυλος Universal Serial Bus (USB)
Ο κεντρικός διανομέας USB στέλνει πλαίσια κάθε 1 ms.
Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0
Διασύνδεση Συσκευών (Parallel I/O)
Το ολοκληρωμένο κύκλωμα 8255A PIO.
Recommended