View
160
Download
38
Category
Preview:
DESCRIPTION
Cours avancé.
Citation preview
21.10.07
Créé par : FPMs
Adaptation libre du cours de circuits électroniques des Professeurs Jespers et Trullemans donné à l’UCL en
1987.
1009-04 Electronique Analogique
Faculté Polytechnique de Mons Service d’Electronique et Microélectronique
1
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
1009-04 Electronique Analogique
Faculté Polytechnique de Mons
Service d’électronique et Microélectronique
Prof. Valderrama
Avant propos
Ce cours est une adaptation libre du cours de circuits électroniques des Professeurs Jespers et Trullemans donné à
l’UCL en 1987. Cette adaptation tient compte des progrès récents dans le domaine de la microélectronique en
mettant l’accent sur l’influence dominante de la technologie CMOS par rapport au bipolaire mais tient également
compte de la nouvelle répartition des cours d’électronique à la Faculté Polytechnique de Mons.
2
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
1 Sommaire
AVANT PROPOS ................................................................................................................ 1
1. ORGANISATION ......................................................................................................... 5
2. INTRODUCTION ........................................................................................................ 6
1.1 CIRCUITS ANALOGIQUES ET NUMÉRIQUES ................................................................... 7
1.2 CONCEPT D’AMPLIFICATION ................................................................................... 8
1.3 LE CONCEPT D’ACTIVITÉ ....................................................................................... 9
1.4 NOTIONS FONDAMENTALES .................................................................................. 10
1.4.1 REPRÉSENTATIONS ..................................................................................... 10
1.4.2 APPROXIMATION ....................................................................................... 15
1.4.3 MODÈLES ................................................................................................ 15
2 MODÉLISATION DES DISPOSITIFS SEMI-CONDUCTEURS .......................................................... 17
2.1 LA DIODE ....................................................................................................... 17
2.1.1 MODELE GRANDS SIGNAUX : .......................................................................... 17
2.1.2 DEPENDANCE EN TEMPERATURE : ................................................................... 17
2.1.3 DIODE EN PETITS SIGNAUX : .......................................................................... 17
2.1.4 MODELE DYNAMIQUE .................................................................................. 18
LE TRANSISTOR BIPOLAIRE .............................................................................................. 19
MODELE GRANDS SIGNAUX ......................................................................................... 19
2.1.5 ECARTS PAR RAPPORT AU MODELE IDEAL ........................................................... 20
2.1.6 EFFETS DE LA TEMPERATURE .......................................................................... 20
2.1.7 MODELE PETITS SIGNAUX .............................................................................. 21
2.1.8 MODELE DYNAMIQUE .................................................................................. 21
2.2 LE TRANSISTOR MOS ......................................................................................... 21
2.2.1 MODELE GRANDS SIGNAUX ........................................................................... 22
2.2.2 ECARTS PAR RAPPORT AU MODELE IDEAL ........................................................... 22
2.2.3 MODELE PETITS SIGNAUX .............................................................................. 23
2.2.4 MODELE DYNAMIQUE .................................................................................. 23
3 MONTAGES DE BASE DES TRANSISTORS MOS ET BIPOLAIRE .................................................... 25
4 ETUDE DE QUELQUES CIRCUITS TYPIQUES ........................................................................ 27
4.1 EXEMPLE DE METHODE DE CALCUL ......................................................................... 27
4.2 AMPLIFICATEUR ELEMENTAIRE .............................................................................. 29
4.3 MONTAGE A GAIN TRES ELEVE ............................................................................... 30
4.4 MONTAGE CASCODE .......................................................................................... 32
4.5 AMPLIFICATEUR TROIS ETAGES.............................................................................. 32
4.6 LE DARLINGTON ............................................................................................... 34
4.7 AMPLIFICATEUR DIFFERENTIEL .............................................................................. 35
4.7.1 CARACTERISTIQUE DC ................................................................................ 36
4.7.2 GAIN PETITS SIGNAUX .................................................................................. 40
4.8 MIROIRS DE COURANT ........................................................................................ 41
4.8.1 SIMPLE MIROIR DE COURANT MOS .................................................................. 41
4.8.2 MIROIR DE COURANT CASCODE ...................................................................... 43
4.8.3 SOURCE DE COURANT WILSON ...................................................................... 45
4.9 APPLICATION DES MIROIRS DE COURANT .................................................................. 46
4.9.1 AMPLIFICATEUR DIFFERENTIEL CHARGE PAR DES SOURCES DE COURANT ...................... 47
3
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
4.9.2 GENERATION DE SOURCES DE COURANT TRES FAIBLES : SOURCE WIDLAR .................... 49
4.9.3 CIRCUITS AUTO-DEMARRANTS ....................................................................... 51
5 LA RÉPONSE EN FRÉQUENCE ........................................................................................ 54
5.1 INTRODUCTION................................................................................................ 54
5.2 CIRCUITS EQUIVALENTS HF DES ELEMENTS ACTIFS ....................................................... 58
5.2.1 CIRCUIT EQUIVALENT HF DU TRANSISTOR BIPOLAIRE ............................................ 58
5.2.2 RÉPONSE EN FRÉQUENCE DU GAIN EN COURANT DU TRANSISTOR .............................. 61
5.2.3 CIRCUIT EQUIVALENT HF DU TRANSISTOR MOS .................................................. 64
5.3 LE FACTEUR DE MERITE OU PRODUIT GAIN X BANDE PASSANTE ........................................ 65
5.3.1 INTRODUCTION ......................................................................................... 65
5.3.2 COMPARAISON DU TRANSISTOR MOS ET BIPOLAIRE SUR BASE DU FACTEUR DE MERITE ..... 66
5.4 CAPACITE MILLER ............................................................................................. 67
6 LES ETAGES DE SORTIE .............................................................................................. 71
6.1 INTRODUCTION................................................................................................ 71
6.2 LE MONTAGE COLLECTEUR COMMUN, FONCTIONNEMENT EN CLASSE A ............................. 71
6.3 FONCTIONNEMENT EN CLASSE B ............................................................................ 73
6.4 FONCTIONNEMENT EN CLASSE AB. ......................................................................... 76
6.5 ETAGE DE SORTIE NPN ....................................................................................... 77
6.6 PROTECTION DE COURT-CIRCUIT........................................................................... 79
6.7 ETAGES DE SORTIE CMOS EN CLASSE AB .................................................................. 79
6.8 SOURCES COMMUNS EN SORTIE, AVEC RÉACTION ........................................................ 80
7 LES AMPLIFICATEURS OPÉRATIONNELS ............................................................................ 82
7.1 INTRODUCTION................................................................................................ 82
7.2 PROPRIÉTÉS GÉNÉRALES DE LA RÉACTION ................................................................. 83
7.2.1 INTRODUCTION ......................................................................................... 83
7.2.2 STABILISATION DU GAIN ............................................................................... 84
7.2.3 AU NIVEAU DE LA DISTORSION : ...................................................................... 85
7.2.4 STABILISATION DU DISPOSITIF EN FONCTION DE LA TEMPERATURE ET DES TENSIONS
D’ALIMENTATION : ................................................................................................... 85
7.2.5 DERIVE DU POINT DE FONCTIONNEMENT, BRUIT EN ENTREE DE L’AMPLIFICATEUR : ........ 85
7.2.6 ELARGISSEMENT DE LA BANDE PASSANTE ............................................................ 87
7.3 MONTAGES DE BASE À PARTIR D’AMPLIFICATEURS IDÉAUX .............................................. 88
7.3.1 MONTAGES INVERSEUR ................................................................................ 88
7.3.2 EXEMPLES D’APPLICATION DU MONTAGE INVERSEUR ............................................. 89
7.3.3 AMPLIFICATEUR LOGARITHMIQUE ................................................................... 91
7.3.4 MONTAGE NON-INVERSEUR .......................................................................... 91
7.3.5 MONTAGES A AMPLIFICATEURS INTEGRES : NOTIONS SUR LES CAPACITES COMMUTEES ..... 92
7.4 IMPERFECTIONS DES AMPLIFICATEURS OPÉRATIONNELS ................................................. 95
7.4.1 TENSION DE DÉCALAGE (OFFSET VOLTAGE) ........................................................ 95
7.4.2 COURANT D’ENTRÉE ................................................................................... 96
7.4.3 DÉCALAGE DES COURANTS D’ENTRÉE ............................................................... 96
7.4.4 TAUX DE RÉJECTION DU MODE COMMUN (CMRR) ............................................... 96
7.4.5 DYNAMIQUE DE SORTIE ................................................................................ 96
7.4.6 DYNAMIQUE D’ENTRÉE ................................................................................ 96
7.4.7 RÉPONSE EN FRÉQUENCE .............................................................................. 97
7.4.8 SLEW RATE............................................................................................... 99
7.5 AMPLIFICATEUR ELEMENTAIRE A DEUX ETAGES TECHNOLOGIE MOS, OU AMPLIFICATEUR « MILLER » 100
4
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
7.5.1 GAIN EN TENSION ...................................................................................... 100
7.5.2 DYNAMIQUE DE SORTIE ............................................................................... 101
7.5.3 TENSION DE DECALAGE ............................................................................... 101
7.5.4 REJECTION DE MODE COMMUN ..................................................................... 104
7.5.5 DYNAMIQUE D’ENTREE ............................................................................... 105
7.6 AMPLIFICATEUR CASCODE REPLIE .......................................................................... 105
8 LES ALIMENTATIONS STABILISEES .................................................................................. 107
8.1 REDRESSEMENT ............................................................................................... 107
8.2 FILTRAGE ...................................................................................................... 110
8.3 LE STABILISATEUR ............................................................................................ 111
8.4 CALCUL DE L’IMPEDANCE DE SORTIE DE L’ALIMENTATION STABILISEE ............................... 113
9 STABILITE DES AMPLIFICATEURS ................................................................................... 118
9.1 CRITERE DE NYQUIST ........................................................................................ 118
9.1.1 COMPENSATION DES AMPLIFICATEURS ............................................................. 121
9.1.2 IMPACT DE LA CAPACITE DE COMPENSATION SUR LE SLEW-RATE DE L’AMPLIFICATEUR. .... 126
5
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
1. Organisation
Titre du cours : Électronique Analogique
Numéro du cours : 1009-04
Période : premier quadrimestre
Structure :
Cours théorique : 4 UEC (unités de cours) : 4*7 = 28h
Séances d'exercices : 1 UEX (unités d’exercices) : 1*7 = 7h
Séances de laboratoire : 2 UTR (unités de travaux pratiques) : 2*24,5 = 49h (dédoublées = 98h)
Objectifs :
Suite logique du cours d'électronique Physique, ce cours propose une étude systématique des blocs
analogiques de base : amplificateurs différentiels, miroirs de courant, étages de sortie, en technologie CMOS
et bipolaire. Les blocs de base sont ensuite assemblés pour la conception de divers types d'amplificateurs à un
ou deux étages. Des notions importantes telles que la stabilité et la réponse en fréquence sont introduites.
Finalement, des structures plus complexes sont étudiées, en particulier les alimentations stabilisées
Enseignants :
Carlos VALDERRAMA, Professeur
Frédérique GOBERT, FNRS
Laurent JOJCZYK, Assistant
Papy NDUNGIDI, Assistant
Année académique : 4eme électricité
Pré requis :
- Électronique Physique [1009-02].
Contenu :
1. Introduction. 2. Modélisation des dispositifs semi-conducteurs. 3. Montages de base des transistors MOS
et bipolaire. 4. Étude de quelques circuits typiques. 5. La réponse en fréquence. 6. Les étages de sortie. 7.
Les amplificateurs opérationnels. 8. Les alimentations stabilisées. 9. Stabilité des amplificateurs.
Supports :
Diverses informations sont disponibles sur le site d'enseignement assisté par ordinateur: notes de cours
(syllabus), diapositives, épreuves des années précédentes avec réponse finale (parfois avec résolution), tests
en ligne (QCM) permettant aux étudiants de s'évaluer. Cours et transparents basés notamment sur le cours
de circuits électroniques des Professeurs Jespers et Trullemans donné à l’UCL en 1987. Sites Web et
références transmises durant l’année.
6
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Méthodes d'apprentissage :
Séances de cours. Le cours pose les bases théoriques, de façon rigoureuse, des outils qui seront nécessaires
à la résolution des exercices. Séances de laboratoire. Elles sont dédoublées. Les séances de laboratoires
sont illustrées sur des exemples, notamment le montage et la mesure des circuits à plusieurs transistors avec
des composants discrets et intégrés ainsi que la modélisation et la simulation Spice dans un environnement de
CAO (conception assistée par ordinateur) Cadence. Ces séances sont primordiales à plus d’un titre. Elles
permettent une compréhension par la pratique des concepts nécessaires à la manipulation des composants et
des appareils de mesure. Elles donnent aussi à l’étudiant l’occasion de s‘initier à la modélisation de circuits à
l’aide des outils de CAO en Microélectronique (Cadence et Spice). Au cours de ces séances, l’étudiant rédige
un rapport sur les mesures effectuées et l’analyse des résultats obtenus. Un étudiant est systématiquement
envoyé au tableau. Il sera un interlocuteur privilégié avec l'enseignant, lui permettant ainsi d'avancer à une
vitesse adaptée à l'auditoire.
Évaluation et pondération 1ere session :
Poids total du cours: 95 points. Évaluation des laboratoires : pondération 15 points. Examen écrit de janvier
(50% laboratoire et 50% exercices) : pondération 45 points. Examen oral théorique de janvier: pondération
35 points.
Évaluation et pondération 2eme session :
Poids total du cours: sur 80 points. : Examen écrit de septembre (exercices) : pondération 45 points.
Examen oral théorique de septembre: pondération 35 points.
2. Introduction
Ce cours a pour objet l’étude des techniques de réalisation de circuits intégrés linéaires actifs. Pourquoi
s’intéresser de l’intérieur au contenu de ces circuits intégrés ? Qu’est-ce qu’un circuit intégré ? Qu’est-ce qu’un
circuit linéaire ? Qu’est-ce qu’un circuit actif ? L’introduction répond à ces questions, en introduisant au passage
la notion d’amplificateur.
L’histoire des techniques qui nous intéressent est contenue entièrement dans le 20ème siècle, si l’on en fixe
l’origine à l’invention du tube triode par Lee de Forest en 1906. En peu de temps, elle a connu deux
bouleversements majeurs : le premier est l’arrivée du transistor en 1947, le second est la mise au point des
technologies d’intégration de circuits en 1958.
Un circuit électronique est un assemblage de composants destinés à réaliser une fonction particulière, analogique
ou numérique, sur des signaux électriques. Un amplificateur haute fidélité, un régulateur de tension, les éléments
de base d’un téléphone mobile ou un microprocesseur sont des circuits électroniques. La notion de composant
est liée à la technique d’assemblage utilisée : nous l’utiliserons ici comme synonyme de boîtier, la technique
d’assemblage étant la soudure sur une carte de circuits imprimés.
Un circuit est réalisé par l’assemblage d’éléments passifs (résistances, capacités, inductances, transformateurs) ou
actifs (transistors). Si le contenu des composants est élémentaire, on parle de composants discrets. La
technologie actuelle permet cependant d’intégrer en un même boîtier un assemblage de transistors et d’éléments
passifs, les dimensions du boîtier étant indépendantes de la complexité du système. Il n’a fallu que quelques
années pour passer du transistor isolé (en 1947, par Shokley, Bardeen et Brattain. Premier transistor commercial
au germanium en 1951, premier transistor au silicium en 1954) au premier circuit intégré (Kilby en 1958). En
peu de temps, des structures de complexité moyenne ont vu le jour : le composant est alors un circuit discret,
7
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
comme par exemple l’amplificateur opérationnel ou la boucle à verrouillage de phase, contenant quelques
dizaines de transistors dans un boîtier de taille et de prix comparable à celui du transistor unique.
En augmentant la complexité du composant, on avance dans la complexité de l’assemblage. Des systèmes
complexes sont conçus à partir de circuits intégrés, et le recours aux composants discrets est réservé à des cas
particuliers (composants de précision, haute fréquence ou forte puissance). De plus, aujourd’hui, des systèmes
entiers sont réalisés sous la forme d’un seul circuit intégré à grande échelle, comprenant plusieurs dizaines de
millions de transistors sur une pastille de silicium dont la taille varie de quelques dizaines à quelques centaines de
millimètres carrés. De nombreux exemples peuvent être empruntés au domaine de l’électronique grand public
pour illustrer ce degré d’intégration, comme par exemple le téléphone mobile. Seuls deux circuits intègrent
l’entièreté des fonctions du téléphone, un circuit numérique réalise l’ensemble des fonctions relatives au
traitement du signal et au contrôle du téléphone, un circuit analogique réalise les fonctions nécessaires au
traitement du signal analogique radio ou en bande vocale. Ce degré d’intégration extrêmement élevé permet
d’atteindre la structure de coûts nécessaires au déploiement de ces systèmes sur le marché grand public.
La réalisation d’un système suppose donc l’étude des caractéristiques externes de composants complexes.
Cependant cette étude ne permet ni l’exposé ni l’apprentissage des techniques fondamentales pour deux raisons :
La fonction de ces composants est complexe et donc difficile à décrire sans la connaissance préalable de leur
domaine d’application.
L’interface que présentent ces composants au monde extérieur est conçue de telle sorte qu’ils obéissent à un
modèle abstrait, aussi peu dépendant que possible des détails du fonctionnement au niveau électrique.
L’apprentissage devrait donc passer par la voie traditionnelle, qui est de parcourir un fragment de l’histoire en se
faisant la main sur des circuits à composants discrets. Quand cette technique d’assemblage était la règle générale,
il y avait peu de questions à se poser. L’intérêt pratique immédiat associé à cette démarche en faisait un choix
évident. Mais ce n’est plus le cas aujourd’hui, où un autre choix est proposé : étudier les structures de base
utilisées dans la réalisation des systèmes intégrés. Cette approche permet d’aborder d’emblée une plus grande
richesse de concepts, grâce à la maturation des techniques qui a évidemment présidé à la conception des circuits
les plus récents. Il est cependant évident que les principes exposés en étudiant ces exemples s’appliquent
également dans tous les cas à l’assemblage de composants discrets.
D’autre part, une démarche systématique est indispensable pour prévoir par le calcul le comportement d’un
circuit intégré, lequel est impossible à déterminer par essais et erreurs sur une maquette. De plus, ce
comportement doit être largement indépendant des valeurs des paramètres des éléments, qui ne peuvent être
triés avant le montage. Enfin, le droit à l’erreur n’est pas toléré, sachant que la fabrication d’un circuit et sa
validation peuvent coûter en temps de trois à cinq mois sur le temps total de développement du système, mais
également en capital près de un million de dollars pour la fabrication des masques d’un seul circuit dans les
technologies sous le dixième de micron. La conception mais également la simulation des circuits intégrés est
donc une école, beaucoup plus exigeante et générale que la conception de circuits à composants discrets.
1.1 Circuits analogiques et numériques
Les circuits intégrés peuvent être séparés en deux classes selon le type de fonction qu’ils réalisent :
Dans les circuits analogiques (analog circuits), on porte l’attention sur des signaux électriques (tension, courant)
dont la valeur varie de façon continue. L’information du signal est transmise par son amplitude ou sa fréquence,
ou une combinaison des deux, et des transformations le plus souvent linéaires lui sont appliquées (ce n’est pas
8
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
toujours le cas, par exemple un mélangeur est un système dont le fonctionnement repose sur des effets non
linéaires). Le monde qui nous entoure est bien entendu « analogique » et les circuits analogiques sont utilisés pour
transformer (amplificateur, filtre) puis convertir le signal électrique analogique généré aux bornes d’une antenne
ou par la bobine d’un micro en un signal numérique.
Dans les circuits numériques (digital circuits), les valeurs intéressantes du signal sont des valeurs discrètes. En
général les signaux ne peuvent prendre que deux niveaux distincts, représentant les valeurs 0 et 1 d’un élément
d’information (bit). Une information est représentée sous forme codée par un ensemble de bits (mots). Les
circuits ne sont plus linéaires mais fonctionnent entre deux états extrêmes. Une étude détaillée du
fonctionnement d’un tel circuit doit être menée au niveau analogique, mais la description de son comportement
externe peut être faite de manière plus abstraite, en termes d’opérateurs logiques ou de fonctions logiques écrites
en langage de haut niveau (VHDL ou Verilog).
Certains systèmes combinent les circuits analogiques et numériques. C’est en particulier le cas des convertisseurs
analogiques numériques (Analog to Digital Converters ou ADC) et des convertisseurs numériques analogiques
(Digital to Analog Converter, DAC), qui assurent l’interface entre les deux mondes numérique et analogique.
Nous étudierons plus en détail les circuits analogiques dans le cadre de ce cours.
1.2 Concept d’amplification
L’étude des circuits électroniques telle qu’elle est présentée ici suppose que le lecteur maîtrise les techniques
d’analyse des circuits linéaires. Il suppose de même acquise la connaissance de la physique des dispositifs semi-
conducteurs.
Nous allons dans un premier temps préciser le concept d’amplification. Il faut comprendre par définition
« amplification de puissance ». Afin de préciser cette notion, analysons quelques exemples :
Imaginons que l’on applique une source de test à l’entrée du quadripôle Q, soit v1=vtest et que l’amplitude de la
tension de sortie v2 soit supérieure à la tension d’entrée v1. Cette condition ne suffit pas pour que Q soit un
dispositif amplificateur. La condition à remplir est en effet plus exigeante, à savoir :
v2 i2 > v1 i1
Par conséquent un transformateur n’est pas un amplificateur, quel que soit le rapport de transformation. Une
analogie mécanique au transformateur est le levier : il accroît la force avec laquelle nous pouvons soulever une
masse, mais ne fournit pas de gain en puissance.
v1
i1 i2
v2 Q
9
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Envisageons à présent un exemple typique d’amplificateur, une chaîne haute fidélité. Elle comprend un lecteur
laser décodant les valeurs binaires gravées sur un CD ROM. Le signal issu du lecteur de CD est en général
converti en un signal analogique de l’ordre du mV à l’entrée de l’amplificateur, sur une impédance de 68 kΩ. La
puissance moyenne à l’entrée de l’amplificateur est donc de l’ordre de 10 pW. Supposons la puissance de sortie
de l’ordre de 10W, il y a donc un gain en puissance de l’ordre de 1012, ce qui vérifie bien entendu la condition
d’amplification.
La thermodynamique spécifie bien entendu que ce supplément de puissance soit emprunté à une source, qui n’est
pas toujours représentée explicitement dans les schémas.
L’amplificateur se comporte comme une vanne, capable de moduler le débit de puissance de la source vers la
charge connectée en sortie. L’entrée commande la vanne, opération qui requiert également de la puissance, mais
en moindre quantité.
1.3 Le concept d’activité
Le concept d’amplification est lié à celui, plus général d’activité. Un 2n-pôles est considéré comme un circuit
actif si la somme de toutes les puissances moyennes entrantes est négative (ce qui revient à dire que le circuit
fournit de la puissance vers l’extérieur, aux dépens d’une source d’alimentation non représentée). Dans tous les
autres cas, le 2n-pôles est dit passif, soit qu’il dissipe de la puissance si la somme de toutes les puissances entrantes
est positives (éléments résistifs), soit qu’il ne dissipe ni ne fournit de la puissance, ce qui est le cas par exemple des
filtres sans pertes (circuits à capacités ou inductances).
Les transistors sont des éléments actifs, car ils permettent de réaliser l’opération de modulation de puissance.
Considérons le circuit suivant :
Au repos, la tension variationnelle1 vin est nulle. La tension Vin doit alors être environ 0.7V pour que le transistor
soit polarisé en régime actif. Admettons que le courant de collecteur soit de 2 mA. Le courant de base vaut, en
considérant un transistor non saturé :
IB = IC/ F = 2 mA / 300 = 6.7 A
1 Les tensions et courants variationnels sont représentés par des lettres minuscules, par contre les tensions et
courants grands signaux sont représentés par des lettres majuscules.
VOUT
VIN
R = 1k
F = 300
10
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Supposons que l’on impose un signal d’entrée vin sinusoïdal d’une amplitude de 1 mV. L’impédance
variationnelle de la jonction passante base-émetteur2, telle qu’elle est vue par la base, est fournie par
l’expression :
rB = VT/IB= kT/q/IB = 3.9 k
Le courant variationnel du collecteur vaut donc :
iC = F iB = F vin/rB = 77 A
Et la puissance « petits signaux » en entrée :
vin2 / rB = 256 pW
La puissance « petits signaux » en sortie vaut alors :
R ic2 = 5.93 W
Le gain en puissance se révèle supérieur à 20.000 !
La puissance variationnelle dissipée dans R est prélevée sur l’alimentation, tandis que le transistor joue le rôle de
vanne qui module le courant débité par la source. La commande du transistor-vanne est assurée par le signal
alternatif d’entrée.
Ce circuit présente simultanément un gain en tension et un gain en courant. Le gain en courant est connu, il vaut
300. Le gain en tension est facile à calculer :
Av = vout/vin = R iC / vin = 77
Bien entendu le produit des gains en tension et en courant vaut le gain en puissance.
En général, on accorde peu d’attention au gain en puissance. On caractérise l’amplificateur par son gain en
tension et/ou son gain en courant. La raison en est simple : il est plus facile de mesurer des tensions et des
courants que des puissances, sauf en très hautes fréquences. Dans ce cours, nous nous limiterons aux calculs des
gains en tension et en courant, tout en n’oubliant pas que les montages étudiés ont généralement un gain en
puissance très élevé.
1.4 Notions fondamentales
1.4.1 Représentations
Un circuit est défini de façon formelle par un graphe dont les branches sont des éléments parcourus par un
courant et dont les nœuds sont portés à un potentiel mesuré par rapport à un point de référence arbitraire, en
général un des nœuds du circuit appelé masse (ground). Par « tension en un nœud », on désigne implicitement la
différence de potentiel entre ce nœud et la masse. La tension aux bornes d’une branche est la différence de
potentiel entre les nœuds extrémités de cette branche. La somme des tensions le long de tout parcours fermé
dans le graphe est nulle (première loi de Kirchoff).
2 Cf. modèle petits signaux d’un transistor bipolaire, dans le cours d’électronique physique.
11
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Chaque élément est défini par une relation entre la tension à ses bornes et le courant qui le traverse, relation qui
fait intervenir les tensions en d’autres nœuds ou le courant dans d’autres branches si l’élément est une source
dépendante. Pour une résistance, cette relation est la loi d’ohm :
Les éléments utilisés sont les éléments classiques de la théorie des circuits. Diodes et transistors peuvent être
représentés sous certaines conditions (« petits signaux ») par un schéma équivalent qui ne fait intervenir que de
tels éléments.
En écrivant une relation par branche, et en appliquant à chaque nœud la seconde loi de Kirchoff selon laquelle la
somme des courants en chaque nœud est nulle, on obtient un système d’équations dont la résolution donne les
valeurs de tous les courants et tensions du circuit. Il y a B courants et N-1 tensions s’il y a N nœuds et B
branches. Le calcul revient alors à résoudre un système de B-N+1 équations liant des courants de branche
indépendants.
Bien que formellement complète, cette méthode est en général inadéquate parce que l’analyse complète ne
devient applicable que sur de très petits circuits. Pour un circuit complexe, il faut recourir au calcul numérique,
lequel offre la réponse à des questions du type : quel est le gain de cet amplificateur ? mais pas à des questions
comme : pourquoi le gain est-il petit ? ou : comment l’augmenter ?
Répondre à ces questions suppose une approche plus globale, de nature stratégique (« faire les bons choix aux
moments opportuns ») et non algorithmique (« application d’une suite de règles dans un ordre non ambigu
conduisant au résultat »). Même si dans un certain nombre de cas, l’analyse détaillée est applicable, elle conduit
plus lentement au résultat qu’une méthode synthétique, qui cherche à discerner au plus tôt les variables
essentielles et à les privilégier. La qualité d’une méthode se mesurera à la pertinence des résultats qu’elle fournit
(ils doivent être corrects, sans être noyés dans des détails sans importance) mais également fonction du temps
nécessaire pour les obtenir, qu’il s’agisse du temps de calcul sur une machine ou du temps de réflexion. La
rapidité marque la frontière entre les problèmes solubles ou non dans des circonstances concrètes, parmi tous les
problèmes théoriquement solubles.
Faire des choix judicieux suppose que l’on dispose d’une formulation du problème facile à appréhender, ou en
d’autres termes d’une représentation simple. Des expressions algébriques peuvent être simplifiées en appliquant
des règles de réécriture, comme la mise en évidence, ou en choisissant bien les variables indépendantes. Une
R
V1
V2
I I = (V2 – V1) / R
12
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
démarche similaire peut être effectuée directement au niveau du schéma électrique, en redessinant un schéma
pour obtenir un schéma équivalent plus simple. Deux schémas sont équivalents s’ils sont indiscernables à partir
des mesures de tensions et de courant effectuées de l’extérieur. C’est le cas pour les dipôles A2A1 et B2B1 de la
figure suivante :
De même, les schémas de Thévenin et Norton de la figure suivante sont équivalents :
Quel critère appliquer pour choisir la représentation ?
a) Obtenir facilement une transformation du circuit dans lequel le dipôle est inséré. La figure suivante représente un cas où l’emploi de la représentation série (de Thévenin) est le meilleur choix.
A2
A1
R1
R2
V0
RT
VT
B2
B1
VT = V0 R1 / (R1 + R2)
RT = R1 R2 / (R1 + R2)
RT
VT
B2
B1
YT IT
C2
C1
IT = VT / RT
YT = 1 / RT
13
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
b) Représenter au mieux le dipôle par un idéal, le dipôle de Thévenin représente une source de tension (la tension aux bornes est à peu près constante quel que soit le circuit dans lequel on insère le dipôle, l’idéal est qu’elle soit effectivement constante, soit RT = 0), le dipôle de Norton représente une source de courant (idéale si YT = 0). Dans les deux cas, la résistance série ou l’admittance parallèle fixent les limites réalistes de l’idéalisation : la valeur de la tension ne restera constante que si la résistance (admittance) du circuit connecté est grande (petite) vis-à-vis de RT (YT). Ces éléments sont perçus comme des perturbations. Les omettre dans le schéma ne fausse pas, en général, les raisonnements qualitatifs.
Les dipôles A2A1, B2B1, C2C1 de la figure suivante sont équivalents, ils sont obtenus par application de
transformations successives :
Les éléments du dipôle de Thévenin peuvent être mesurés directement sur le circuit de départ en appliquant les
conditions de mesure adéquates, c'est-à-dire en mettant le circuit dans des conditions telles que les valeurs à
déterminer soient données par des équations simples. Dans le cas précédent, la tension VT est mesurée entre C2
et C1 si l’on ne connecte aucun élément extérieur, ou si le courant sortant du circuit Iext est nul. Cette tension est
appelée tension à circuit ouvert. On vérifie que l’on mesure VT entre A2 et A1 à circuit ouvert.
RT
VT YT IT
V0 V0
R2
R11 R12
A2
A1
R2
B2
B1
R1
RT
VT
C2
C1
R1 = R11 R12 / (R11 + R12)
VT = V0 R1 / (R1 + R2)
RT = R1 R2 / (R1 + R2)
14
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Deux remarques :
- On pourrait suggérer de mettre le dipôle en court-circuit pour mesurer RT, mais il ne faut pas oublier les spécifications limites d’utilisation des composants réels : la mesure est impossible si le courant maximum admissible est inférieur au courant de court-circuit. D’autre part, il n’est pas toujours facile d’appliquer les conditions aux limites. En hautes fréquences, par exemple, les capacités parasites empêchent la réalisation d’un circuit ouvert, et les inductances parasites empêchent la réalisation de courts-circuits. Ces notions de circuits ouverts et courts-circuits sont donc relatives. En présence de signaux sinusoïdaux, une capacité pourra être considérée comme un court-circuit si l’impédance qu’elle présente est négligeable devant les autres impédances mises en parallèle. De même, un circuit contenant une inductance série sera considéré comme ouvert si son impédance est grande par rapport à l’impédance série. Il est donc aisé d’ouvrir un circuit dont l’impédance est faible ou de court-circuiter une impédance élevée à la fréquence de travail. Cette remarque est également valable lorsque l’impédance en question est l’impédance interne d’un dipôle équivalent de Thévenin ou de Norton.
- Le style des dessins de schémas n’est pas sans importance. La situation est la même qu’en algèbre, où l’on peut rendre l’écriture d’une expression plus ou moins claire par mise en évidence, emploi de parenthèses, etc… Il est utile de redessiner un schéma au fur et à mesure que l’analyse progresse. Le but est en général de faire apparaître des motifs connus, comme on le ferait pour un carré parfait dans une expression algébrique ou pour le diviseur potentiométrique dans le schéma suivant :
Les deux dipôles XY y sont identiques, seul le dessin diffère. Mais le dessin adopté à droite permet de constater
au premier coup d’œil que les prémisses des deux règles suivantes sont vérifiées, et donc d’appliquer d’emblée les
transformations correspondantes :
Règle 1 :
Une résistance apparaît en parallèle sur une source de tension.
Elle peut être supprimée du schéma.
Règle 2 :
Un diviseur potentiométrique apparaît entre deux nœuds.
RA RB
RC
RD
VI
Y
X
VI
RB
RA RC
X RD
Y
15
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Il peut être remplacé par un équivalent Thévenin.
1.4.2 Approximation
La précision souhaitable lors d’un calcul numérique est limitée par les propriétés réelles des éléments. Il ne faut
oublier ni la précision possible pour des mesures, ni les dispersions des caractéristiques des éléments. Exprimer la
valeur d’une résistance avec 7 chiffres significatifs n’a aucun sens si l’on est pas prêt à payer le prix d’une telle
mesure (problème analogue a celui de déterminer la distance entre deux objets situés à Bruxelles et à Mons à 10
cm près). Les résistances sont disponibles dans une gamme discrète de valeurs distribuées selon une échelle
logarithmique (voir annexe 1, série de Renard). Elles sont fabriquées avec une dispersion sur les valeurs plus
grande que celle qui affecte le poids du pain. Qui exige un pain de 725.8 grammes ?
Dans une arithmétique exprimée avec deux chiffres significatifs, l’addition des nombres 1200 et 4 donne 1200.
Nous mettrons cette remarque à profit même lorsque ces valeurs sont représentées par des symboles, ou encore
lors des transformations de schémas, en appliquant des règles comme
Règle :
Les résistances R et r sont en série et R représente toujours une valeur beaucoup plus grande que r.
r peut être supprimé du schéma.
En d’autres termes, nous appliquerons dans les schémas et dans les expressions algébriques des simplifications
basées sur la connaissance a priori des valeurs typiques de certains éléments. Ces transformations seront
appliquées au fur et à mesure de l’analyse, et pas uniquement dans le résultat final. Les résultats obtenus ne
seront donc pas rigoureux au sens strict de l’algèbre, mais néanmoins parfaitement adéquats dans le contexte qui
nous occupe. De plus, cette façon de faire favorise évidemment les termes dominants des équations, qui sont
fondamentaux pour la compréhension qualitative du fonctionnement des circuits.
1.4.3 Modèles
Le but de l’analyse n’est pas de donner une information complète sur toutes les variables du circuit. De manière
analogue, la connaissance détaillée des contraintes dans chaque poutre d’un pont n’est pas nécessaire pour calculer
la charge sur les piliers. A chaque point de vue correspond un modèle adapté, c'est-à-dire une représentation
idéalisée de la réalité qui laisse délibérément dans l’ombre certains aspects jugés sans importance dans un contexte
donné. Le même objet sera donc représenté par plusieurs modèles différents suivant les circonstances.
Un modèle doit être cohérent, c'est-à-dire qu’il ne peut y avoir de contradictions à l’intérieur d’un même
modèle, même si elles peuvent exister entre différents modèles du même objet. Il doit être vérifiable, c'est-à-dire
ne pas comporter de variables internes inaccessibles à une mesure depuis l’extérieur. Il doit enfin être aimable,
c'est-à-dire formalisé en termes simples. Sa raison d’être est en effet de garder l’attention sur l’essentiel. Les
16
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
paragraphes suivants résument les modèles que nous utiliserons pour la diode, le transistor bipolaire et le
transistor MOS
17
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
2 Modélisation des dispositifs semi -conducteurs
2.1 La diode
La relation statique entre le courant ID et la tension à ses bornes VD est donnée par :
ID = IS [exp(VD/nVT) – 1]
Avec les symboles suivants :
VT = kT/q = 26 mV à température ambiante (25C)
IS, courant de saturation de la jonction, 0.1 fA < IS < 1 nA
n est compris entre 1 et 2, égal à 1 si on néglige la recombinaison dans la zone de transition
2.1.1 Modèle grands signaux :
Diode bloquée : ID = 0, VD déterminée par le circuit où est insérée la diode.
Diode passante : VD = 0.7V, ID déterminé par le circuit où est insérée la diode.
2.1.2 Dépendance en température :
Implicite dans l’expression de IS et explicite dans le terme VT. Modèle équivalent pour illustrer la dépendance en
température :
2.1.3 Diode en petits signaux :
Température T
T0
Température T
+ 2 mV/°C
18
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
L’élaboration du modèle petits signaux peut s’interpréter comme un développement en série de Taylor, limité au
terme linéaire, autour d’une valeur de régime :
iD = ID0 (VD0) + yD vD + distorsion (termes d’ordre > 1)
où yD = ∂ID / ∂VD calculé en VD = VD0
Dans l’expression précédente, yD a la dimension d’une admittance, est appelée l’admittance variationnelle de la
diode. iD et vD sont des petits signaux, c'est-à-dire des signaux tels que le terme de distorsion résultant du
développement plus complet en série de Taylor soit négligeable.
Les lettres minuscules représentent des petits signaux
ou signaux variationnels (AC currents).
Il est important de bien faire la différence entre le rapport iD/vD (pente de la tangente au point ID0, VD0) et le
rapport ID0 / VD0, pente de la droite joignant le point à l’origine, ce dernier rapport ne représentant aucune
grandeur intéressante en général.
La valeur obtenue pour yD est égale à :
yD = ID / VT
2.1.4 Modèle dynamique
Les modèles précédents ne possèdent aucune dépendance temporelle. Il est nécessaire de les compléter dans le
cas d’analyses transitoires faisant intervenir des variations brusques de tensions ou courants de polarisation. On
associe à la diode deux capacités, l’une appelée capacité de diffusion CD, correspondant au transfert des porteurs
minoritaires dans les zones quasi-neutres de la diode, l’autre dite capacité de transition CT, correspondant aux
déplacements des charges dans les zones de déplétion.
iD/vD
ID0 / VD0
V
I
VD0
ID0
19
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Le transistor bipolaire
Modèle grands signaux
Le comportement du transistor bipolaire est décrit par les équations d’Ebers et Moll de transport, qui permettent
de calculer les courants d’émetteur et de collecteur (IE et IC, positifs lorsqu’ils entrent dans le transistor), en
fonction des tensions aux bornes des jonctions d’émetteur (VBE) et de collecteur (VBC). VBE est positive si la
jonction est passante pour un transistor npn.
Avec les définitions suivantes pour IF et IR :
IF IS [exp(qVBE/kT)-1] et IR IS [exp(qVBC/kT)-1]
Le transistor fonctionne en régime actif lorsque la jonction émetteur base est passante et la jonction collecteur
base est bloquée. Le schéma se réduit alors à :
I B
I E I C E
B
C
I F - I R
I F / F I R / R
VBE
VBC
20
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
L’examen de ce schéma permet d’exprimer de façon très simple le comportement du transistor en mode actif :
VBE = 0.7 Volts
IC = F IB
2.1.5 Ecarts par rapport au modèle idéal
Le schéma équivalent du modèle d’Ebers et Moll ne tient pas en compte les variations du courant de collecteur en
fonction de VCE ou VCB lorsque le transistor est en régime actif. Cette variation du courant, appelée effet Early
provient de la variation de la zone de déplétion entre le collecteur et la base, modifiant le profil des porteurs
minoritaires dans la base. On le modélise avec une impédance de valeur VA/IC placée en parallèle avec la source
de courant commandée IF (où VA3 est appelée la tension d’Early).
Le paramètre F n’est pas constant sur toute la gamme de courant. Pour les courants IC faibles, les phénomènes
de recombinaison dans la jonction base/émetteur entrent en jeu et réduisent la valeur de F. De même, pour des
courants IC importants, la forte injection et la résistance parasite de base réduisent sa valeur. On introduit hFE une
expression linéarisée de F autour d’un point de fonctionnement, pour tenir compte de cette variation dans un
schéma équivalent petits signaux :
IC = F(IC) IB et hFE = (∂IC / ∂IB) en IC
2.1.6 Effets de la température
Comme pour la diode, la température intervient dans l’expression du courant sur la valeur de VT et du courant de
fuite IS, mais également sur le terme de gain en courant F. Ces effets sont pris en compte par l’ajout de deux
sources de courants externes, ajoutées autour d’un modèle indépendant de la température :
3 Certaines références nomment la tension d’Early VEA à la place de VA.
E
I F / F I F =I S [exp(qV BE /kT)-1]
C B
21
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
2.1.7 Modèle petits signaux
La linéarisation du transistor bipolaire se déduit directement à partir du schéma équivalent grands signaux, en
linéarisant les diodes autour de leur point de fonctionnement. En mode actif, on obtient alors le schéma
équivalent suivant :
2.1.8 Modèle dynamique
Un autre modèle à commande par la charge doit être utilisé lorsque le transistor est soumis à des variations
brusques de son point de fonctionnement. Ce modèle tient compte des phénomènes capacitifs liés aux stockages
de charges dans la base, l’émetteur et le collecteur (capacités de diffusion) et dans les zones de déplétion
(capacités de transitions), et sera analysé plus en détail dans la suite de ce cours.
2.2 Le transistor MOS
B
E
C
vBE vCE VT/IB
iB
FiB VA/IC
iC
E
I F / F
I F =I S [exp(qV BE /kT)-1]
C B +
2 mV/°C
IC F/ F
22
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Le transistor MOS est un dispositif à quatre entrées (Source, Grille, Drain et Substrat), dont deux sont assimilées
à des circuits ouverts (Grille et Substrat). Dans beaucoup d’applications, le substrat est connecté à la source, et le
dispositif peut être lors assimilé à une résistance entre la source et le drain, dont la valeur dépend de manière non
linéaire de la tension appliquée à sa grille VG.
2.2.1 Modèle grands signaux
L’expression du courant de drain ID circulant entre la source et le drain peut se déduire à partir du diagramme de
Jespers pour l’ensemble des modes de fonctionnement du transistor :
A partir du diagramme précédent, le courant de drain s’obtient en multipliant la surface représentée sur le
diagramme de Jespers :
ID = µ Cox L
W x (Aire représentant la charge de canal)
2.2.2 Ecarts par rapport au modèle idéal
Comme dans le cas du transistor bipolaire, le modèle précédent ne représente pas la variation observée pour le
courant de drain lorsque la tension entre la source et le drain varie. Cette variation est due à la modulation de la
VG
V*T0
NMOS
(Canal N)
VD
VG
V*T0
VS VD
VG
V*T0
VS
Régime non-saturé (ou
linéaire) :
Régime saturé :
VG
VD
VS
ID
VB
VB VB
VD
VG
V*T0
VS VD VS
Régime saturé : Régime non-saturé (ou
linéaire) :
PMOS
(Canal P)
VG
VS
VD
ID
VB
VB VB
23
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
longueur de canal près de la zone de pincement, et peut être modélisée comme dans le cas du transistor bipolaire
par une résistance r0 dont la valeur vaut r0 = VA/ID (où VA est appelée la tension d’Early4).
2.2.3 Modèle petits signaux
Le schéma équivalent petits signaux du transistor s’établit comme suit :
Le même diagramme peut être utilisé pour calculer l’ensemble des paramètres petits signaux du transistor MOS.
Par exemple le paramètre gm se calcule comme suit en mode saturé :
2.2.4 Modèle dynamique
Comme on l’a fait dans le cas du transistor bipolaire, les modèles précédents doivent être complétés pour tenir
compte des phénomènes de stockage de charge lorsque le transistor est soumis à des variations brusques des
tensions et courants à ses bornes. On introduit des capacités entre la grille, la source (CGS) et le drain (CGD) dont
la variation en fonction du point de fonctionnement (en fonction de VD, VG et VS) peut être visualisée
graphiquement :
4 Certaines références nomment la tension d’Early VEA à la place de VA.
gm vgb gmb vsb r0 vgb
vsb
vdb
G D
S
B
iD
24
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
1/2CG
VG0
V*T0
Crec + 2/3CG
Crec
CGS
CGD
VD
25
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
3 Montages de base des transistors MOS et Bipolaire Pour rappel, nous reprendrons simplement sous forme tabulaire ci-dessous les principaux résultats du calcul des
caractéristiques petits signaux des montages de base des transistors bipolaire et MOS (avec approximations). Ce
format met en évidence les similitudes de fonctionnement de ces deux types de transistor.
Pour le transistor bipolaire
:
Pour le transistor MOS :
26
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Dans le tableau ci-dessus, r0 représente l’impédance de sortie du transistor, les autres résistances sont celles
placées aux différents accès du transistor (RC, RB, RE : résistances placées respectivement au collecteur, à la base
et à l’émetteur, RS et RD étant les résistances placées à la source et au drain du transistor MOS). représente le
paramètre d’effet de substrat du transistor MOS, les autres termes ont été introduits précédemment. Les calculs
des impédances de sortie ne tiennent pas compte de l’impédance de charge du circuit. Les calculs des impédances
d’entrée ne tiennent pas compte de l’impédance de source du circuit.
27
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
4 Etude de quelques circuits typiques
4.1 Exemple de méthode de calcul
La figure suivante représente un montage plus général que ceux que nous avons vu jusqu’ici. La base du transistor
est attaquée par une source petits signaux d’amplitude v1. Le collecteur et l’émetteur sont tous deux connectés à
des résistances :
Ce circuit a deux sorties, selon que le signal variationnel de sortie est mesuré au collecteur ou à l’émetteur du
transistor. L’étude de ce montage illustrera comment étendre les résultats vus dans le cas des montages
élémentaires base commune, collecteur commun ou émetteur commun.
Le raisonnement se base sur la comparaison des impédances RE et RC avec respectivement ZE et ZC vues à
l’émetteur et au collecteur en « regardant » chaque fois vers le transistor. A l’émetteur, ZE est égal à VT/IC tant
que la charge au collecteur RC est petite devant VA/IC (voir tableau au paragraphe précédent, impédance d’entrée
en base commune). Cette condition est souvent remplie dans le cas d’une résistance pure, comme nous le
verrons dans ce qui suit. Au collecteur, ZC vaut au minimum VA/IC, lorsque RE est inférieure à VT/IC, et tend
vers FVA/IC, lorsque RE est supérieure à VT/IB.
Supposons les valeurs suivantes :
IC = 1 mA
VA = 30 V
F = hFE = 100
RC = 1 kΩ
RE = 1 kΩ
On obtient pour l’impédance due à l’effet Early :
VA/IC = 30 kΩ
RE
vC
vE
RC
VB0 +
~ vi
ZC
ZE
28
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
L’impédance « vue » à l’émetteur en regardant vers le transistor vaut :
ZE = VT/IC = 26 Ω
Car RC est petite devant VA/IC. Quant à l’impédance vue au collecteur, elle est telle que :
30 kΩ < ZC < 3 MΩ
car :
26 Ω < RE < 2.6 kΩ
On constate dès lors que la résistance RE est nettement plus grande que ZE, et que par contre RC est beaucoup
plus petit que ZC. En d’autres mots, l’émetteur du transistor est « quasi ouvert » et le collecteur est en « quasi
court-circuit ». Cette constatation nous amène à la conclusion que le montage ressemble bien davantage à un
collecteur commun qu’à un émetteur commun. On peut dès lors lui appliquer les propriétés fondamentales du
montage collecteur commun, ou « émetteur suiveur », c'est-à-dire que l’émetteur du transistor est assujetti à
suivre le signal variationnel appliqué à sa base :
AE = Av|émetteur commun = vE/vB = 1
Le gain en tension AC au collecteur est obtenu à présent sans difficultés, puisque l’on peut admettre que le courant
iC du transistor est pratiquement égal à iE, à 1/ F près. Dès lors :
vC/vE = - RCiC/REiE = -RC/RE
Et par conséquent:
AC = vC/vB = -RC/RE
Dans le cas considéré, AC vaut -1. Ce gain est nettement inférieur au gain que l’on aurait obtenu si RE avait été
nulle (cas de l’émetteur commun) :
AC = - RCIC/VT = -38.
Cette importante réduction du gain est entièrement à imputer à la présence de RE qui introduit une boucle de
réaction négative autour de RE (toute modification de la tension vE par rapport à la tension vi est contrebalancée
par un courant important généré dans le transistor, égal à F x iB = F x ((vi-vE)/(VT/IB)) = gmtransistor x (vi – vE)).
Cet exemple illustre l’influence considérable de la résistance dans l’émetteur sur le gain au collecteur. Il ne faut
pas cependant en conclure que ce montage est dénué d’intérêt. Au contraire, ce montage se présente
fréquemment et est justifié par des considérations liées à la stabilité de son point de fonctionnement, que nous
aborderons plus en détail au chapitre suivant. La résistance RE est donc bénéfique et la solution la plus simple
pour conserver malgré tout un gain suffisant pour ce montage consiste à annuler son effet pour les petits signaux,
c'est-à-dire à lui connecter en parallèle une grosse capacité, qui apparaîtra comme un court-circuit pour les petits
signaux. Nous aurons l’occasion de revenir sur ces considérations au chapitre suivant.
29
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
4.2 Amplificateur élémentaire
La figure suivante représente un émetteur commun alimentant une charge utile RL à travers un montage émetteur
suiveur :
On suppose que le courant continu circulant dans R1, somme du courant collecteur IC1 et du courant de base IB2
est tel que la chute de tension VCE aux bornes de T1 vaut 8V (nous analyserons comment réaliser ceci au chapitre
suivant). Déterminons d’abord les courants des transistors T1 et T2 :
La connaissance de la chute de tension VCE aux bornes du transistor T1 permet de déterminer la tension
d’émetteur de T2, soit à peu près 7,3V, en assimilant la chute de tension aux bornes de la jonction
d’émetteur de T2 à 0,7V. Le courant d’émetteur, et donc aussi le courant de collecteur de T2 est alors
égal à 7,3 mA.
Le courant dans la résistance R1 se divise en deux, respectivement IB2 dans T2 ( F1 = F2 = 100) et IC1
dans T1. On en déduit la valeur de IC1 :
Ce qui permet de déterminer le courant de base de T1 :
IB1 = 0,076/100 mA = 0.76 µA
Pour le calcul du gain en tension de ce montage, plusieurs voies sont possibles. On peut déterminer par exemple
la résistance vue à partir du collecteur de T1, en considérant la mise en parallèle de R1 et de l’impédance d’entrée
du collecteur commun. Pour ce dernier, on a :
RL vO
R1
VB0 +
~ vi
ECC= 15V
47 kΩ
1 kΩ
IC1 IB2
T1
T2
30
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La charge au collecteur de T1, RL’, vaut alors :
RL’ = R1 // Zin,cc = (47 // 100) kΩ = 32 kΩ
Nous pouvons maintenant déterminer le gain entre le collecteur et la base de T1 :
AV1 = - RL’ IC1/VT = - 32 x 0,076/0.026 = -94
Le gain AV2 de l’émetteur suiveur étant égal à 1, nous obtenons le gain global AV soit -94.
Cet exemple illustre clairement l’apport de l’émetteur suiveur au gain global. Si en effet le transistor T1
alimentait directement RL, via une capacité par exemple, de manière à ne pas changer le point de fonctionnement
de T1, le gain AV aurait été nettement plus faible puisque la charge vue par le collecteur de T1 serait égale à 47 kΩ
(R1) en parallèle avec 1 kΩ (RL), soit environ 980 Ω, le gain aurait été alors :
AV = - (R1 // RL) IC1/VT = - 0,98 x 0,076/0,026 = -2,86
En fait le collecteur de T1 serait littéralement court-circuité « à la masse » par RL et le gain négligeable. Le mérite
de l’émetteur suiveur, dont le gain en tension vaut un, est de permettre d’atteindre une valeur d’impédance très
élevée, et ce faisant, d’obtenir une valeur de gain AV1 élevée. On peut donc considérer à juste titre que l’étage
émetteur suiveur contribue largement au gain en tension global du montage.
4.3 Montage à gain très élevé
La figure suivante représente un montage émetteur commun dont la charge est une source de courant :
31
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
La source de courant est réalisée à l’aide d’un montage base commune (le collecteur de T1 voit l’impédance de
sortie d’une base commune). Le transistor de charge est un PNP de façon à assurer la compatibilité entre les deux
transistors (courant circulant depuis l’alimentation 15V vers la masse en « suivant les flèches »).
Pour simplifier, nous allons poser les deux tensions de Early égales à 30V, et le courant IC égal à 100 µA. Nous
poserons les gains en courant FPNP=50 et FNPN=100.
Il convient de calculer d’abord les impédances vues par les collecteurs.
Pour T1, montage en émetteur commun, elle vaut :
ZO = VA/IC = 300 kΩ
Pour T2, montage en base commune, nous allons d’abord calculer la valeur de R1, connaissant la tension à ses
bornes (9.3V) et le courant qui la traverse. On obtient 93 kΩ, qui est bien supérieur à F VT/IC (13 kΩ). Il en
résulte une approximation satisfaisante de l’impédance de sortie donnée par :
ZO = F VA/IC = 15 MΩ
Le collecteur de l’étage émetteur commun voit donc une source de courant quasi idéale et son gain est déterminé
uniquement par l’impédance interne du NPN. Nous trouvons donc :
AV = - VA/VT = -1150
Ce résultat est indépendant au premier ordre du courant IC. Tout accroissement ou réduction de IC modifie en
effet les deux impédances calculées plus haut, sans toutefois en modifier leur rapport, et les conclusions
précédentes restent valables.
R1
T1
T2
15V
5V
v1
v2
0V
32
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
4.4 Montage Cascode
Le montage de la figure suivante est désigné sous le nom de cascode, à cause de la mise en cascade de deux
transistors :
On peut considérer ce montage comme un émetteur commun (T1) dont le collecteur voit l’entrée d’un transistor
base commune (T2). La charge que voit le collecteur T1 est dès lors très petite, pratiquement égale à VT/IC. En
d’autres termes, T1 travaille presque à sortie court-circuitée. Il est intéressant de noter que son gain en tension,
entre la base et le collecteur, vaut ‘-1’ Le courant collecteur de T1 est égal à :
v1 IC/VT
Ce courant pénètre dans l’émetteur de T2 et se retrouve intégralement en sortie de T2 pour créer la chute de
tension v2 sur R1. Le gain de ce montage ne diffère guère de celui que l’on obtiendrait si T1 alimentait
directement R1. On peut évidemment se demander dans ce cas où se trouve l’intérêt de ce circuit. La réponse
correcte sera fournie plus loin dans le cadre de l’étude de l’effet Miller. Elle nous apprendra que ce circuit assure
un excellent découplage entre la sortie et l’entrée, ce qui est favorable du point de vue de la réponse en
fréquence.
Notons que l’impédance du montage, vue en regardant dans le collecteur de T2 est très élevée, de l’ordre de :
F VA/IC
Cette propriété, combinée avec l’accroissement de gain que procurerait une source de courant PNP comme celle
vue précédemment, est susceptible de conférer à l’ensemble un gain en tension énorme.
4.5 Amplificateur Trois Etages
T2
R1
T1
15V
5V
v1
v2
0V
33
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Le schéma de principe de l’amplificateur à trois étages « émetteur commun » est représenté à la figure suivante :
On peut effectuer le calcul du gain de la manière suivante :
Courant variationnel dans T1 :
iC1 = F iB1 = F (v1 IB1/VT) = v1 IC1/VT
Courant variationnel dans T2 (tout le courant variationnel de T1 rentre dans la base de T2) :
iC2 = F iB2 = - F iC1
Courant variationnel dans T3 (tout le courant variationnel de T2 rentre dans la base de T3) :
iC3 = F iB3 = - F iC2 = F² iC1
Tension de collecteur du transistor T3 :
v2 = - RC iC3
On en déduit le gain en tension entrée-sortie :
Av = - F² RC IC1/VT
On obtient très rapidement un gain très élevé. A titre d’exemple, si IC1 vaut 1.6 mA, F vaut 100 et RC vaut 1
kΩ, on calcule un gain de -615000, soit environ 116 dB ! Il n’est cependant pas intéressant de « gonfler »
indéfiniment le gain, car au-delà d’une certaine valeur, les effets de bruits induits par l’agitation thermique par
exemple ne sont plus négligeables. Lorsque le signal à l’entrée est de l’ordre de grandeur du bruit généré par
l’amplificateur ramené à l’entrée, il n’est plus intéressant d’augmenter le gain.
Dans la pratique, les sources de courant représentées dans la figure précédentes peuvent être réalisées à l’aide de
résistances. Le calcul du gain se modifie alors quelque peu, le courant de collecteur des transistors T1 et T2 se
partage alors entre la base du transistor suivant et la résistance de collecteur, qui n’est plus infinie.
RC
v1
v2
T1 T2 T3
6 V
34
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Nous terminerons ce paragraphe avec quelques considérations sur les points de fonctionnement des transistors.
Commençons par T3 dont la tension VCE est égale à 3V, c'est-à-dire la moitié de ECC. Ce choix est justifié par le
fait que la tension de sortie supposée sinusoïdale peut atteindre 6 Volts de crête à crête (Vpp), en négligeant
VCEsat. C’est ce que l’on appelle la dynamique de sortie. Le choix de IC3 et de RC a été dicté par les deux
considérations suivantes :
1) Rendre la dynamique de sortie maximum 2) Abaisser l’impédance de sortie sous 1 kΩ
Considérons à présent les transistors T1 et T2 dont les tensions VCE sont égales à VBE passant, soit environ 0.7V.
Ceci est suffisant pour assurer un fonctionnement en zone active, mais limite automatiquement la dynamique de
sortie de T1 et T2. Ceci n’est en réalité pas un handicap, car le collecteur le plus « exposé », soit celui de T2, ne
voit jamais un signal supérieur au signal de sortie maximal divisé par le gain du dernier étage, soit :
Vpp, divisé par RcIC3/VT = 1000 x 3 x 10-3/(26 x 10-3) = 52 mVpp
Une conclusion intéressante se dégage de cette étude : on constate qu’il n’y a aucune difficulté à obtenir un gain
très élevé avec peu d’étages. De fait, la quasi-totalité des amplificateurs comporte en général moins de trois
étages, mais le nombre de transistors qu’ils contiennent est sensiblement plus élevé, un amplificateur
conventionnel contiendra 50 voire 100 transistors. La raison de cette complexité apparaîtra dans les chapitres
suivants. L’amplificateur élémentaire analysé ici se révèle être en effet un très mauvais amplificateur du point de
vue de la dérive thermique ainsi que du point de vue de la réponse en fréquence. Le gain en tension ne représente
en fait qu’une seule des nombreuses spécifications posées par le concepteur de circuit, nous aurons l’occasion d’y
revenir dans les chapitres suivants.
4.6 Le Darl ington
La figure suivante illustre un montage utilisé fréquemment en technologie bipolaire ou BiCMOS pour obtenir des
transistors à gain en courant et impédance d’entrée élevés (super-transistors). Notons que ce montage ne
présente pas d’intérêt en MOS, puisque le gain en courant et l’impédance d’entrée sont tous deux infinis :
35
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Globalement, il est possible de considérer ce montage comme un « super transistor », dont les performances sont
supérieures à celle d’un simple transistor. Calculons l’impédance d’entrée et le gain en courant de ce montage :
Gain en courant :
iC1 = F iB1, iC1 = iB2, iC2 = F iB2
iC2 = F² iB1
Impédance d’entrée (en négligeant l’impédance de sortie VA/IC1) :
Zin = VT/IB1 + ( F + 1) VT/IB2
Zin 2 F Zin simple transistor T2
On retrouve bien les propriétés de super-transistor, tant au niveau de l’impédance d’entrée que du gain en
courant du montage. La source de courant I0 est souvent rajoutée, sous la forme d’une résistance, afin d’éviter
que le transistor T1 ne soit polarisé par de trop faibles courants, ce qui réduirait la valeur du F (voir électronique
physique, faible injection et recombinaison dans la jonction BE).
4.7 Amplificateur différentiel
Le circuit suivant est connu sous le nom d’amplificateur différentiel :
B T1 T2
I0
E
C
36
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La paire différentielle est probablement l’assemblage de deux transistors le plus utilisé dans les circuits
analogiques intégrés. Son but le plus classique est d’amplifier la différence de tension entre deux signaux. Elle
peut être réalisée à l’aide de transistors bipolaires ou de transistors MOS. Elle présente deux propriétés
particulièrement intéressantes :
- Il est possible de « cascader » des étages différentiels, sans capacités de couplage.
- Ce montage est sensible uniquement, au premier ordre, à la différence des tensions d’entrée. Il possède des propriétés intéressantes de réjection de mode commun sur ses entrées.
Outre son utilisation dans les étages d’amplification, ce même montage peut être également utilisé dans des
circuits non-linéaires, en tant que multiplieur dans un circuit mélangeur (modulation et démodulation de signaux
RF).
4.7.1 Caractérist ique DC
Le calcul en grands signaux de ce montage est intéressant, car il permet de comprendre les limites de
fonctionnement du montage. On peut écrire la relation suivante :
VI1 – VBE1 + VBE2 – VI2 = 0
Si les transistors travaillent en mode actif, on peut écrire :
En supposant que les transistors sont identiques, les courants de saturation sont identiques également. On obtient
alors :
RC RC
vo
T1 T2
2IC
VI1 = V0 + vi/2
a
VI2 = V0 - vi/2
37
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Si VID est la différence des tensions d’entrée.
Sachant que :
On obtient les expressions suivantes pour les courants de collecteur :
La tension de sortie qui vaut RC IC1 – RC IC2 vaut alors :
La figure suivante montre les courants dans chaque branche et la tension différentielle grand signaux en sortie.
On observe les zones de comportement suivantes en fonction de VID :
- Pour |VID| > 3 VT, un des transistors est coupé, le courant 2IC circule alors entièrement dans une des branches de l’amplificateur différentiel.
- Pour |VID| < VT, le montage se comporte de manière linéaire.
38
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
VID
IC1
IC2
Zone
linéraire
VID
VODC
Zone
linéraire
Il est possible d’étendre la zone linéaire de l’amplificateur en ajoutant deux résistances de « dégénération »
d’émetteur (voir figure suivante), placées entre chaque émetteur et la source de courant 2IC, dont le rôle est de
reprendre une partie de la tension différentielle appliquée à l’entrée de l’étage. L’étage différentiel est alors dit
« dégénéré ». Le prix à payer est une réduction de la transconductance ( IOUT/ VIN= iOUT/vIN) et du gain en
tension « petits signaux » ( VOUT/ VIN = vOUT/vIN) dans la zone linéaire, donnée par la pente des droites sur les
figures suivantes (RE=50 Ohms, 2IC=2mA).
39
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
VID
VODC
RE
= 50
RE
= 0
VID
IC1I
C2
RE
= 0 RE
= 50
Le comportement de l’étage différentiel MOS est similaire à celui de l’étage bipolaire que nous venons d’analyser.
La figure suivante représente un étage différentiel MOS :
T1 T2
RC RC
vo
2IC
VI1 = V0 + vi/2
a
VI2 = V0 - vi/2
40
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Il est également possible de déduire analytiquement le comportement de la tension différentielle de sortie en
fonction de la tension différentielle d’entrée, de manière similaire à l’analyse de la paire différentielle bipolaire,
en écrivant et développant l’expression :
VI1 – VGS1 + VGS2 – VI2 = 0
Contrairement à ce que nous avons observé dans le cas du bipolaire, il est possible dans le cas du MOS d’élargir la
plage de fonctionnement linéaire sans ajouter de résistances d’émetteur, simplement en augmentant la valeur de
la tension VGS, ou plus exactement la valeur de la « surtension de grille » (« overvoltage ») VOV définie par la
différence VGS-VT des transistors (dans le cas bipolaire, la tension équivalente VBE est systématiquement de l’ordre
de 0.7 Volts). L’élargissement de cette plage linéaire se fait, comme dans le cas du montage bipolaire
« dégénéré », au prix d’une réduction des transconductances et gains en tension petits signaux.
On retrouve ici une propriété très importante des étages différentiels MOS : l’usage de surtensions VOV très
faibles pour l’obtention de gains importants justifie la polarisation fréquente de l’étage différentiel dans des modes
proches de la faible inversion.
4.7.2 Gain petits signaux
On peut rapidement calculer les caractéristiques de ce montage en observant la symétrie qu’il présente. Parce que
le circuit est parfaitement symétrique et que les entrées sont alimentées par des tensions égales et opposées, la
tension au point ‘a’ ne bouge pas5. Le potentiel du point ‘a’ n’est donc pas affecté par l’application de tensions
différentielles sur les bases des transistors T1 et T2.
On peut dès lors analyser le demi-montage suivant :
Sur le demi-schéma précédent, le point ‘a’ est maintenu à un potentiel constant, il est donc correct de considérer
que la tension « petits signaux » vi/2 est appliquée sur la jonction base-émetteur du transistor T1. Cette tension
crée un courant variationnel égal à :
ic = vi/2 x IC/VT
5 Une autre manière de voir est de considérer T1 et T2 comme des suiveurs de tension, entre leur base et leur
émetteur. Lorsque d’un côté la différence de tension augmente, de l’autre, elle diminue. Par superposition, les
deux variations s’annulent et la tension au point ‘a’ ne bouge pas.
41
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Ce courant variationnel crée une chute de tension en passant dans RC :
vO/2 = - RC iC
Et donc :
AV = - RCIC/VT
Le gain ainsi trouvé correspond au gain d’un émetteur commun. En effet, le schéma petits signaux trouvé
précédemment correspond au montage classique d’un émetteur commun.
Le raisonnement précédent suppose que la tension d’entrée du montage est purement différentielle. Une attaque
en tension non différentielle impliquerait une variation de la tension au nœud ‘a’. Cette variation de tension peut
modifier le comportement de l’amplificateur différentiel si la source de courant ‘2 IC’ n’est pas idéale.
4.8 Miroirs de courant
Le miroir de courant est un autre montage simple couramment utilisé dans les circuits intégrés, soit en tant que
charge pour les étages d’amplification, où il génère des impédances de sorties plus élevées que les charges passives
réalisées à l’aide de résistances, soit en tant qu’élément de polarisation, où il procure une meilleure réjection aux
tensions d’alimentation et aux variations de température.
Le miroir de courant idéal est capable de recopier un courant entrant sur sa borne d’entrée et de le reproduire avec un gain ou
une atténuation donnée, sur ses bornes de sortie. En entrée, il doit présenter une impédance très faible devant la source
de courant « à copier ». En outre la tension minimale VINMIN applicable sur la borne d’entrée doit être aussi faible
que possible, ceci est particulièrement important pour les applications à faible tension d’alimentation. Ses bornes
de sortie doivent au contraire se comporter comme des sources de courant et présenter une impédance très
élevée aux circuits auxquels elles sont connectées, quelle que soit la valeur DC de la tension de sortie. Nous
verrons dans ce qui suit des exemples de réalisation de miroirs de courant MOS.
4.8.1 Simple Miroir de courant MOS
La figure suivante représente un miroir de courant MOS :
42
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La tension drain-grille du transistor T1 est nulle. Le transistor opère dès lors en région saturée quel que soit le
courant positif IIN. Le transistor T2 possède la même tension VGS que le transistor T1. Son courant de drain sera
dès lors directement proportionnel au courant de T1, pour autant que sa tension de drain VOUT reste supérieure à
VDSAT comme l’illustre le diagramme suivant :
Pour toute tension de drain supérieure à VDSAT, on observe immédiatement la proportionnalité des deux courants
de drain. Il est possible de modifier le rapport entre ces deux courants en jouant sur les dimensions W/L de
chacun des transistors. En pratique, pour des raisons d’appariement, on connecte des transistors équivalents en
parallèle pour réaliser les transistors T1 et T2. Par exemple, un rapport de N/M entre les sources ID2 et ID1 est
réalisé en connectant M transistors identiques en parallèle pour former T1 et N transistors identiques en parallèle
pour former T2.
Au second ordre, il faut cependant tenir compte également de la conductance finie du transistor T2 (effet Early) :
le courant ID2 ne sera égal à K ID1 que lorsque les tensions VIN et VOUT seront identiques, comme illustré sur la
figure ci-dessous :
VIN VOUT
IIN IOUT
T1 T2
Transistor T2 : Transistor T1 :
VDSAT
VG1 = VD1 = VIN
V*T0
VB=VS VIN VDSAT
V*T0
VB=VS VOUT
ID2 = K ID1 avec K (W/L)T2/(W/L)T1
43
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
D’autres structures de miroir de courant offrent de meilleures performances du point de vue de l’impédance de
sortie.
4.8.2 Miroir de courant cascode
La figure suivante représente un miroir de courant cascode6 (on fait l’hypothèse que T1 et T2 ont la même taille,
de même que T3 et T4) :
On démontre comme dans le cas du miroir de courant précédent la proportionnalité des courants IIN et IOUT.
L’impédance d’entrée de ce montage (vue depuis IIN) est petite et vaut 2 x 1/gm. En effet, l’impédance
équivalente de T3, dit « connecté en diode »7, se calcule directement sur le schéma équivalent petits signaux suivant :
6 Les substrats de NMOS sont raccordés à la tension la plus faible du circuit, c’est-à-dire la source de T1 et T3. 7 Par analogie au cas bipolaire.
VIN VOUT
IOUT
T3 T1
T4 T2
IIN
IOUT
VOUT=VDS2 VIN=VDS1
K ID1
VDSAT
44
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
gm3
vgb3
r03
vgb3
S3=B
3
D3=G
3
Z3
1/gm3
gmb3
vsb3
= 0
Z3
On trouve directement pour le calcul de Z3 :
L’impédance équivalente de T4 se calcule de la même manière (gm4 gmb4 !!).
Pour le calcul de l’impédance de sortie, on passe par les schémas équivalents petits signaux de T2 qui voit en sa
source l’impédance de sortie d’un transistor en source commune (T1) soit rO1 = VA/IOUT :
On peut écrire les relations suivantes:
iOUT = vSB/r01
iOUT = -gmb vSB + v*/r02
vOUT = v* + vSB
D’où l’on déduit :
ZOUT = vOUT/iOUT = r02 + r01 (gmb r02 + 1) r01 gmb r02 = r01 AMAXT2
gmb2 vsb2 r02
vs2
gm2 vgb2
vsb2
v*
ZOUT
r01
2/gm
iout
vout vgb2
i = 0 vgb2 = 0
45
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
De l’équation précédente, on observe que l’impédance de sortie est effectivement très élevée (AmaxT2 (gain
maximal d’une grille commune) fois plus élevée que l’impédance du simple miroir de courant vue
précédemment). On observe en outre que des impédances plus élevées peuvent être obtenues en empilant les
étages cascodes, au prix d’une dynamique en tension réduite en sortie (limitée par la valeur de VOUTMIN, à partir de
laquelle les transistors T3 puis T2 et enfin T1 commencent à désaturer), comme le montre la figure suivante :
Dans la pratique, on diminue VOUTMIN en utilisant des schémas de polarisation différents de ceux des figures
précédentes, de manière à polariser les grilles des transistors cascodes à des tensions minimales, aux limites de la
désaturation du transistor T1.
4.8.3 Source de courant Wilson
La source de courant de Wilson fonctionne de manière sensiblement différente par rapport aux montages vus
précédemment. D’usage plus fréquent dans les circuits bipolaires, on la rencontre également en technologie
MOS comme illustrée à la figure suivante :
VIN VOUT
T3 T1
T4 T2
IIN
IOUT
VIN VOUT
IIN
IOUT
T4 T1
T5 T2
T6 T3
46
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
On peut interpréter son fonctionnement de la manière suivante, en oubliant pour un instant le transistor T4 : la
tension de grille du transistor cascode T2 est obtenue par la comparaison du courant issu de T3 et de celui issu de
la source IIN. Toute variation de la tension de grille de T2 produit une variation équivalente à sa source (T2 se
comporte au premier ordre comme un « source suiveur », pour autant que l’impédance placée à son drain soit
faible par rapport à l’impédance vue en regardant vers ce drain, ce qui sera souvent le cas). Les variations de la
tension de source de T2 modifient la valeur du courant de T1 et de ce fait le courant de T3, qui s’ajustera jusqu’à
l’obtention de l’égalité IDT3 = IIN. On observe bien une boucle à réaction négative autour de T2, supposons en
effet que IIN > IT3, la tension de grille de T2 va augmenter, ce qui augmentera sa tension de source, qui est
également la tension VGS du transistor T1. Cette augmentation produit une augmentation du courant de T1 qui est
« recopié » par T3, et qui tend à rééquilibrer les courants IT3 et IIN. Le schéma équivalent petits signaux se
présente comme suit :
T3
T2
T1
vout
iout
ZOUT
Iin
Source de courant Wilson déséquilibré (sans transistor T4) et son schéma équivalent pour le calcul de l’impédance de sortie
Un calcul similaire à celui déjà effectué pour la source de courant cascode fournit l’expression suivante pour
l’impédance de sortie :
ZOUT 1/gm1 x (gm2 r02 gm3r03) 1/gm1 x AMAXT2 x AMAXT3
On obtient donc une impédance du même ordre de grandeur que celle obtenue pour le montage cascode, en
tenant compte du fait que gm1 et gm3 sont identiques. Le transistor T4 est ajouté au montage de manière à assurer
que les tensions drain-source des transistors T1 et T3 soient les mêmes, ce qui assure des courants de drain égaux.
4.9 Application des miroirs de courant
Nous avons vu précédemment les expressions similaires des gains en tension obtenus dans le cas de montages
différentiels et dans le cas du montage émetteur (cas du bipolaire) ou source (cas du MOS) commun :
gmb2 v1
v2 v1
ZOUT
1/gm1 gm3 v1 r03
v* vout
gm2 v2 r02
iout
47
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
AV = - transconductance x charge en sortie
- Un gain très élevé couplé avec l’utilisation des boucles à réaction négative permet de produire des circuits dont les caractéristiques intrinsèques dépendent très peu des caractéristiques des transistors qui les composent. Nous le verrons dans le chapitre consacré à la réaction.
- Nous verrons dans le chapitre consacré à la réponse en fréquence qu’il est également important de limiter le nombre d’étages d’un amplificateur, afin de préserver une bande passante suffisamment large.
On cherchera dès lors souvent à obtenir le gain le plus élevé possible avec le moins d’étages possibles. Ceci exige
la synthèse d’impédances très élevées, obtenue le plus souvent avec des charges actives (sources de courant,
miroirs de courants). Nous en illustrons quelques exemples ici.
4.9.1 Amplificateur différentiel chargé par des sources de courant
Nous avions calculé précédemment le gain de l’amplificateur bipolaire chargé par des résistances RL. L’expression
du gain en petits signaux a été calculée en tenant compte de la symétrie du montage, en considérant que chaque
branche de l’étage différentiel est parcourue par un courant IC :
AV = - RL IC/VT
Un calcul similaire du gain en petits signaux dans le cas du transistor MOS donnerait :
AV = - Transconductance x Charge
Où VOV est la surtension de drain définie précédemment.
La comparaison des résultats pour le MOS et le bipolaire permet de tirer les conclusions suivantes :
- Il est nécessaire dans les deux cas de travailler à tension d’alimentation élevée pour obtenir un gain élevé, ce qui permet d’augmenter la chute de tension sur RL (RL ID).
- Des résistances très élevées doivent être réalisées afin de réduire la consommation : à RL ID constant, réduire la consommation, c'est-à-dire ID revient à augmenter RL.
- Le gain du montage MOS est en général plus faible que celui du bipolaire, VOV étant en général plus grand que VT. D’une manière plus générale, la transconductance obtenue pour un courant donné est plus grande dans le cas du bipolaire que le cas du MOS. La paire différentielle MOS travaillera le plus souvent dans des régimes proches de la faible inversion.
Le remplacement de résistances par des sources de courant est représenté à la figure suivante (version MOS) :
48
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
En première approximation, on pourra analyser ce montage en petits signaux de manière identique à la paire
différentielle, mais ici la source de courant idéale placée à la source de T1 et T2 est remplacée par le miroir de
courant formé de T6, T7 et T8. La charge de la paire différentielle T1 et T2 est formée par les sorties du miroir de
courant T3, T4 et T5. Un inconvénient de ce montage est la difficulté de contrôler la tension de mode commun,
donnée par (Vo+ + Vo-)/2. En effet, tout désappariement des sources ID et IS va tirer cette tension de mode
commun vers le haut (ID > IS) ou vers le bas (ID < IS), provoquant la désaturation des transistors T3T4 ou T1T2.
Nous verrons plus loin comment l’utilisation des boucles à régulation de la tension de mode commun, régulant les
valeurs des sources de courant en fonction de la tension de mode commun permet d’éviter ce problème.
Une autre solution consiste à remplacer les transistors T3 et T4 par un miroir de courant, et obtenir ainsi une
sortie « single-ended » :
Dans ce montage, le miroir force les courants circulant dans T5 et T4 à être égaux à IS, et seule une source de
courant de polarisation est nécessaire, ce qui élimine le problème de la tension de mode commun évoqué plus
haut.
L’analyse petits signaux peut être abordée en utilisant les simplifications suivantes :
iT4 = iT5 (miroir de courant idéal)
49
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Au point ‘X’, T5 est connecté en diode8 et T1 peut être vu comme une source commune (le point ‘a’ est un point fixe en petits signaux) :
Zvue vers T5 << Zvue vers T1
En v0 , T4 et T2 peuvent être considérés comme des sources communes : Zvue vers T4 = rOT4 = Zvue vers T2 = rOT2
On obtient alors, après développement, une expression du gain en tension équivalente à celle calculée
précédemment :
AV = - transconductance x charge = - 2 gmT1 (ouT2) x (rOT4 (ou T2)/2).
L’impédance de sortie est divisée par deux mais la transconductance équivalente est multipliée par deux.
4.9.2 Génération de sources de courant très faibles : source Widlar
Dans le cas d’amplificateurs bipolaires, on souhaite souvent limiter le courant entrant dans l’amplificateur à
quelques fractions de micro-ampères. Pour y arriver, le courant de polarisation de l’étage différentiel d’entrée
devrait être de l’ordre de quelques micro-ampères. La réalisation de telles sources de courant pourrait être
envisagée à partir des montages suivants :
Dans le cas du montage de gauche, le courant I0 est obtenu simplement par :
IO = K x (VCC – 0.7)/R
Où K est le rapport des surfaces des transistors bipolaires T2 et T1. Il est difficile dans la pratique d’obtenir des
rapports K inférieurs à 0,1. La résistance nécessaire pour l’obtention de courants de l’ordre de quelques micro-
ampères est de plusieurs dizaines de kΩ, ce qui nécessitera une surface de silicium non négligeable.
8 Cf. 4.8.2
T2 T1
R
Vcc
T2
T1
R1
Vcc
R2
IO
IO
50
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Le circuit sur la droite de la figure précédente est appelé source de Widlar, il permet de réaliser de faibles
courants par l’ajout de la résistance R2 dans l’émetteur de T2. On peut en effet écrire, pour de grandes valeurs de
F (c'est-à-dire en négligeant les courants de base) :
VBE1 – VBE2 – R2 IO = 0
Où IST1 et IST2 sont respectivement les courants de saturation des transistors T1 et T2. Si on considère le cas de
transistors identiques :
,
qui peut être résolue numériquement pour trouver la valeur de IO en fonction de R1, R2 et VCC.
A titre d’exemple, considérons le cas d’un circuit intégré dans lequel on doit construire une source de courant IO
de 100µA et un courant maximal pour le transistor T1 valant 700µA (imposé par des contraintes de
consommation). On constate que la valeur R2IO vaut alors 50.6mV, et que la valeur de R2 est 506Ω, ce qui est
aisément réalisable en circuits intégrés. Supposons en outre une tension d’alimentation VCC valant 30 Volts, la
valeur de R1 est alors égale à 41kΩ, valeur relativement élevée mais malgré tout plus facile à réaliser que la
résistance de 300kΩ qui aurait été nécessaire pour un miroir de courant « classique », sans R2.
Un autre avantage de ce circuit résulte de l’impédance de sortie, sensiblement plus élevée que dans le cas du
miroir de courant classique. Le transistor T2 s’apparente en effet à un montage en base commune, qui présente
comme on le sait une impédance de sortie très élevée, supérieure au montage émetteur commun présenté dans le
cas du montage classique.
Le comportement thermique de la source Widlar est intéressant à analyser. Le montage n’est clairement pas
symétrique du point de vue de la polarisation des transistors bipolaires. La figure suivante présente l’évolution du
produit R2 IO en fonction de la température :
T TO
VG VBET1
VBET2
R2 IO
51
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Les tensions aux bornes des jonctions base-émetteur de T1 et de T2, respectivement VBET1 et VBET2 sont
représentées à la température de référence T0. On peut tracer des droites représentant l’effet de la température
sur les VBE. Comme nous l’avons vu au début, dans le chapitre premier, la variation de VBE en fonction de la
température est linéaire, VBE décroît d’environ 2mV/°C. La distance entre les droites représente R2IO (la chute
de tension aux bornes de R2). On constate que, contrairement à VBET1 et VBET2, la différence entre ces tensions
croît avec la température. Cette dépendance, de l’ordre de 0.3% par degré centigrade, est exploitée dans
certains thermomètres électroniques et dans des sources de référence indépendantes de la température appelées
« band gap references ».
4.9.3 Circuits auto-démarrants
Il est souvent intéressant d’éliminer au premier ordre la dépendance des sources de référence avec les tensions
d’alimentation, comme c’était le cas pour la source analysée précédemment, où le courant est directement généré
par la tension d’alimentation (à VBE près) sur une résistance.
Le concept de base consiste à rendre le courant d’entrée de la source de courant directement dépendant de son
courant de sortie comme on l’illustre sur la figure ci-dessous :
L’idée consiste à générer une source de courant dont le courant de sortie dépend très peu du courant d’entrée sur
une large bande de courants d’entrée (caractéristique aussi « plate » que possible pour IO comme le montre la
caractéristique en trait plein sur la figure). On connecte alors les courants d’entrée et de sortie à un miroir de
courant, de manière à les rendre égaux. Ce montage possède alors deux points d’équilibre (A et B sur la figure),
l’un (B) indésiré est obtenu à courant nul, et l’autre (A) est obtenu par la seconde intersection des caractéristiques
de la figure.
On montre que le circuit est instable au point B. En effet, imaginons une augmentation du courant IO sous
l’action d’un effet externe, cette augmentation va créer à son tour une augmentation de II sous l’action du miroir
de courant, qui tendra à amplifier la perturbation originale sur IO suivant la caractéristique de la source de courant
Miroir de
courant
Source de
courant
II IO
Miroir de courant :
II=IO
Point de
fonctionnement désiré
Source de courant
II
IO in
in
out
out
A
B
52
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
dont le gain est élevé en B. Au point désiré (A) par contre, bien que le gain de boucle soit toujours positif, le gain
est très faible, inférieur à l’unité, et le circuit est stable, comme nous le verrons dans les chapitres suivants.
Dans les cas pratiques, il sera souvent nécessaire « d’enclencher » ce type de source de courant afin d’aider le
circuit à quitter le point B, pour lequel les courants sont trop faibles (les courants de fuite diminuent le gain en
courant des transistors, le point B devient donc un point de fonctionnement stable, difficile à quitter pour le
circuit seul), ce qui entraîne parfois des temps d’enclenchement excessifs ou trop sensibles à d’autres
perturbations (courants de fuite, …).
La figure suivante montre un exemple d’application dans le cas de sources bipolaire et MOS :
T1
T2
T4
T5T6
T3
R
IBIAS2
IBIAS1
IIN IOUT
T1
T2
T4
T5 T6
T3
R
IBIAS1
IBIAS2IOUTIIN
Dans le cas bipolaire, la source de courant formée par T1 et T2 possède les caractéristiques recherchées : en effet
le courant circulant dans la base de T1 impose une chute de tension VBET1 reprise aux bornes de la résistance R
pour fournir le courant dans le transistor T2. En approximant la diode passante du modèle d’Ebers et Moll de T1
par une source de tension de valeur 0.7V, le courant circulant dans T2 est simplement calculé par le rapport
0.7/R. Le transistor T2 joue le même rôle que dans la source de Wilson, il introduit un mécanisme de
rétroaction, qui « lit » à sa base la différence entre les courants issus de T1 et T4 et « adapte » la tension à son
émetteur en conséquence, de manière à rendre les courants issus de T1 et T4 égaux. Le calcul exact de la relation
entrée-sortie de la source formée par T1, T2 et R donne (en négligeant les courants de base) :
VBET1 = R IT2 = R IOUT
Dans le cas MOS, l’ensemble T1, T2 et R impose que le courant dépende faiblement de IIN et le miroir de courant
T4/T5 impose que IIN soit égal à IOUT. Le calcul exact de la relation entrée-sortie de la source formée par T1, T2 et
R donne :
53
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
VGST1 = R IOUT
2
1( )2
2
n ox
IN GST T
INOUT T
n ox
WC
LI V V
IRI V
WC
L
On retrouve dès lors une caractéristique similaire à celle recherché au départ. La figure suivante donne la
caractéristique DC simulée dans Spice (avec une résistance R égale à 10kΩ) :
Le courant obtenu « en régime » est bien égal à environ 0,6 … 0,7V/R soit 60 à 70 µA, quelque soit le courant
d’entrée.
IIN [µA]
IOUT [µA]
54
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
5 La réponse en fréquence
5.1 Introduction
La présence de capacités parasites dans les circuits amplificateurs rend le gain de ceux-ci dépendant de la
fréquence. Nous avons déjà vu précédemment comment certaines capacités « utiles » peuvent jouer le rôle de
chemins de transmission du signal alternatif à amplifier (capacités de couplage entre un générateur et l’entrée d’un
ampli, ou entre amplis et charge de sortie). D’autres jouent un rôle de courts-circuits permettant d’assurer le
type de fonctionnement souhaité (exemple : la capacité de découplage que nous pouvons placer à la sortie de
l’émetteur d’un transistor pour court-circuiter la résistance d’émetteur). Certaines capacités sont « invisibles ».
Ce sont les capacités parasites, les unes inhérentes aux transistors, les autres résultant du montage des éléments du
circuit (capacités entre connections, capacités vers le substrat, …). Les capacités « utiles » sont en général
grandes, leur valeur (de quelques pF dans le cas de circuits intégrés à plusieurs µF dans le cas de circuits
« discrets ») est choisie de manière à ce que la bande passante des amplificateurs s’étende sur une gamme de
fréquences la plus basse possible, elles se comportent comme des courts-circuits sur la bande utile de
l’amplificateur. Les capacités « parasites » au contraire vont limiter la bande passante de l’amplificateur vers les
hautes fréquences, elles seront de l’ordre de quelques centaines de fF et se comporteront comme des courts-
circuits en haute fréquences.
La présence de ces capacités, voulues ou non, a pour effet d’introduire deux bornes de fréquence entre lesquelles
le gain de l’amplificateur répond aux spécifications (gain, impédances d’entrée et de sortie) du concepteur de
circuits. La borne inférieure étant fixée par les capacités visibles ou « utiles », la borne supérieure étant fixée par
les capacités parasites. En dehors de ces bornes, le gain aura tendance à diminuer :
La borne inférieure peut être zéro dans le cas d’amplificateurs construits sans couplage capacitif.
En dehors de la zone utile, l’allure de la réponse en fréquence dépend du circuit considéré et la seule chose que
l’on puisse affirmer est qu’elle tend toujours vers zéro. Mais pour la plupart des circuits, on constate en général
que l’allure de la réponse en fréquence se présente comme une succession de droites dans un diagramme en dB et
en logarithmique, sur l’axe des , dont les pentes évoluent de 0 vers -6 dB/octave (ou 20 dB/décade) puis -12
dB/octave (40 dB/décade), … au-delà de la borne supérieure, et de 0 à +6 dB/octave puis +12 dB/octave, …
en deçà de la borne inférieure. Ceci n’est bien entendu pas toujours le cas, il se peut que la réponse en fréquence
Gain nominal
Borne inférieure Borne supérieure
55
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
dans des cas particuliers chute directement à -12 dB/octave, ou que des phénomènes de résonance se produisent.
Dans le cas plus général, la réponse en fréquence se présente néanmoins comme ci-dessous :
Il est en règle générale inutile de s’intéresser à l’évolution du gain de la réponse en fréquence en dehors de la
région où le gain est égal à la valeur nominale (sauf dans le cas important vu plus loin de l’analyse de la stabilité).
Il importe par contre de déterminer des valeurs approchées pour inf et sup. Si l’on ne considère que la zone
voisine des deux pulsations de coupure, on peut presque toujours assimiler la réponse en fréquence de
l’amplificateur à celle des systèmes du premier ordre. En termes de pôles et de zéros, cela revient à dire qu’il
existe dans la plupart des cas un pôle dominant qui détermine sup et un autre déterminant inf.
La théorie du pôle dominant, dont la justification mathématique n’est pas développée dans le détail ici, consiste à
analyser le circuit en considérant que chacune de ses capacités crée un pôle, calculé indépendamment des autres
(l’approximation et donc l’analyse sont linéaires), et ensuite à combiner ces différents pôles dans le calcul du pôle
dominant.
Dans le cas de sup, on va :
- « extraire » du circuit l’ensemble des capacités « parasites ».
- Ces capacités ont chacune un pôle associé i, obtenu en multipliant la valeur de la capacité par l’impédance « vue » depuis la capacité, les autres capacités parasites étant ouvertes.
- Combiner ces pôles suivant l’équation suivante (le pôle dominant est celui dont la constante de temps est la plus grande) :
Dans le cas de inf, on va :
- « extraire » du circuit l’ensemble des capacités « utiles ».
Gain nominal
inf sup
-6 dB/octave
56
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
- Ces capacités ont chacune un pôle associé i, obtenu en multipliant la valeur de la capacité par l’impédance « vue » depuis la capacité, les autres capacités utiles étant court-circuitées.
- Combiner ces pôles suivant l’équation (le pôle dominant est cette fois celui dont la constante de temps est la plus faible) :
Exemples :
Exemple #1 : Détermination de la pulsation inf du circuit suivant :
Calcul de la capacité associée à C1 : l’impédance vue par C1, tous les autres accès étant des courts-circuits, se
calcule sur le schéma suivant :
T
R2
RE
R1
RC
vi
vo
C1
C3
C2
ECC
ECC = 12V
R1 = 12 kΩ
R2 = 68 kΩ
RE = 1 kΩ
RC = 4.7 kΩ
C1 = 1 µF
C2 = 64 µF
C3 = 0.1 µF
F = 100
IT = 1 mA
Circuit
ouvert
Zi
T
R2 R1 RC
57
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
On trouve dès lors :
Pour le calcul de 2 (la capacité associée à C2), on part du schéma suivant :
On obtient (en utilisant l’expression C
T
I
V de l’impédance d’entrée du transistor en base commune) :
Le cas de 3 est simple puisque la charge en sortie est infinie, le pôle est également infini.
Le calcul de inf donne :
inf = 1/ 1 + 1/ 2
En introduisant les valeurs numériques vues plus haut, on trouve :
inf = 483 + 617 = 1099 Rad/sec
soit :
finf = 175 Hz
Exemple #2 : Détermination de sup du circuit de la figure suivante :
Zi RE
RC
58
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La capacité C1 est en parallèle avec le générateur de tension, elle est court-circuitée et n’influence donc pas la
réponse en fréquence. On obtient pour C2 et C3 :
et donc :
soit environ 4,53 MHz.
5.2 Circuits équivalents HF des éléments actifs
Les capacités parasites qui déterminent sup se composent des capacités dues au montage (connections entre les
éléments du circuit, pistes d’aluminium, capacités vers la masse, capacités des connexions vers le silicium, …) et
des capacités inhérentes aux éléments actifs. Ces dernières capacités font partie intégrante des transistors et ont
été abordées durant le cours d’Electronique Physique ; nous revenons ici sur les principaux résultats de cette étude.
5.2.1 Circuit équivalent HF du transistor bipolaire
Le modèle HF du transistor bipolaire le plus commun est le modèle pi-hybride, déduit du modèle Ebers et Moll.
Nous nous limitons ici au fonctionnement du transistor en zone active.
Le modèle statique du transistor en zone active a été vu précédemment et est repris ci-dessous :
T
RD
EDD
C2
C3
C1
vin
vout
RD = 47 kΩ
C1 = 1.5 pF
C2 = 0.1 pF
C3 = 1 pF
rO = VA/ID = 100 kΩ
59
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Le modèle dynamique s’appuie sur la notion de dispositif « commandé par la charge ». Le courant de collecteur IC
est commandé par le courant de base IB. On pourrait cependant aussi considérer que ce courant est commandé
par la tension VBE ou par la charge totale QF stockée dans la base. Il n’est pas très intéressant de lier IC à VBE à
cause de la non-linéarité de la relation liant ces grandeurs. Par contre, la charge stockée dans la base et IC sont
proportionnels. En régime dynamique, cette propriété se vérifie également pour autant que le profil de charges
dans la base soit toujours le même qu’en état de régime. Pratiquement, cette hypothèse est toujours vérifiée car
l’épaisseur de la base d’un transistor bipolaire est extrêmement fine.
Pour modifier IC , il faut modifier la charge stockée dans la base QF et cette opération requiert évidemment un
courant dQF/dt qui doit être fourni par le circuit de base. On a donc :
IBdynamique = dQF/dt
La proportionnalité entre IC et QF permet d’écrire :
IC = QF/ F
F étant appelé le temps de transit dans la base, et son inverse F étant appelé la pulsation de coupure intrinsèque
du transistor. Les deux relations ci-dessus, combinées avec la définition de IF permettent d’écrire :
IBdynamique = F dIC/dt = dt
dV
V
IBE
T
C
F
ou encore :
IBdynamique = CDE dVBE/dt avec CDE = T
C
FT
C
FV
I
V
I 1
Le courant de base du transistor est maintenant constitué de deux composantes : IBstatique égal à IC/ F et IBdynamique.
Le circuit équivalent HF du transistor en zone active est alors fourni par :
E
I F / F
B
( 1)
BEkV
kT
F SI I e
IB IC C
60
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Ce circuit représente correctement le fonctionnement du transistor intrinsèque en régime de grands signaux.
Dans le fonctionnement petits signaux, on linéarisera la diode autour de son point de fonctionnement DC.
Il est nécessaire de compléter ce modèle en ajoutant quelques éléments dits extrinsèques:
a) les capacités de jonction, capacités non linéaires, variant avec les tensions appliquées à leurs bornes suivant la relation :
CJ = CO (1 – V/ )-n
avec : C0 valeur de CJ pour V=0, le potentiel de contact de la jonction et n compris entre 2 et 3
suivant le type de jonction
b) La résistance extrinsèque de base Dans la fine zone comprise entre l’émetteur et le collecteur se trouve la base active du transistor. Pour y
accéder, le courant doit traverser une zone résistive formée par la base inactive du transistor. Il y a donc
E
C
CDE = T
C
FV
I1 rBE = F
C
T
I
V
iC = vBE T
C
V
I vBE
E
I F / F
C B
CDE = T
C
FV
I1
( 1)
BEkV
kT
F SI I e
B
61
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
une certaine résistance RB entre le contact de base et la zone où se produit l’effet transistor. Cette
résistance est non linéaire et vaut jusqu’à quelques dizaines d’Ohms.
En ajoutant les éléments précédents au schéma intrinsèque du transistor, on obtient le modèle suivant :
5.2.2 Réponse en fréquence du gain en courant du transistor
Dans le cas du calcul du gain en courant, on injecte un courant iIN dans le transistor, ce qui permet d’éliminer la
résistance de base RBB du schéma, car sa présence ne modifie pas le courant injecté dans la base :
Une simplification supplémentaire du circuit peut être obtenue en raccordant CJC entre la base intrinsèque du
transistor et l’émetteur. Cette approximation ne change rien du point de vue de l’impédance d’entrée, mais
affecte iOUT en soustrayant le courant traversant CJC de la mesure du courant de sortie, qui est négligeable. Nous
pouvons en effet calculer le rapport entre ce courant et celui du collecteur. On trouve :
T
C
C
V
*vI
*vJC
E
C
v* CJC
RBB
iIN
F C
T
I
V Cπ
T
C
V
Iv
*
iOUT
E
C B
Cπ = CDE + CJE rBE = F C
T
I
V
vBE
CJC RBB v*
iC = T
C
V
IV
*
62
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La valeur
T
C
JC
V
I
C
est une constante de temps très petite, qui vaut environ 15ps sous 1 mA de courant de collecteur. Le rapport
entre les courants vaut l’unité pour f = 10 GHz. En d’autres termes, pour les fréquences inférieures à 10 GHz,
l’erreur commise sur le courant en plaçant CJC comme suggéré est négligeable.
Le schéma se réduit alors à :
Le gain en courant est fourni par :
Ai =
)C + (C j +V
I1
V
I
JC
T
C
F
T
C
=
C
TF
JC
F
I
V)C + (C j +1
1
ou :
Ai =
B
F
j +1
1 et
F
C
T
JC
BI
V )C +(C =
1
Ce qui peut être représenté sur la figure suivante :
E
C v*
iIN
F C
T
I
V Cπ + CJC
v* T
C
V
I
iOUT
63
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
L’intersection avec l’axe horizontal se produit à une pulsation T égale à F B, pour laquelle le gain est égal à
l’unité. Cette pulsation est appelée pulsation de transition. Elle est souvent utilisée pour caractériser les
performances en HF des transistors bipolaires, et est fournie par :
C
T
JC
TI
V)C + (C =
1
Ou, en remplaçant CDE par sa valeur :
C
T
JCJE
FTI
V )C + (C +
1 =
1
Exemple : en utilisant des valeurs typiques pour les paramètres du circuit équivalent HF décrit ci-dessus :
F = 100
F = 0,1 ns
CJE = 10 pF
CTC = 0,6 pF
RBB = 10 Ω
Nous pouvons calculer les valeurs suivantes :
Ai
B T
-6 dB/Octave
64
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
IC fT fB C D E
[m A] [M H z] [M H z] [pF ]
0,1 55,7 0,56 0,38
0,2 107,7 1,08 0,77
0,5 244,4 2,44 1,92
1 423,7 4,24 3,85
2 669,3 6,69 7,69
5 1026,0 10,26 19,23
10 1247,7 12,48 38,46
Ce qui fournit le graphique suivant :
0,0
200,0
400,0
600,0
800,0
1000,0
1200,0
1400,0
1600,0
0 5 10 15
IC [mA]
fT [M
Hz]
On observe la forte dépendance de fT par rapport à IC, à cause de la valeur élevée de CJE. La seule manière de
minimiser cet effet est de travailler à courant élevé. On constate que CDE est négligeable par rapport à CJE pour
les faibles valeurs de IC, tandis qu’à partir de 3 mA, c’est l’inverse qui se produit.
5.2.3 Circuit équivalent HF du transistor MOS
Le modèle dynamique du transistor MOS a été revu au chapitre 1. Dans ce cas, les capacités parasites jouent un
rôle déterminant sur la réponse en fréquence. Nous rappelons comment les capacités non linéaires CGD et CGS
variaient en fonction du point de polarisation du transistor :
65
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
5.3 Le facteur de mérite ou produit gain x bande passante
5.3.1 Introduction
Considérons le circuit suivant, représentant un amplificateur idéal ; soit une transconductance de valeur « S »
chargée par une impédance de sortie RL et alimentée par une source de tension. On ajoute en outre les trois
capacités parasites entre les bornes de l’élément actif :
Le gain en tension du circuit, en tenant compte des capacités à ses bornes, est égal à :
AV = -
)C + (C p +R
1
pC - S
32
L
2
1/2CG
VG0
V*T0
Crec + 2/3CG
Crec
CGS
CGD
VD
CGD
CGS
G
D
S
vIN
C2
C1
C3
RL
SvIN
vOUT
66
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
On peut en général négliger, comme nous l’avons fait précédemment, le terme pC2 du numérateur, car il rend
compte du couplage direct entrée – sortie via C2, négligeable par rapport à la contribution de la transconductance
SvIN. Il vient alors :
AV = – )C + (CR p + 1
1SR
32L
L
La réponse en fréquence s’apparente à celle d’un passe-bas de gain –SRL et de pulsation de coupure 1/RL(C2 +
C3).
Définissons à présent le produit gain x bande passante, qui est égal à :
)C + (CR
1 SR
32L
L =
32C + C
S
On constate que ce produit ne dépend pas de la valeur de l’impédance de sortie RL, mais uniquement de la
transconductance de l’élément actif et des capacités parasites qui lui sont associées. On ne peut dès lors pas
déterminer indépendamment le gain et la bande passante de l’amplificateur, mais en réalité, tout accroissement
ou diminution du gain par modification de RL se paie par une diminution ou une augmentation correspondante de
la bande passante, conformément à la figure suivante :
En d’autres termes, le choix de RL en tant que moyen de fixer le gain en tension AV fixe en même temps la borne
supérieure de la réponse en fréquence de l’amplificateur. La seule manière d’échapper à cette règle consisterait à
changer d’élément actif. C’est ce qui justifie l’appellation de « facteur de mérite » donné à l’expression S/(C2 +
C3). Il s’agit vraiment d’une quantité caractérisant les qualités intrinsèques de l’élément actif, indépendamment
du circuit dans lequel il est utilisé. Plus la transconductance de l’élément actif est élevée, et plus les capacités
intrinsèques parasites sont petites, meilleur sera l’amplificateur qu’il permet de réaliser.
5.3.2 Comparaison du transistor MOS et bipolaire sur base du facteur de
mérite
AV
(log) C
67
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Les transistors MOS et bipolaires présentent bien des similitudes, ils peuvent tous deux être représentés par des
schémas petits signaux similaires, avec une source de courant commandée par une tension en entrée. La
différence majeure est due à la résistance de base RBB dans le cas du bipolaire, alors que le transistor MOS présente
une résistance d’entrée infinie. On peut dès lors tenter de déterminer et comparer les facteurs de mérite de ces
deux transistors.
La transconductance (on dit parfois « pente ») du transistor bipolaire vaut IC/VT, soit 38.5 mA/V pour un courant
IC de 1 mA. Les capacités parasites sont de l’ordre du pF, voire 10 pF pour CD et CJE. Le facteur de mérite est
donc de l’ordre de 3.109 pour 500 MHz.
La transconductance du transistor MOS vaut 2ID/VOV. Où VOV vaut VGS-VT, qui ira de quelques dizaines de
millivolt à plusieurs volts, en fonction du point de polarisation retenu par le concepteur. Les capacités parasites
sont en général d’un ordre de grandeur plus faible que dans le cas du bipolaire.
5.4 Capacité Miller
Dans les circuits équivalents HF des transistors MOS et bipolaire, on retrouve une capacité qui lie l’entrée et la
sortie. Il s’agit de CJC dans le cas du montage émetteur commun bipolaire et CGD dans le cas du montage source
commune MOS. Tous ces circuits peuvent se ramener au schéma suivant :
Appelons AV le gain en tension du quadripôle :
AV = vOUT/vIN
La différence de potentiel aux bornes de C vaut :
vIN – vOUT = vIN (1 – AV)
Le courant traversant C vaut par conséquent :
iC = pC (1 – AV) vIN
Il en résulte, du point de vue de l’impédance d’entrée, le circuit équivalent suivant :
iC C
vIN
iIN
vOUT
iOUT
68
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La présence d’une capacité C(1-AV) à l’entrée va modifier considérablement la réponse en fréquence du
quadripôle, car si AV est élevé, le courant dérivé par cette capacité risque d’être relativement important et son
impédance peut être finalement du même ordre de grandeur que l’impédance d’entrée du quadripôle, voire
inférieure.
Cet effet porte le nom « effet Miller », il fut mis en évidence d’abord dans les amplificateurs sélectifs.
A titre d’exemple, considérons l’amplificateur suivant et attardons-nous sur l’expression de sa transconductance
vOUT/iIN :
La capacité CJC dérive un courant d’autant plus important que le gain en tension du montage est élevé, ou que la
résistance de sortie RL est grande. En conséquence, l’effet Miller tend à accroître CJC d’une quantité CJCAV qui
accentue le caractère passe-bas de la maille d’entrée du montage, avec AV égal au rapport des tensions vOUT/v*. Il
en résulte que la fréquence de coupure de cette maille diminue, ce qui revient à dire que la fréquence de coupure
de la source de courant à la sortie diminue également. La borne de fréquence sup calculée précédemment glisse
vers des fréquences plus basses. Le gain AV, en négligeant CJC (on a déjà vu précédemment que le courant dérivé
par la capacité CJC était en général négligeable par rapport à celui circulant dans l’impédance RL), est fourni par
l’expression :
AV = - RLIC/VT
On a donc :
Cπ + CJC (1-AV) = CDE + CJE + CJC + RL CJC IC/VT
C (1-AV)
vIN
iIN
vOUT
iOUT
CJC RBB
iIN
F C
T
I
V Cπ
v* T
C
V
I vOUT RL
v*
69
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Comme :
CD = F
1
T
C
V
I
On peut réécrire l’expression des capacités comme :
(F
1+ RL CJC)
T
C
V
I+ CJC + CJE
Tous les résultats vus précédemment dans le cas du transistor bipolaire avec charge de sortie nulle restent valables
à condition de remplacer l’expression 1/ F par (1/ F + RL CJC). En particulier, l’expression de la pulsation de
transition T devient :
C
T
JCJEJCL
FTI
V )C + (C + )C R +
1( =
1
Exemple : en reprenant les valeurs numériques utilisées précédemment avec RL = 1 kΩ, on trouve :
RL CJC = 6. 10-10 s
tandis que 1/ F valait 10-10 s. Tout se passe comme si F devait être remplacé par F*, tel que :
)CR +1
( =1
JCL
F
*
F
= 7/ F
La réponse en fréquence pour le gain en courant cette fois, pour IC = 1 mA et RL égal à 0 Ω et 1 kΩ est
représentée ci-dessous :
Ai [dB]
fT (log)
fB
20
1 10 100 1000
RL=0Ω
RL=1kΩ
70
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Cet exemple illustre bien l’importance de l’effet Miller sur la bande passante. Il suffit d’un petit CJC (0.6 pF) pour
que cette influence se traduise de manière tangible.
71
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
6 Les Etages de sortie
6.1 Introduction
Le rôle principal de l’étage de sortie d’un amplificateur est de fournir suffisamment de puissance à la
charge connectée à sa sortie, tout en conservant des niveaux de distorsion acceptables. L’étage de sortie
présentera également une impédance suffisamment faible par rapport à la charge connectée en
sortie, de manière à rendre le gain de l’amplificateur indépendant de la valeur de cette charge ; il présentera une
impédance d’entrée la plus élevée possible, de manière à préserver un gain important pour les étages
intermédiaires. Enfin, on prêtera une attention particulière à la consommation de l’étage de sortie et à sa réponse
en fréquence.
6.2 Le montage col lecteur commun, fonctionnement en classe A
Nous avons vu précédemment comment dans le cas du bipolaire l’émetteur suiveur, ou collecteur commun
remplissait cette fonction (d’étage de sortie). Le montage suivant représente un étage de sortie construit à l’aide
d’un émetteur suiveur, chargé par une résistance de valeur RL :
Pour caractériser la distorsion, définie comme le rapport entre la composante principale et les harmoniques pour
une fréquence donnée, et la dynamique en tension de cet étage, définie comme étant le signal maximal disponible
en VO, tout en conservant un niveau de distorsion « acceptable », il est nécessaire de calculer la relation tension de
sortie/tension d’entrée en grands signaux. On peut écrire la relation suivante :
Vi = VBE1 + VO
On peut ensuite décrire VBE1 en fonction de son courant de collecteur :
VBE1 = S1
C1
I
Iln
q
kT
T3
R3
R2
R1
Vi
Vo
VCC
T2
T1
RL
IQ
-VCC
72
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Si le transistor T1 est actif. Le courant de collecteur (égal au courant d’émetteur en supposant F grand s’écrit
alors :
IC1 = IQ + VO/RL
On obtient alors l’expression non-linéaire de la relation liant les deux tensions (on suppose que le transistor T3 est
actif et que les impédances de sortie de T1 et T3 sont grandes devant RL) :
Vi = O
S1
L
O
Q
V + )I
R
V + I
(ln q
kT
La fonction de transfert VO/Vi est reprise ci-dessous (simulation Spice DC, avec VCC égal à 5V et –VCC égal à -5V,
les tensions VI et VO étant référencées par rapport à 0V) :
Sur ce graphique, on observe directement la zone linéaire et les zones non-linéaires dues à la saturation de la
source T3 entraînant le blocage de T1 (pour les valeurs faibles de VI, lorsque la tension d’entrée passe sous la
valeur -Vcc + R2IQ + VCE3SAT + VBE1) et de saturation de T1 lorsque la tension d’entrée dépasse VCC - VCE1SAT + VBE1.
En général, la tension de base de T1 ne dépassera pas VCC, et on peut dès lors considérer que la tension de sortie
reste « linéaire » par rapport à la tension d’entrée pour les tensions positives jusqu’à VCC.
On doit s’intéresser au rendement de cet étage de sortie, c'est-à-dire au rapport entre la puissance utile délivrée à la
résistance RL et la puissance totale consommée par l’étage de sortie. On va s’intéresser au cas le plus favorable, c'est-à-dire
lorsque la résistance R2 est nulle et que la tension de sortie peut descendre pratiquement jusqu’à –VCC.
La puissance utile délivrée à RL, pour un signal sinusoïdal, s’écrit :
VI
VO VCC
T3 saturé
VCC-VCE1SAT+VBE1
-VCC+IQR2+VCE3SAT
T1 saturé
VBE1
73
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
PL = ½ Vp Ip
Avec Vp et Ip désignant les amplitudes des signaux générés en sortie. Le maximum de cette puissance est obtenu
lorsque la tension Vp monte jusqu’à VCC (à VCESAT près) et lorsque le courant Ip vaut IQ. Ce maximum se produit
pour une charge RL égale à VCC/IQ.
La puissance dissipée par l’étage de sortie est la somme de la puissance moyenne dissipée dans le transistor T1 (VCC
fois le courant moyen dissipé dans T1, qui vaut IQ), et celle dissipée dans le transistor T3 (-VCC fois le courant
constant IQ). La puissance totale dissipée vaut alors :
PT = 2 VCC IQ
Le rendement maximal de cet étage de sortie vaut alors :
= PLMAX/PT = 25%
Notons que cet étage de sortie dissipera toujours de la puissance, même à signal d’entrée nul. Cette
caractéristique rend ce montage peu intéressant dans beaucoup d’applications pratiques, lorsque le système doit
être capable de fonctionner en « standby », avec des signaux très faibles ou nuls, pour des périodes importantes.
Ce type de fonctionnement est appelé fonctionnement en « Classe A »
Le montage qui suit permet d’éviter cette consommation excessive en l’absence de signaux d’entrée.
6.3 Fonctionnement en classe B
L’étage en classe B ne dissipe pas de puissance lorsque le signal d’entrée est nul. Son principe est repris à la figure
ci-dessous, il consiste à placer en cascade une paire d’émetteur suiveurs de types opposés :
74
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La caractéristique entrée-sortie de ce montage est reprise sur la figure suivante :
Le transistor NPN est seulement actif pour les alternances positives, le PNP est actif seulement pour les
alternances négatives. La puissance dissipée dans chacun des transistors en fonction de la tension de sortie est
fournie par :
P = (VCC - VO) VO/RL
On constate qu’il existe une zone pour Vi entre –0,7V et +0,7V telle que les deux transistors sont bloqués. On
peut refaire le calcul du rendement de cet étage de sortie. La puissance dissipée dans la charge vaut toujours :
PL = ½ Vp Ip
que l’on peut réécrire :
T2 Vi Vo
VCC
T1
RL
IQ
-VCC
75
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
PL = ½ Vp2/RL
La puissance dissipée dans chaque transistor est obtenue par le produit de la tension VCC par le courant moyen
Isupply, calculé par l’expression suivante : (le courant dans chaque transistor, en négligeant l’effet des VBE et des
VCEsat, est représenté par une demi-sinusoïde d’amplitude VL et de période 2π/T)
R
V
1)dt
T
t2sin(
R
V
T
1dt (t)I
T
1 = I
L
pT/2
0L
pT
0C1supply
On obtient donc, en additionnant les puissances dissipées dans chacun des transistors :
CC
L
p
supplyV
R
V
2= P
On constate que, contrairement au montage en classe A, l’expression de la puissance moyenne dissipée dans
l’étage de sortie varie avec la valeur de Vp, ce qui est un résultat satisfaisant (si le signal utile Vp est nul, la
puissance dissipée est également nulle!). L’expression du rendement devient alors :
= CC
P
suuply
L
V
V
P
P
4
Le rendement maximal, obtenu lorsque Vp est égal à VCC (à VCE près), soit près de 78.6%, est à comparer avec les
25% obtenus dans le cas du circuit classe A !
Le problème du montage en classe B résulte de la zone proche de Vi = 0V. Dans cette zone, appelée en anglais
« cross-over », les deux transistors sont en mode bloqué. Si on applique un signal sinusoïdal faible en entrée (par
exemple 1V), on obtient une distorsion intolérable du signal en sortie, comme le montre la simulation suivante :
76
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Il est indispensable de modifier ce circuit, et d’arriver à un troisième mode de fonctionnement.
6.4 Fonctionnement en classe AB.
Le montage classe B est modifié comme l’illustre la figure suivante pour atténuer la distorsion de cross-over :
Dans ce cas, les deux transistors de l’étage de sortie seront toujours passants, la difficulté de cette implémentation
proviendra de la conception de la source de tension 2VBE, qui devrait être dimensionnée de manière à contrôler le
courant dans les transistors de sortie. Cette source devra avoir les mêmes caractéristiques de dérive que les VBE
des transistors T1 et T2 (variations en température, …). Si cela n’était pas le cas, le comportement de l’étage de
sortie deviendrait imprévisible : en effet, une légère augmentation de cette tension de polarisation entraînerait
une augmentation sensible du courant de sortie, ce qui augmenterait la puissance dissipée dans ces transistors, et
T2
Vi
Vo
VCC
T1
RL
IQ
-VCC
2VBE
77
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
par l’augmentation de la température qui en résulterait une diminution du VBE, ce qui conduirait à l’emballement
thermique de la structure (réaction positive). Diverses solutions peuvent être envisagées, comme le montre la
figure suivante :
Dans le circuit précédent, la chute de tension aux bornes de R2 est pratiquement constante, à partir du moment
où un courant circule dans le transistor T3. En plaçant R1 en série avec R2, et pour autant que l’on néglige le
courant de base de T3, on fixe pratiquement la chute de tension entre les bases de T1 et T2 en jouant sur le rapport
des résistances, qui est en général très bien contrôlé dans les circuits intégrés.
6.5 Etage de sortie NPN
Dans de nombreux cas, la technologie bipolaire proposée est asymétrique, c’est-à-dire que les caractéristiques des
transistors PNP sont moins bonnes que celles des NPN (PNP latéraux, ou dopages optimisés pour les
performances des transistors NPN).
Il est parfois intéressant de recourir à des étages de sortie entièrement réalisés à l’aide de transistors NPN. La
figure suivante est reprise d’un étage de sortie d’un amplificateur de puissance. Le concepteur n’a, dans ce cas,
pas voulu utiliser des transistors PNP à cause de leur piètre comportement pour des courants élevés :
T2
Vi
Vo
VCC
T1
RL
IQ
-VCC
T3
R1
R2
78
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
- Pour des tensions Vi faibles, le transistor T2 dérive un faible courant ICT2 inférieur au courant de la source ICT3. Le courant excédentaire de ICT3 entre alors dans la base de T1 et génère un courant ICT1, envoyé dans la résistance RL. En fonction de la chute de tension provoquée par le courant ICT1 dans RL, le transistor T1
sera saturé (VCET1~0.1V) ou actif (ICT1= FIBT1). Le courant ICT3 sera dimensionné de manière à pouvoir saturer le transistor T1, ce qui assurera une tension de sortie maximale V0 égale à VCC-VCESAT. La diode D1 est enclenchée, la diode D2 est bloquée.
- Lorsque la tension Vi est élevée, le transistor T2 dérive un courant important ICT2 vers l’alimentation négative, ce courant est égal à la somme des courants ICT3 et ID2. Le courant ID2 génère une chute de tension V0 négative sur la résistance de sortie RL. Les diodes D1 et D2 sont alors passantes. Le transistor T1 est coupé.
- Lorsque les courants ICT2 et ICT3 sont égaux, seule la diode D1 est passante, le transistor T1 et la diode D2 sont bloqués, et la tension de sortie est nulle.
Une autre solution évitant l’utilisation de transistors PNP sous des courants élevés consiste à combiner un
transistor PNP et un transistor NPN en sortie du montage, comme le montre la figure suivante :
T2 Vi
Vo
VCC
T1
RL
-VCC
2VBE
T3
T2 Vi
Vo
VCC
T1
RL
-VCC
T3
D1
D2
D3
79
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Les transistors T2 et T3 se comportent comme un transistor PNP, bien que le courant de sortie soit fourni
essentiellement par un NPN.
Une variante du montage précédent est couramment utilisée dans le cas des technologies BiCMOS, pour
lesquelles on ne dispose en général que de transistors PNP latéraux de piètre qualité. Le transistor T3 de la figure
précédente y est alors remplacé par un transistor PMOS.
6.6 Protection de court -circuit
Les étages de sortie analysés sont capables de générer des courants de sortie importants. Il est souvent nécessaire
de protéger les transistors de sortie contre des courants excessifs, qui résulteraient par exemple de la connexion
intempestive de la sortie vers une alimentation ou tout autre nœud du circuit à faible impédance. La solution
suivante consiste à couper le transistor de sortie au-delà d’un certain seuil, et limiter le courant maximal que
l’étage de sortie sera capable de débiter :
Lorsque le courant de sortie dépasse la valeur 0.7/Rprot, le transistor T4 s’enclenche, ce qui aura pour effet de
limiter le courant de sortie à ICT5. Une protection peut-être ajoutée également pour les alternances négatives et
protéger ainsi T2.
6.7 Etages de sort ie CMOS en classe AB
Il est possible de réaliser des structures équivalentes à celles vues précédemment à partir de transistors MOS.
L’exemple suivant illustre le cas d’un étage de sortie fonctionnant en classe AB, pour lequel les transistors M3 et
T2 Vi
Vo
VCC
T1
RL
-VCC
T3
VBIAS
T4
T5
Rprot
80
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
M4 sont connectés « en diode » (grille et drain court-circuités) , ce qui permet de polariser l’étage de sortie avec
un courant proportionnel au courant IDM5. En particulier, si respectivement M3, M1 et M4, M2 sont égaux, on
retrouve en sortie le courant IDM5.
L’inconvénient majeur de la version MOS de ce circuit est la limitation de la dynamique en sortie. En effet, on
retrouve cette fois une tension maximale en sortie égale à :
VOMAX = VDD – VSDM5 – VGSM1
Même si l’expression de la tension de sortie maximale ressemble à celle obtenue dans le cas du bipolaire, les
valeurs numériques sont en pratique sensiblement différentes.
- De par l’effet du substrat, la tension VGSM1 est à courant donné dépendante de la tension de source de M1 qui est aussi la tension de sortie V0.
- La relation tension-courant est exponentielle dans le cas du bipolaire et simplement quadratique dans le cas du MOS, ce qui entraîne que le transistor M1 doit être « gros » (rapport W/L important) afin de permettre la génération d’un courant de sortie important pour un VGSM1 donné, ce qui détériore les performances de l’étage de sortie en fréquence (de gros transistors impliquent la présence de capacités parasites CGS et CGD importantes).
6.8 Sources communes en sortie, avec réaction
Une solution au problème de réduction de dynamique en tension consiste à utiliser des transistors source
commune, avec une réaction limitant l’impédance de sortie de l’étage, comme le montre la figure suivante :
VIN
VOUT
M1
M2 M4
M3
M5
M6
VSS
VDD
VBIAS
81
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Les amplificateurs auxiliaires ont pour fonction de comparer le signal d’entrée VIN au signal de sortie VOUT, et le
cas échéant de corriger tout déséquilibre entre ces tensions via les transistors MOS M1 et M2. On observe bien
que la réaction est négative (par exemple, si on introduit sur VOUT une perturbation négative par rapport à VIN,
l’amplificateur connecté à M1 amplifiera cette perturbation négative avec un gain A, ce qui réduira
considérablement la tension de grille de M1, et créera en sortie de M1 un courant supplémentaire qui
contrebalancera la perturbation initiale).
On peut calculer l’impédance de sortie de ce montage sur le schéma équivalent petits signaux suivant (on
connecte VIN à la masse pour le calcul de l’impédance) :
Le calcul de l’impédance de sortie donne l’expression suivante :
ROUT = 21
21
1OO
mm
rrAgg
VIN
VOUT
M1
M2 A
VSS
VDD
A
-
+
+
-
VOUT
A
A
-
+
+
-
gm1 vgb1 r01
gm2 vgb2 r02 vgb2
vgb1
82
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
On obtient bien une impédance de sortie très faible. La dynamique en sortie du montage est cette fois proche des
alimentations VDD et VSS. Ce montage présente cependant deux inconvénients majeurs :
- Les amplificateurs auxiliaires ont une bande passante limitée, ce qui crée des distorsions sensibles à la distorsion de cross-over des transistors bipolaires. Il est en outre délicat de stabiliser ce genre de dispositif (la stabilité des amplificateurs sera vue dans un chapitre ultérieur).
- Le courant DC de sortie, nécessaire pour obtenir un fonctionnement en classe AB est difficile à stabiliser.
7 Les amplificateurs opérationnels
7.1 Introduction
Nous avons jusqu’ici analysé plusieurs montages de base : étages différentiels, miroirs de courant, étages de gain,
étages de sortie,... Ces montages de base sont combinés pour la réalisation de diverses fonctions, nécessaires au
traitement du signal analogique, par exemple un filtre, un amplificateur, un convertisseur analogique/numérique
ou numérique/analogique, une source de tension, … Certaines de ces fonctions seront analysées dans les
chapitres ultérieurs, nous nous attarderons plus spécialement dans ce chapitre à l’étude de l’amplificateur
opérationnel.
Un amplificateur opérationnel idéal est un dispositif qui possède une impédance d’entrée et un gain infinis, son
impédance de sortie est nulle, il est inconditionnellement stable dans une boucle à réaction négative, et sa réponse
en fréquence est également infinie.
Ce dispositif idéal permet la réalisation de plusieurs fonctions de base par combinaison avec des éléments passifs
(résistances et capacités) et une boucle à réaction négative.
Historiquement les amplificateurs construits à l’aide de transistors bipolaires ont d’abord été préférés, de par les
meilleures performances qu’ils offraient par rapport aux amplificateurs correspondants MOS ou CMOS. En effet,
le transistor bipolaire présente globalement de meilleures performances que le transistor MOS: transconductance
et gain plus élevés à courant donné, meilleures performances en fréquence, bruit plus faible... Cependant, les
contraintes de coût et les progrès de la technologie ont poussé les concepteurs à utiliser de plus en plus
fréquemment la technologie CMOS pour réaliser des fonctions réservées alors aux technologies plus performantes
A=∞
-
+
AVi
Vi
Vo
83
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
bipolaires (voire plus exotiques encore, telles que l’AsGa, SiGe, …). En effet, l’utilisation du CMOS permet
d’envisager l’intégration de parties numériques et analogiques, parfois même des parties radiofréquence, sur un
même morceau de silicium, offrant des solutions bon marché, très compactes et faciles à mettre en œuvre.
Bien entendu l’amplificateur idéal n’existe pas. Les limitations et les non- linéarités dues aux transistors ou autres
éléments utilisés pour les assembler, changements de gain en fonction de la température, de la tension
d’alimentation, dérives des points de fonctionnement, etc… sont le lot de tous les amplificateurs.
On réduit les effets de ces imperfections en recourant à la réaction.
7.2 Propriétés générales de la réaction
7.2.1 Introduction
La figure suivante pourrait représenter un amplificateur de gain A connecté avec un réseau passif de réaction de
gain , la réaction est négative
La fonction de transfert du graphe représenté à la figure précédente est fournie par :
A
AA
R1
Où :
AR représente le gain avec réaction (vo/vi), également appelé le gain en boucle fermée du système
A représente le gain de l’amplificateur
représente la fonction de transfert du réseau de réaction
A est appelé le gain en boucle ouverte du système
vi vo
-
+ A
84
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Si :
|AR| < |A|, la réaction est négative
|AR| > |A|, la réaction est positive
Le facteur 1 + A porte le nom de taux de réaction du système.
7.2.2 Stabi lisation du gain
Si A >> 1, le gain du système tend vers 1/ . Le gain AR ne dépend alors plus du gain de l’amplificateur A, mais
uniquement du réseau de réaction. Le réseau de réaction est en général réalisé à l’aide d’éléments passifs, et la
valeur 1/ dépendra souvent du rapport entre deux éléments passifs, dont la stabilité en fonction du temps, de la
température ou des tensions d’alimentations est bien meilleure que celle des éléments actifs.
On peut calculer les erreurs relatives sur les gains en boucle fermée :
dAA
dAR 2
1
1
Ce qui permet de calculer:
A
dA
AA
dA
R
R
1
1
On voit que l’erreur relative sur AR et l’erreur relative sur le gain de l’amplificateur A sont liées par le taux de
réaction.
Exemple : Le gain A d’un amplificateur intégré vaut -100.000 (ou 20 log 100.000 = 100dB). Placé dans une
boucle de réaction, le gain AR est ramené à -100. Le taux de réaction vaut alors 1.000, et est donc égal à
1/100. Si le gain varie de +/- 50 %, la variation sur le gain en boucle fermée AR est réduite à +/- 0,05%. Le
prix à payer pour obtenir ce résultat est le sacrifice consenti sur le gain très élevé A. L’obtention d’un gain élevé
pour un amplificateur opérationnel est possible avec des structures à deux ou trois étages. Il est évidemment plus
intéressant de réduire le gain d’amplificateur par l’utilisation d’une réaction négative construite autour d’éléments
discrets (résistances, capacités), plutôt que de construire un amplificateur sans réaction de gain donné.
Outre la stabilisation du gain, l’utilisation de la réaction apporte les avantages suivants :
85
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
7.2.3 Au niveau de la distorsion :
La distorsion d’amplitude peut être représentée par une variation du gain « petits signaux » en fonction du point
de fonctionnement de l’amplificateur. Cette variation provoque une distorsion du signal en sortie de
l’amplificateur, d’autant plus importante que le signal d’entrée est grand.
La courbe du gain de l’amplificateur de la figure précédente montre un profil non linéaire. Le gain « petits
signaux » calculé aux points ‘a’ et ‘b’ diffère significativement. L’introduction d’une boucle de réaction autour de
cet amplificateur va réduire le niveau de cette distorsion à un niveau plus acceptable, suivant la formule calculée
plus haut. La réduction de la distorsion est d’autant plus grande que le gain de boucle est élevé.
7.2.4 Stabi lisation du disposit if en fonction de la température et des
tensions d’alimentation :
A fortiori, les mêmes conclusions sont valables lorsque les modifications de gain résultent d’un glissement de la
température ambiante ou de la variation de la tension d’alimentation. L’impact de ces facteurs sur le gain A est
réduit par le gain de boucle et sera dès lors pratiquement sans effet sur AR, pour autant que le gain de boucle soit
élevé.
7.2.5 Dérive du point de fonctionnement, bruit en entrée de
l ’amplificateur :
Bien que résultant de phénomènes fortement différents, l’impact de la réaction négative sur l’offset de
l’amplificateur et le bruit ramené en entrée peuvent être analysés de la même manière. Nous supposons que la
dérive ou le bruit de l’amplificateur A peuvent se ramener à une source de tension perturbatrice e, placée à
l’entrée d’un amplificateur idéal, sans bruit ni dérive du point DC :
Gain « idéal », linéaire
Gain réel
Vi [mV]
Vo [V]
a b
86
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Rien ne permet à l’amplificateur de distinguer le bruit e du signal utile vi. Autrement dit, la dérive de l’ampli
avec réaction est divisée par le même facteur que le gain A. Rapportée à la dynamique de sortie, la dérive est
beaucoup plus faible qu’auparavant, mais au niveau du rapport signal à bruit, la réaction négative n’a rien changé.
On retrouve bien les fonctions de transfert suivantes :
A
A
e
v
v
vO
i
O
1
7.2.5.1 Exemple : amplificateur audio
La figure suivante représente les deux derniers étages d’un amplificateur audio. L’amplificateur est scindé en
deux étages : un premier étage à gain relativement élevé (103) mais de faible puissance, et un étage de sortie de
gain modeste (10) mais capable de sortir plusieurs watts dans un haut parleur.
Une boucle de réaction ramène une fraction du signal de sortie à l’entrée, le premier amplificateur reçoit donc à
son entrée un signal égal à (vi- vo). On a également représenté le circuit d’alimentation sur le schéma. Entre les
alimentations de A1 et A2 est interposé un circuit de découplage formé par la résistance R et la capacité C, dont le
but est d’éviter qu’une fraction mal définie du signal de sortie de A2 ne soit réinjectée via les alimentations au
niveau de l’amplificateur A1. L’amplificateur est parcouru en effet par des courants importants, de plusieurs
ampères (comme le souligne l’épaisseur des traits sur la figure). Sans ce circuit de découplage RC, la chute de
tension produite par le passage du courant absorbé par A2 dans l’impédance de source de l’alimentation risque
d’influencer le comportement de l’ampli A1. Une seconde raison de découpler A1 et A2 est d’empêcher que
l’ondulation de la source d’alimentation (que nous analyserons dans un chapitre ultérieur) ne réagisse sur A1. La
perturbation ainsi produite risquerait d’être amplifiée et de produire un ronflement inacceptable à la sortie.
L’ampli de puissance, quant à lui, ne peut être découplé de la même manière, car le courant important qu’il
absorbe interdit toute résistance série. Le bruit injecté par le dernier étage est donc inévitable et relativement
important. C’est ici que la boucle de réaction et le premier étage de gain A1 jouent un rôle important. Le bruit
du second étage, que nous supposerons égal à titre d’exemple à 0,1V en entrée de A2, peut être ramené à l’entrée
A1
vo +
-
C R Ecc
t
HP
vi A2
préampli
vi
e
A
vo +
-
+
87
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
de l’amplificateur A1, où il vaut 0,1mV. Pour déterminer le bruit en sortie, il faut alors calculer gain avec
réaction AR. En général, on donne à l’ensemble de la figure précédente un gain relativement faible, de l’ordre de
10 par exemple, parce que cet amplificateur est en général précédé d’un étage préamplificateur à haut gain et
faible bruit dont les spécifications sont fonction du type de signal à appliquer en entrée (CD, K7, micro, …). AR
étant égal à 10, le bruit provenant de l’alimentation via A2 est dès lors égal à 10 x 0,1mV, c'est-à-dire un niveau
très faible par rapport aux quelques volts disponibles en sortie (par exemple pour 10V en sortie, on trouve un
rapport signal sur bruit de 20 x log(10)/log(0,001), soit 80 dB).
7.2.6 Elargissement de la bande passante
La figure suivante représente la réponse en fréquence d’un amplificateur A dont le gain a été ramené à une valeur
AR plus faible grâce à une boucle de réaction.
Comme le rapport A/AR diminue au fur et à mesure que la fréquence tend vers fC, la « réserve » de gain
disponible s’épuise aussi. Elle s’annule finalement lorsque f est égal à fC. Au-delà il n’y a plus de boucle de
réaction possible car A est trop faible et A est plus petit que 1.
On constate effectivement que la bande passante fC est plus large que celle de l’ampli isolé. On peut écrire le gain
sans boucle :
A =
0
0
1 j
A
Placé dans une boucle, le gain AR est donné par :
AR =
C
jA
A
1
1
10
0
A
AR
f
vo/vi A0
AR0
f0 fC
88
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Avec :
001 A
C
On constate que le bénéfice de la réaction sur la bande passante est proportionnel au taux de réaction.
7.3 Montages de base à partir d’amplificateurs idéaux
Les exemples suivants vont illustrer comment la réaction négative autour d’amplificateurs idéaux permet de
réaliser un ensemble de fonctions utiles dans le traitement analogique des signaux.
7.3.1 Montages inverseur
Dans des conditions normales d’utilisation, et à cause de la valeur très élevée du gain en tension de
l’amplificateur, la tension à l’entrée de l’amplificateur est nécessairement très faible. Elle est égale à la tension de
sortie de l’amplificateur, limitée par la dynamique de l’étage de sortie, divisée par le gain en tension de
l’amplificateur. L’entrée de l’amplificateur ressemble à une masse artificielle qui est toujours maintenue au
voisinage du potentiel 0V bien qu’aucun courant ne soit dévié vers la masse (l’impédance d’entrée de
l’amplificateur est infinie). On en déduit le courant dans Z1 :
IR1 = Vi/Z1
Et puisque IR1 est égal à IR2, le gain en tension de l’ensemble s’écrit :
Vo = -Z2 IR1 = -Z2/Z1 Vi
D’où :
AV = -Z2/Z1
Soulignons l’indépendance de la fonction de transfert vis-à-vis des caractéristiques de l’amplificateur. Cette
propriété est due au taux de réaction extrêmement élevé de ce circuit, comme on le montrera plus loin.
ε
A
-
+
Vi Vo
Z1 Z2
89
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Parmi les propriétés intéressantes de ce montage, signalons en deux :
a) l’impédance Z2 « voit » pratiquement une source de courant. Pour le montrer, évaluons l’impédance interne du dipôle auquel Z2 est raccordé. Pour ce faire, remplaçons Z2 par une source de test vZ2 et mesurons le courant qui en résulte iZ2. On trouve immédiatement que :
Z1 = i
Z2
A = vZ2
d’où :
ZZ2 = A Z1
L’amplificateur opérationnel se comporte donc comme un amplificateur d’impédance vis-à-vis de Z1. Si
par exemple Z1 est résistif et vaut 10kOhms et A=80dB, on trouve ZZ2 = 100MOhms !
b) De même, l’impédance entre la borne négative de l’amplificateur et la masse (à l’endroit de Z1) est affectée par la présence de la boucle de réaction. On a en effet :
Z2 = i
Z2
A
= vZ1
d’où :
ZZ1 = Z2/A
L’amplificateur avec sa réaction négative se comporte cette fois comme un diviseur d’impédance.
7.3.2 Exemples d’application du montage inverseur
Dans le cas ou les impédances Z1 et Z2 sont égales, le gain en tension du montage vaut -1, la caractéristique est
celle d’un simple inverseur.
Si le circuit comporte plusieurs générateurs à l’entrée, comme le montre la figure suivante, on obtient les
caractéristiques d’un sommateur :
90
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
En effet, la borne négative de l’amplificateur se comporte comme la masse artificielle, le courant traversant
l’impédance ZF vaut alors :
Z
VII
n
1j j
jn
1j
jF
La tension de sortie vaut alors :
Z
V xRF- = V
n
1j j
j
O
On réalise ainsi un sommateur pondéré.
Les circuits suivants réalisent les fonctions d’intégrateur et de différentiateur :
Dans le cas de l’intégrateur (circuit de gauche), on peut écrire :
t
oiVdttV
0
o0
RC
1- = (t)V
Et dans le cas du circuit différentiateur :
ε
ε
A
-
+
Vi
Vo
R
C
A
-
+
Vi
Vo
R C
ε
A
-
+
Vn
Vo
Zn ZF
…
Z1
V1
91
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
dt
dV RC- = tV
i
o
7.3.3 Amplificateur logarithmique
Le montage suivant est quelquefois utilisé pour amplifier des signaux sur des larges plages de tension d’entrée.
La tension de sortie se calcule aisément, comme pour le cas du montage inverseur. On obtient :
Vo = -VT ln(Vi/RIS)
Ce circuit n’est qu’un exemple de montage non-linéaire réalisé à partir d’amplificateurs opérationnels et de
réaction par des éléments non-linéaires. Il est possible d’étendre ce concept à la réalisation de multiplieurs [logV1
+ logV2 = log(V1V2)], de calculs de carrés ou racines carrées entièrement analogiques.
7.3.4 Montage non-inverseur
Le montage précédent peut être analysé de manière similaire au montage inverseur. La tension Vi est reproduite
sur la borne négative de l’amplificateur, à près. On peut alors écrire :
Vx = Vo Z1/(Z1+Z2)
Vi = Vx + = Vx + Vo/A
Soit :
Vo/Vi ~ (Z1+Z2)/Z1, valable si A >> (Z1+Z2)/Z1
ε A
+
-
Vi Vo
Z1 Z2
Vx
ε
A
-
+
Vi
Vo
R T
92
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Un cas particulier de ce montage se présente lorsque Z1 est infinie et Z2 nulle. A ce moment le gain en tension
vaut 1, le montage est appelé suiveur de tension. Par rapport au montage inverseur, on notera les différences
suivantes :
- le gain est toujours supérieur ou égal à l’unité
- La tension d’entrée de l’inverseur « suit » la tension d’entrée, ce qui signifie que l’on retrouve à l’entrée de l’amplificateur une tension de mode commun, alors que dans le cas inverseur, la tension d’entrée de l’amplificateur était à la masse virtuelle.
- L’impédance d’entrée est très grande (idéalement infinie).
7.3.5 Montages à amplif icateurs intégrés : notions sur les capacités
commutées
Les montages à capacités commutées présentent un intérêt particulier dans le cas d’applications intégrées en
technologie MOS, qui permet la réalisation de capacités linéaires et d’interrupteurs de bonne qualité. Le montage
suivant représente un amplificateur à capacités commutées :
Les signaux attaquant chaque interrupteur sont également représentés sur la figure (l’interrupteur est fermé
lorsque le signal qui lui est appliqué est haut). On peut analyser ce circuit durant les deux phases distinctes 1 et
2.
Durant la première phase 1, chaque interrupteur commandé par le signal 1 est fermé et les autres interrupteurs
sont ouverts. La capacité C1 est chargée par la source Vi, alors que la capacité C2 est déchargée à la masse. La
charge totale sur C1 est alors égale à :
Q1 = C1 Vi
Durant la seconde phase 2, la charge présente sur C1 est transférée sur la capacité C2. L’absence de courants de
fuite sur la borne négative de l’amplificateur permet d’écrire que toute la charge qui était présente sur C1 se
retrouve sur C2, soit :
ε
A
-
+
Vi
Vo
C1 C2 Ф1
Ф2 Ф2
Ф1 Ф1 Ф1
Ф2
t
t
93
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Q2 = C2 Vo = Q1
Ce qui permet finalement d’écrire :
Vo/Vi = C1/C2
Il est important de bien comprendre les valeurs utilisées dans l’expression précédente : Vi est la tension à la fin de
1 et la tension Vo est la tension présente en sortie à la fin de 2. Ces deux valeurs ne sont donc pas « mesurées »
au même moment. La figure suivante montre un exemple d’évolution de la tension de sortie, résultant d’une
simulation SPICE du circuit précédent, la tension d’entrée étant sinusoïdale. On observe bien les instants
d’échantillonnage, correspondant à 1 haut, suivies du transfert des charges avec la valeur apparaissant en sortie
lorsque 2 est haut. Les valeurs prises par le signal « out » lorsque 2 n’est pas actif (lorsqu’il est « bas ») sont
irrelevantes, l’amplificateur est alors en boucle ouverte…
Dans les circuits MOS, les interrupteurs repris sur le schéma précédent seront réalisés simplement à l’aide de
transistors MOS, dont le comportement se rapproche très bien de l’interrupteur idéal.
La figure suivante représente un intégrateur, un autre exemple de montage utilisé fréquemment dans les systèmes
à capacités commutées. Cet intégrateur est la brique de base de plusieurs dispositifs analogiques CMOS, tels que
les filtres analogiques ou les convertisseurs analogique/numérique et numérique/analogique. On retrouve dans
ce montage un amplificateur opérationnel avec une capacité d’intégration Ci connectée entre l’entrée et la sortie,
et une capacité d’échantillonnage Cs, qui, combinée avec quatre interrupteurs, se comporte comme une
résistance dont la valeur est directement proportionnelle à la fréquence de commande des interrupteurs.
94
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Le calcul de la tension de sortie se fait en considérant l’évolution des charges stockées sur les différentes capacités.
A la fin de la phase 1, on peut calculer la charge totale sur Cs et Ci :
Q(n) = [0 – Vi(n)]Cs + [0 – Vo(n)]Ci
Cette charge est transférée totalement sur la capacité Ci à la fin de la seconde phase 2. On obtient alors :
Q(n + ½) = 0Cs + [0 - Vo(n + ½)]Ci
Sachant que la charge s’est conservée dans ce transfert, on peut écrire Q(n) = Q(n + ½). Egalement, la charge
sur Ci reste constante durant 1, on peut donc écrire que Vo(n + ½) = Vo(n + 1). On obtient alors :
Vo(n+1) = Vo(n) + Cs/Ci Vi(n)
On retrouve la fonction d’intégration de la tension d’entrée, qui multipliée par le rapport des capacités Cs/Ci est
ajoutée à Vo(n) pour former Vo(n+1). On peut estimer la « résistance » équivalente formée par la capacité Cs.
Durant une période complète T, la charge transférée sur Ci vaut :
Q(n) = - Cs Vi(n)
Un courant est généré par ce transfert de charge durant la période T, il vaut :
Ii(n) = Q(n)/T = f Cs Vi(n)
Où f est la fréquence d’échantillonnage du système. On en déduit la résistance équivalente :
Si
i
eqfC
1=
I
V = R
La fréquence de coupure de ce montage se calcule comme dans le cas de l’intégrateur continu :
ε
A
-
+
Vi
Vo
Cs
Ci Ф1
Ф1
Ф2
Ф1
Ф2
t
t
Ф2
nT
(n+1/2)T
(n+1)T
95
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
i
C2
fC
RC2
1= F
S
c
Les structures à capacités commutées en CMOS présentent l’avantage de ne dépendre que de grandeurs très bien
contrôlées, à savoir le rapport entre deux capacités (précis au pour mille) et la fréquence de l’horloge du circuit.
A titre de comparaison, la fréquence de coupure d’un circuit intégrateur en temps continu dépend du produit
RC, or la valeur absolue des composants résistance et capacité n’est pas contrôlable à moins de 10-20%, en outre
la valeur des composants évolue de manière différente avec la température.
La figure suivante montre bien la fonction intégration du montage, qui intègre le signal carré présent à l’entrée
pour générer un signal échantillonné triangulaire en sortie.
7.4 Imperfections des amplificateurs opérationnels
Les amplificateurs opérationnels présentent un certain nombre de caractéristiques dont nous n’avons pas tenu
compte jusqu’à présent. On peut considérer celles-ci comme des imperfections dont l’influence peut être
minimisée à condition de prendre quelques précautions.
7.4.1 Tension de décalage (offset voltage)
La plupart des amplis opérationnels comportent un étage différentiel d’entrée. Ils sont donc compensés dans une
certaine mesure vis-à-vis des écarts de tensions VBE (ou VGS dans le cas MOS) des transistors d’entrée. Mais le
gain des amplificateurs est tellement élevé que pratiquement jamais la tension de sortie VOUT n’est égale à 0V
96
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
lorsque la tension différentielle d’entrée VIN est à 0V. La tension de décalage est par définition la tension qu’il
faut appliquer à l’entrée de l’amplificateur pour obtenir 0V en sortie. En général, les tensions de décalage
d’amplificateurs MOS ou bipolaires sont de l’ordre de quelques millivolts. La tension de décalage peut poser des
problèmes dans les étages de réception ou de transmissions de systèmes en télécom, pour lesquels des gains
globaux de 40 voire 60 dB ne sont pas rares. Sans précautions particulières, les tensions de décalage des différents
amplificateurs présents par exemple sur la chaîne de réception peuvent saturer le récepteur.
Des dispositifs permettent de compenser cette tension de décalage, par mesure de la tension de sortie et
compensation sur la balance de l’étage différentiel d’entrée de l’amplificateur.
7.4.2 Courant d’entrée
L’amplificateur opérationnel bipolaire absorbe un courant continu d’entrée appelé IB. Ce courant est de l’ordre
de quelques fractions de micro-ampères dans le cas d’amplificateurs bipolaires, il est par contre pratiquement nul
dans le cas d’amplificateurs à étage différentiel MOS (même si l’on peut considérer que le courant de grille de
l’étage différentiel MOS est nul, un courant de fuite reste en général présent sur les entrées de l’amplificateur,
associé aux diodes de protection de l’étage d’entrée). Ce courant d’entrée passe à travers les résistances du
réseau de réaction, provoquant une tension de décalage supplémentaire. On compense ce décalage en plaçant une
résistance équivalente sur les bornes plus et moins de l’amplificateur différentiel. On crée ainsi des chutes de
tension égales aux deux bornes de l’amplificateur, sans impact car l’amplificateur n’agit que sur les signaux
différentiels.
7.4.3 Décalage des courants d’entrée
Il s’agit de la différence entre les courants cités précédemment, en général très faible, qui créera une composante
supplémentaire de la tension de décalage en passant à travers les résistances d’entrée
7.4.4 Taux de réjection du mode commun (CMRR)
Le taux de réjection du mode commun est défini par le rapport entre le gain en mode différentiel sur le gain en
mode commun. Le gain en mode différentiel est très grand, le gain en mode commun est en général indésirable,
et le constructeur s’arrangera pour obtenir un taux de réjection de mode commun le plus élevé possible.
7.4.5 Dynamique de sortie
Nous avons abordé les notions de dynamique de sortie lorsque nous avons parlé des étages de sortie. Elle est
définie comme la tension maximale tolérée en sortie de l’amplificateur, au-delà de laquelle on commence à
perturber les caractéristiques de l’amplificateur (principalement la distorsion).
7.4.6 Dynamique d’entrée
97
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
La dynamique d’entrée du signal différentiel est très faible, puisqu’elle vaut la dynamique en sortie divisée par le
gain de l’amplificateur. La dynamique d’entrée en mode commun est par contre plus importante à caractériser.
Elle est définie comme la plage de tensions dans laquelle peuvent varier simultanément les tensions d’entrée plus
et moins de l’amplificateur, sans en perturber les caractéristiques principales.
7.4.7 Réponse en fréquence
Les amplificateurs opérationnels ayant un gain très élevé, des problèmes de stabilité peuvent se poser lorsqu’ils
sont insérés dans des boucles à réaction négative. La réponse en fréquence d’un amplificateur multi-étages est
représentée à la figure suivante.
Le point à -3dB, défini comme étant la bande passante de l’amplificateur, est 1. Par exemple, on prendra
A=100000 et f1=10kHz. Il en résulte que s’il n’y avait pas d’autres pôles à considérer, la fréquence pour laquelle
le gain vaudrait l’unité serait de 1 GHz. En réalité, il existe dans l’amplificateur beaucoup de petites constantes
de temps dues à des pôles parasites (capacités de jonction, etc…) qui influencent la réponse en fréquence bien en
dessous de 1GHz. On constate donc en pratique que la réponse en fréquence, après avoir diminué de -
20dB/décade, chute à -40, -60 ou -80dB/décade avant que le gain ne soit égal à l’unité. Un tel ampli placé dans
une boucle à réaction ne peut évidemment être stable !
Pour palier à cet inconvénient, on place souvent délibérément un pôle unique dominant O, tel que l’ampli
devienne pratiquement un système du premier ordre. Evidemment, cela impose de choisir la valeur telle que :
A
< 1
0
Cette condition est particulièrement contraignante, puisqu’elle impose des fréquences de coupure de l’ordre de
quelques dizaines de Hz ! N’oublions pas cependant que la réaction négative élargira la bande passante dans la
même mesure qu’elle réduira le gain.
log
A (dB)
1 2 3 0
-20 dB/décade -20 dB/décade
98
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Comment réaliser un filtre intégrable dont la fréquence de coupure soit aussi basse ? (Par exemple il faudrait des
valeurs de l’ordre de 160kOhms et 100nF pour obtenir une telle fréquence. Ces éléments ne sont
malheureusement pas intégrables !). L’idée consiste à exploiter l’effet Miller, en plaçant une grosse capacité
entre l’entrée et la sortie de l’étage de gain, comme le montre la figure suivante, schématisant un amplificateur à
trois étages (transconductance à l’entrée, étage de gain, étage de sortie).
On obtient alors :
i
viCj
S-
Cj
1- = v
o
Et donc :
j
- = /v v=A c
io
Avec :
C = S/C
Remarquons que fC, la fréquence pour laquelle le gain vaut 1, ne dépend que de la transconductance du premier
étage (étage différentiel MOS ou bipolaire) et de la capacité C. Cette grandeur est relativement bien
reproductible.
Par contre, la fréquence de coupure f0 est plus difficile à déterminer, puisqu’elle dépendra de la valeur du gain en
tension de l’amplificateur, qui dépend de paramètres moins facilement contrôlable durant le design, à savoir les
gains en courant dans le cas du bipolaire, et les impédances de sortie des transistors. Ce fait est sans réelle
importance, car lorsque l’ampli est utilisé dans une réaction négative, sa borne de fréquence supérieure est
déterminée par la partie de la réponse en fréquence qui tombe à -20dB/décade, et non par f0 ou A0 :
Transconductance Gain Etage de sortie
Av S 1
vo vo vi
C
i
99
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
7.4.8 Slew rate
Le slew rate est la pente maximale que le transistor est capable de générer en sortie.
Ce phénomène est lié aux mécanismes qui limitent la réponse en fréquence de l’amplificateur, mais il se manifeste
différemment. En fonction de l’amplitude du signal en sortie, il limitera la fréquence maximale que
l’amplificateur peut générer, sans produire de distorsion en sortie. Ce phénomène introduit de sérieuses
limitations aux performances des amplificateurs opérationnels, qui se manifesteront pour des signaux d’amplitude
importante en entrée du dispositif. On peut reprendre sur un même graphique liant la fréquence et la dynamique
en sortie les limites de l’utilisation de l’amplificateur :
fC f0
A0
Distorsion du slew-rate
Signal original
100
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
7.5 Amplificateur élémentaire à deux étages technologie MOS, ou
Amplificateur « Mil ler »
Un amplificateur MOS à deux étages est repris à la figure suivante. Une entrée différentielle (M1 et M2, avec la
source de courant M5) est connectée à une charge active (dans ce cas le miroir de courant M3 et M4), réalisant ainsi
un premier étage de gain, la sortie de cet étage est à son tour connectée à l’entrée d’un transistor source
commune (M6), chargé par une source de courant (M7), réalisant ainsi un second étage de gain. Le transistor M8
et la source IBIAS définissent les courants de polarisation dans les branches du différentiel (via M6) et dans la branche
de sortie (via M7).
On peut calculer pour cet amplificateur les grandeurs suivantes :
7.5.1 Gain en tension
Dynamique maximale
Slew Rate
Réponse en fréquence
f
Vo
VIN-
VOUT
M1
IBIAS
VDD
M2
M3 M4
M5
M6
M7 M8
VIN+
Cc
- VSS
101
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Le gain en tension est le produit des gains des deux étages en cascade. Le gain de l’étage différentiel se calcule,
comme nous l’avons vu précédemment, par le produit de la transconductance (qui lie la tension d’entrée
différentielle [vin+ - vin-] au courant variationnel « circulant » dans l’étage) et de l’impédance de sortie du premier
étage (impédance de sortie de M4, source commune, en parallèle avec celle de M2, assimilable dans le cas d’un
signal différentiel à un source commune). On obtient donc :
AV1 = - gm1 (rO2 // rO4)
Le gain du second étage est celui d’un transistor source commune (M6), chargé par une impédance de sortie égale
à la mise en parallèle de l’impédance de sortie de M6 et de M7, soit :
AV2 = - gm6 (rO6 // rO7)
Le gain total s’exprime alors comme le produit des deux gains calculés précédemment :
AVtot = AV1 AV2 = gm1 gm6 (rO2 // rO4) (rO6 // rO7)
On obtient donc un gain de l’ordre de (gm rO)2, qui s’exprime également sous la forme d’un rapport entre une
tension d’Early et une tension « d’overdrive » VOV. En effet :
rO = VA/ID
Et :
2I
V-V
2I= g
D
TG
D
m
OVV
Et donc le gain est directement lié aux tensions d’Early (dépendantes des longueurs de canal L des transistors) et
aux valeurs des tensions d’overdrive des transistors M1, M2 et M6, directement liées aux conditions de
polarisation.
7.5.2 Dynamique de sortie
La tension de sortie de l’amplificateur est limitée par les tensions de saturation des transistors M6 et M7. On
obtient alors (en négligeant l’effet de substrat, ou en posant λ = 1) :
VOMAX = VDD – VDSAT7 = VDD – (VG7 – VT07) = VDD – Vov7
VOmin = - VSS + Vov6
7.5.3 Tension de décalage
102
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La tension de décalage est la tension qu’il faut appliquer à l’entrée de l’amplificateur en boucle ouverte (c'est-à-
dire sans réseau de réaction) pour obtenir une tension de sortie nulle. La tension de décalage est souvent la
combinaison de deux termes, la tension de décalage systématique (due à l’asymétrie de l’amplificateur, qui peut
être annulé dans certains amplificateurs symétriques par construction, par exemple les amplificateurs à entrée et
sortie différentiels), et la tension de décalage aléatoire, due au désappariement des transistors.
7.5.3.1 Tension de décalage systématique
On peut calculer la tension de décalage de l’amplificateur de la figure précédente en analysant l’asymétrie du
premier étage uniquement. L’asymétrie du second étage apporte également une composante à la tension de
décalage, mais qui est divisée par le gain du second étage. On analyse l’asymétrie du premier étage, en
découplant les deux étages, en plaçant une tension différentielle nulle à l’entrée de l’étage différentiel, et en
analysant la différence entre la tension produite par le premier étage (VO1) et celle nécessaire au second étage (VI2)
pour obtenir une tension de sortie nulle (ou égale à (VDD-VSS)/2 si VDD et VSS sont différents).
Au niveau du premier étage, on peut observer que la tension VO1 est égale à la tension de grille de M3, si les
transistors M1 et M2 d’une part et les transistors M3 et M4 d’autre part sont appariés. Au niveau du transistor M6,
la tension de sortie sera nulle uniquement si les courants générés par les transistors M7 et M6 sont égaux. Lorsque
la connexion entre les deux étages est effectuée, on obtient :
VG3 = VG4 = VDS4 = VG6
Si l’on considère que les transistors M3, M4 et M6 ont le même VT0 et Cox la relation précédente peut se
réécrire :
Vov3 = Vov4 = Vov6
Soit, si l’on exprime cette égalité à l’aide des courants de drain :
VIN-
VOUT
M1
IBIAS
VDD
M2
M3 M4
M5
M6
M7 M8
VIN+
Cc
- VSS
VO1 VI2
103
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
6
6
4
4
3
3
LW
I
LW
I
LW
IDDD
Ce qui revient à exprimer que les densités de courant soient égales dans les trois transistors précédents.
L’annulation de la tension de sortie exige que les courants ID6 et ID7 soient égaux, en outre, les courants ID3 et ID4
sont égaux à ID5/2. On obtient alors :
6
7
4
5
3
5
22 LW
I
LW
I
LW
IDDD
Or M5 et M7 ont les mêmes tensions VG, donc, en négligeant l’effet Early.
7
5
7
5
LW
LW
I
I
D
D
Ce qui permet d’écrire la condition suivante sur les tailles des transistors :
7
5
6
4
6
3
LW
LW
LW
LW
LW
LW
Il faut encore tenir compte des tensions drain-source qui modifieront les courants calculés à cause de l’effet Early.
Si on suppose que l’impédance d’Early des transistors M5 et M7 est très grande par rapport à celle des transistors
M3, M4 et M6, l’égalité des densités de courants dans ces derniers va imposer l’égalité des tensions de drain de ces
transistors. La tension de sortie s’établit alors à :
VO = VDS6 – VSS = VDS3 – VSS = VGS3 – VSS
Et la tension de décalage n’est autre que le décalage entre cette tension de sortie et la tension milieu VDD-VSS
divisé par le gain en tension de l’ampli, soit :
V
SSDDSSGS
A
VVVV 2V
3
offset
7.5.3.2 Tension de décalage aléatoire
La tension de décalage aléatoire, due au désappariement des transistors de l’amplificateur, est un peu plus délicate
à calculer. Elle fait intervenir les différences aléatoires sur les tailles des transistors (W/L) et celles sur les
tensions de seuil (VT). Une analyse fine de cette composante est effectuée dans la référence [1].
104
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
7.5.4 Réjection de mode commun
La réjection de mode commun est définie comme le rapport entre le gain en mode différentiel et le gain de mode
commun :
CMRR = AVDM/AVCM
On s’attache uniquement au premier étage pour le calcul, puisque le second étage a ses entrée et sortie en « single
ended ». Le gain de mode commun se calcule sur le schéma suivant :
Au repos, on peut faire la même approximation faite dans le cas du calcul de la tension de décalage, à savoir que la
tension source drain du transistor M4 est égale à celle du transistor M3, soit :
VGS3 = VDS4 = VO1
Cette égalité reste valable tant que la structure différentielle est attaquée de manière symétrique, en particulier
lorsqu’une tension de mode commun est appliquée sur ses entrées. Si une tension vINCM est appliquée aux deux
bornes d’entrée de l’amplificateur, les transistors M1 et M2, chargés dans leurs sources et drains par des
impédances se comporteront, en première approximation, comme des « sources suiveurs », et le point « a », qui
était considéré comme une masse dans le cas d’un signal différentiel, suivra cette fois-ci la tension vINCM. Cette
variation de tension au drain du transistor M5 crée une variation de son courant de drain égale à :
iCM = vINCM/rO5
Ce courant variationnel est envoyé dans les deux branches de l’étage différentiel, chaque branche recevant un
courant iCM/2. L’arrivée de ce courant variationnel modifie légèrement la tension VGM3, et par symétrie la tension
VDSM4 égale à la tension de sortie :
vINCM M1
IBIAS
VDD
M2
M3 M4
M5 M8
vINCM
- VSS
VO1
a
iCM
105
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
vG3 = vDS4 = vO1 = iCM/2 x 1/gm3
Le gain de mode commun peut dès lors être approché par :
5m3
INCM01CM2g
1= /v v= A
Or
Le gain en mode différentiel a déjà été calculé précédemment. Il vaut :
ADM = gm1 (rO4 // rO2)
Et la réjection de mode commun vaut alors :
CMRR = 2 gm3 rO5 gm1 (rO4 // rO2)
7.5.5 Dynamique d’entrée
La dynamique d’entrée sera limitée :
- pour des tensions d’entrées basses lorsque le miroir de courant formé par les transistors M3 et M4
n’est pas saturé, c'est-à-dire lorsque la tension moyenne d’entrée VINCM = (VIN++VIN-)/2 est telle
que :
VINCM < -VSS + VG3 + |VDSAT1| – |VGS1|
- pour des tensions d’entrée hautes lorsque la source de courant formée par le transistor M5 n’est pas
saturée, soit lorsque :
VINCM > VDD – |VDSAT5| - |VGS1|
7.6 Amplificateur cascode replié
Une seconde classe d’amplificateurs MOS utilise le principe du cascode replié. L’idée de base consiste à
construire des amplificateurs à un seul étage. Ces amplificateurs auront en général de meilleures performances en
fréquence (moins d’étages de gain signifient également moins de pôles dans la réponse en fréquence en boucle
ouverte de l’amplificateur). Le désavantage majeur de ces amplificateurs est la forte dépendance du gain en
tension avec la charge connectée en sortie de l’amplificateur. Le principe du cascode replié est illustré à la figure
suivante.
106
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Dans les deux cas précédents, le transistor M1, en source commune attaque l’entrée d’un transistor en grille
commune (M1A). La figure de droite est le montage cascode traditionnel, la figure da gauche est un cascode
« replié », avec la même expression du gain en tension. L’avantage direct du cascode replié réside dans la
possibilité de travailler sous des tensions d’alimentations plus faibles que dans le cas du montage cascode
traditionnel.
Un amplificateur cascode est repris sur la figure suivante :
VBIAS M1A
VIN
VDD
M1
- VSS
iCM
VOUT
R
VIN
VDD
M1 iCM
VBIAS M1A
- VSS
IBIAS
R
VOUT
107
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Chaque branche de l’amplificateur se comporte comme un étage cascode, le miroir de courant assure la
conversion du mode différentiel vers le mode « single ended ». Le gain en tension de ce montage est, comme
dans le cas du montage différentiel, égal à la transconductance de l’étage différentiel, multiplié par l’impédance
vue à la sortie du montage (la mise en parallèle de l’impédance de la sortie du miroir de courant et de la sortie du
transistor en base commune M2A.
8 Les alimentations stabilisées
Ce chapitre est divisé en trois parties consacrées respectivement au redressement, au filtrage et à l’étude du
stabilisateur proprement dit. Ce dernier sera étudié du point de vue « boucle de réaction ».
8.1 Redressement
Bien que l’usage de batteries soit fort répandu dans beaucoup d’applications utilisant les circuits intégrés,
beaucoup de dispositifs sont encore directement alimentés à partir du réseau monophasé 220Volts. La plupart des
appareils électriques sont munis d’une alimentation comprenant un transformateur abaisseur de tension, suivi
d’un circuit de redressement pour fabriquer la tension continue. Seuls quelques dispositifs (par exemple certains
récepteurs de TV) sont encore raccordés directement au réseau.
VDD
VIN+ M1 M2
M5
VIN-
a
iCM
VBIAS M1A
- VSS
IBIAS
VBIAS M2A
- VSS
IBIAS
VOUT
Miroir de
courant
108
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Le circuit redresseur le plus simple comporte une source alternative et une diode. La charge peut être
représentée par une résistance :
Aux bornes de la résistance, on recueille un signal redressé dont la valeur moyenne VDC est fournie par :
T
PV
dtt
0
P
DCsin
T2
V= V
Le courant moyen est alors donné par :
R
V= I
P
DC
Diverses remarques doivent être faites :
a) Le contenu harmonique du signal redressé est très élevé. C’est pourquoi il faut ajouter un filtre au circuit précédent.
b) La présence d’une résistance interne RINT propre au transformateur se traduit par un affaiblissement du signal redressé, dans le rapport R/(R+RINT).
c) Lorsque Vp est petit, de l’ordre de quelques volts, il y a lieu de tenir compte des imperfections de la diode, notamment du coude à 0,7V. L’allure de la tension est alors proche de celle représentée à la figure suivante :
220V R
D
VR
VR
VIN
VIN
Vp
VR
Vp
VIN
109
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
La tension moyenne VDC et le courant moyen IDC sont alors inférieurs aux expressions calculées
précédemment.
Pour réduire le contenu harmonique, on peut effectuer un redressement à deux alternances, en utilisant un pont
redresseur à diodes :
On peut alors recalculer les valeurs moyennes de la tension et du courant :
V
2 = VP
DC
R
V2 = I
P
DC
Le courant emprunte le chemin D2-R-D3 pour les alternances positives et le chemin D4-R-D1 pour les
alternances négatives. Tout se passe comme si le secondaire était raccordé à la résistance via un inverseur
synchrone qui permuterait les bornes du secondaire toutes les demi-périodes. Le redresseur existe sous la forme
d’un composant intégré unique.
Terminons par une remarque relative aux applications nécessitant une double alimentation symétrique par rapport
à la masse (par exemple une alimentation +/- 15Volts). Cette alimentation peut être réalisée à l’aide d’un
transformateur possédant un secondaire à point médian et un pont redresseur :
220V
R
VIN
D2
D4 D3
D1
+ VDC
- VDC
220V
R
VR
VR
VIN
VIN
Vp
D2
D4 D3
D1
110
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
8.2 Filtrage
Ce bref paragraphe est destiné à donner une idée assez générale des propriétés des filtres usuels en s’appuyant sur
un certain nombre d’hypothèses simplificatrices.
La façon la plus simple de filtrer le signal redressé consiste à placer une capacité C de très grande valeur en
parallèle sur la charge. La capacité se charge lors des crêtes positives de la tension redressée et se décharge entre
celles-ci. On peut comparer ce circuit au détecteur AM d’un récepteur radioélectrique classique. La seule
différence est la fréquence du signal : 445 kHz dans le cas du récepteur, 50 Hz pour l’alimentation !
Il est utile de pouvoir prédéterminer C en fonction du taux d’ondulation résiduelle toléré (∆V/Vp). On peut
calculer aisément cette dernière quantité en considérant uniquement la phase de décharge de C pendant laquelle la
tension aux bornes de R est fournie par :
V(t) = Vp e-t/RC
Si nous négligeons ∆t par rapport à T (voit figure), il vient :
∆V = Vp (1 – e-T/RC)
C'est-à-dire :
RC
TV = V
p
Un autre paramètre important est la valeur maximale du courant I traversant la diode à chaque crête positive. Il
va de soi que si la capacité de filtrage est très grande, la durée pendant laquelle la diode conduit devient très
petite. Or le courant moyen doit être le même tant en amont qu’en aval de C, la valeur maximale de I peut dès
lors être très élevée, et il y a lieu de choisir la diode ou le pont de diodes en conséquence.
Partant de l’égalité des charges véhiculées pendant une période, nous obtenons en considérant I comme constant
pendant la période de conduction des diodes (approximation) :
I ∆t = IDC T
220V R
D
V
VR
VIN
VIN
Vp
C
ΔV
Δt
T
111
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Et donc :
I = IDC T/∆t
∆t/T peut être lié à ∆V/Vp. En effet :
∆V = Vp (1 – cos ∆t)
C’est-à-dire, en développant le cosinus en série:
2
tV = V
2
p
D’où :
P
V
Vt
2
Ce qui peut se réécrire en :
P
V
V
T
t
2
1
On trouve donc que :
2V
I = IP
DCV
Par exemple, si IDC vaut 100 mA, et l’ondulation doit être inférieure à 10%, on trouve I = 100 mA x 13 soit près
de 1,3 Ampères !
8.3 Le stabil isateur
Les exigences à imposer à ce circuit peuvent être résumées comme suit : la tension aux bornes de la charge R doit
être constante, quel que soit la valeur de R, et malgré les variations du réseau et du circuit de charges.
L’alimentation stabilisée suivante permet d’atteindre ce but :
112
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Le rôle de ce stabilisateur est de compenser les variations de tension de l’alimentation redressée (non régulée) de
manière à maintenir VOUT aussi constant que possible. Le stabilisateur peut être comparé à une résistance série
réglable, qui serait modifiée sans cesse de manière à toujours rattraper l’écart de tension entre la source redressée
VIN et VOUT. En particulier, le stabilisateur compense l’ondulation ∆V dont il a été question plus haut. Son
principe de fonctionnement est le suivant : le transistor T2 voit la différence de potentiel entre une tension de
référence VREF fournie par la diode Zéner et une fraction de la tension de sortie VOUT, vue à travers le diviseur
résistif R1 et R2. Cette différence de potentiel détermine le courant de base de T2 et donc aussi son courant de
collecteur. Si R3 est une résistance de valeur suffisante, le courant de T2 pénètre inchangé dans la base de T1 (on
considère la mise en cascade des deux transistors, montage de type Darlington, comme un seul « super
transistor » T1), et conditionne le courant d’émetteur de T1, c'est-à-dire le courant de la charge R. On vérifie
bien qu’il s’agit d’une boucle de réaction négative. Il suffit en effet de considérer par exemple un accroissement
de VOUT, qui entraîne une augmentation de IB2 et donc aussi de IC2, ce qui entraînera une décroissance de IB1. Le
transistor T1 conduit donc moins et VOUT diminue.
La boucle de réaction du stabilisateur, telle qu’elle vient d’être décrite, est schématisée ci-dessous :
La plus simple alimentation stabilisée qui exploite le principe de la figure précédente est reprise ci-dessous :
VIN
(non-
régulée)
VOUT
(régulée)
R3
T2
T1
R4
R2
R1
C2
R
VREF
T2 T1
R1, R2
VOUT
Régulateur Darlington
Diviseur Résistif
Comparateur
VREF
113
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
On reconnaît le schéma de l’émetteur suiveur. L’impédance de sortie, en assimilant la diode Zéner à une source
de tension, est donnée par l’expression :
ZOUT = I
VT
2 (ou
I
VT dans le cas du montage à un seul transistor T1)
8.4 Calcul de l’ impédance de sort ie de l’alimentation stabil isée
Le stabilisateur est redessiné de manière à faire ressortir la similitude avec le montage à amplificateur opérationnel
non inverseur :
La tension aux bornes de la charge est environ égale à :
VOUT = VREF (1 +1
2
R
R)
R3
T2
T1
R4
R2
R1
C2
R
VREF
VIN
Rint
V+
V-
Out
A
+
-
VREF
R1 R2
R
VIN
(non-
régulée)
R4
T1
R
VREF
Rint
VOUT ZOUT
114
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
L’impédance de sortie du stabilisateur est fixée par les caractéristiques de la boucle de réaction, de sorte que l’on
peut ramener l’étude du montage précédent à celle, plus simple, de la figure suivante :
On suppose que la tension VREF est constante, ce qui permet de raccorder la borne + de l’ampli à la masse. On
admet en outre que l’impédance de sortie de l’amplificateur proprement dite est infinie (source de courant),
hypothèse défavorable sur laquelle nous reviendrons plus loin. Pour calculer l’impédance de sortie, nous
considérons une variation v imposée de l’extérieur et nous calculons le courant i qui en résulte.
Le courant i1 est donné par :
v
R
RR
in
1
2
2
1
1R
1= i
Ce courant produit F i1 en sortie, que nous assimilons à i, étant donné la valeur très élevée de F. On obtient
alors :
R
R1RR
1~ v/i= Z
1
2
in2
F
OUT
Il convient à présent de déterminer les valeurs de Rin et F utilisées dans le modèle précédent.
a) Rin : l’impédance d’entrée n’est autre que l’impédance d’entrée du transistor T2, en configuration émetteur commun. On en déduit :
Rin = F2 VT/IC2
b) F : le gain en courant peut être déterminé à partir de la figure suivante :
R2
ZOUT
R1
Rin
i1
F i1
i
v
+
-
115
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
En l’absence de R3 (ou dans une moindre mesure de Rint), le gain en courant global F est égal au produit des
gains en courant de T1A, T1B (formant le Darlington T1), et T2. Malheureusement, le gain en tension du
montage Darlington réagit sur le courant de base de T1A par l’intermédiaire de la résistance R3 (effet Miller),
ce qui aura pour effet de réduire le gain en courant global.
Calculons d’abord le gain en tension du Darlington T1A T1B :
I
V2
R- = A
T
int
VD
Où I est le courant dans la résistance de charge R.
L’effet de R3 est de diviser le courant disponible F2 i1 entre la base de T1A et une résistance équivalente R3*, en
parallèle sur la source de courant d’entrée, telle que :
I
V2
R1
R
A-1
R= R
T
int
33*
3
Seule une fraction i1* du courant pénètre dans la base et sera amplifié, donc :
i = F1A F1B i1*
Avec:
1
*
3
*
3*
1R
R = i
onTINDarlingtZ
On obtient finalement, après élimination de i1* et R3
*,
T
T
V
IR
IR
V
2121
1
int
1B1A
3
F21B1AF
R3
T1A
Rint
VIN
βF2 i1
T1B
116
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
La chute de tension RintI dans l’impédance interne du circuit de redressement et de filtrage est généralement de
l’ordre du volt ou même davantage. Nous pouvons donc simplifier l’expression précédente de façon à obtenir :
3
int
1B1A
F21B1AF
1
1
R
R
Expression indépendante du courant débité.
En combinant l’ensemble des résultats obtenus précédemment, on obtient finalement l’expression complète de
l’impédance de sortie :
1
2
F2
2
2
F23
int
F21B1A
OUT1
1~ Z
R
R
I
VR
R
R
C
T
Exemple :
On désire réaliser un stabilisateur du type étudié ci-dessus, tel que la tension stabilisée soit 10V pour une charge
de 10 Ohms et la tension de référence soit 5,8V (sous 5mA). Déterminons d’abord les valeurs des éléments du
circuit vu précédemment.
1) Chute de tension aux bornes de R1 : 5,8 + 0,7 = 6,5V 2) Chute de tension aux borner de R2 : 10 – 6,5 = 3,5V 3) Le rapport R1/R2 = 6,5/3,5 = 1,857
On choisit par exemple R1=1,8K et R2=1K.
On suppose implicitement que IB2 est négligeable par rapport au courant du diviseur résistif R1 R2. Nous
vérifierons cette hypothèse à posteriori.
4) IZener = 5 mA. En négligeant le courant IC2, la valeur de R4 est fournie par : R4 = (10 – 5,8)/5 = 0,82K
5) IOUT = 1A. On néglige le courant traversant le diviseur R1 R2 par rapport au courant de sortie. Le transistor T1B est un transistor de puissance dont le gain en courant n’est en général pas très élevé.
Supposons que ce gain F1B soit égal à 20. On trouve alors : IB1B = 50 mA = IC1A
6) Le transistor T1A est parcouru par 50 mA. Son gain est supposé égal à 100. On trouve alors : IB1A = 0,5 mA
7) La chute de tension aux bornes de R3 est fournie par : (VIN – Rint I) – (10 + 2 VBE) = (VIN – Rint I) – 11,4V
L’impédance interne du circuit redresseur et filtrage est supposée égale à 5 Ohms, de sorte que:
VIN – 16,4 = chute de tension aux bornes de R3
Choisissons par exemple VIN = 20Volts, ce qui entraîne :
R3 (IC2 + IB1A) = 3,6 Volts
8) Il reste à choisir IC2. Supposons que ce courant soit égal à 0,1 mA. Dans ce cas, R3 vaut 3,6/0,6 = 6 K Nous pouvons maintenant calculer la valeur numérique de l’impédance de sortie. On obtient :
117
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
ZOUT = (1/2.105 + 1/1,2.105) 4,14.104 = 0,553 Ohms
Si R3 était remplacé par une source de courant débitant le même courant, on aurait obtenu :
ZOUT = 1/2.105. 4,14.104 = 0,207 Ohms.
Remarquons enfin que nous n’avons pas exploité un degré de liberté dont nous disposions lors du choix de IC2.
Diminuer IC2, en effet, revient à augmenter R3. Toutefois, le bénéfice de l’opération est influencé en sens inverse
par le fait que IC2 apparaît au dénominateur. La chose la plus simple est de procéder par essais et erreurs sur les
différents choix de IC2 et R3 afin de trouver une valeur minimale pour ZOUT. On trouve par exemple que pour un
courant IC2 de 2 mA, on obtient un ZOUT optimal de 0,120 Ohms avec R3, et si R3 est remplacé par une source de
courant, on trouve un ZOUT égal à 0,015 Ohms seulement.
On vérifie rapidement l’hypothèse que nous avions fait sur le courant de base IB2, qui vaut alors 20µA, ce qui est
bien inférieur au courant du diviseur résistif R1 R2.
118
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
9 Stabilité des amplificateurs
9.1 Critère de Nyquist
Nous avons abordé les propriétés de la réaction dans un chapitre précédent, et les nombreux avantages de
l’utilisation d’une rétroaction négative autour d’un amplificateur à gain très élevé. Le problème de la stabilité du
système avec réaction est l’objet de ce chapitre.
Le critère de Nyquist établit la condition à remplir pour qu’un amplificateur soit inconditionnellement stable
lorsqu’il est placé dans une boucle à réaction négative. Ce critère garantit que l’amplificateur ne possède pas de
pôles à partie réelle positive. On peut comprendre l’effet nuisible d’un tel pôle : un pôle complexe conjugué, qui
s’écrit sous la forme 1 ± j 1, est associé avec une réponse dans le temps de la forme K exp( 1t) sin( 1t). La
réponse du système croîtra de manière exponentielle si 1 est positif, et le système sera instable. Une version
simplifiée du critère de Nyquist peut-être élaborée à partir du diagramme de Bode, représentant la réponse en
fréquence de l’amplificateur en boucle ouverte. Il s’énonce de la manière suivante :
« Si |A(j )| > 1 à la fréquence pour laquelle la phase Arg(A(j ))=-180°, alors l’amplificateur est
potentiellement instable »
Ce critère peut être interprété sur la figure suivante :
La réponse en fréquence est telle que l’amplificateur présente en 1 un gain supérieur à l’unité pour une marge de
phase de 180°. Cela signifie que la composante fréquentielle à cette fréquence de n’importe quel signal externe
au système (par exemple un bruit blanc superposé sur Vin) sera amplifiée (gain supérieur à 1) avec un gain positif
(déphasage de -180°, et signe – dans la boucle de rétroaction entraînent un signe global positif à cette fréquence),
ce qui entraînera l’instabilité du dispositif.
Dans le cas d’un système avec une boucle à réaction négative de gain , on étend le critère précédent en analysant
la réponse en fréquence du système en boucle ouverte A . On définit les notions suivantes pour caractériser les
performances fréquentielles d’un amplificateur et de son réseau de réaction :
A(j )
Vin Vout +
-
|A(j )|
Arg(A(j )) -90
-180
-270
1
log
log
A1 > 1
119
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
La marge de phase et la marge de gain caractérisent la stabilité du montage.
Le design d’amplificateurs inconditionnellement stable impose une condition sur la position du second pôle de
l’amplificateur, en supposant un cas suffisamment général ou l’amplificateur se ramène à un système à deux pôles.
La position des pôles est déterminée par le paramètre (« damping » en anglais) dans l’équation suivante :
22
2
0
V2
A= A
nn
n
Pour >1, les deux pôles sont réels, pour < 1, ils sont complexes conjugués, et un phénomène de dépassement
(« peaking » en anglais) apparaît dans la réponse indicielle de l’amplificateur. La table suivante lie le paramètre ,
la position du second pôle, la marge de phase et le dépassement de l’amplificateur :
P2/(Gain x BP) Marge de Phase Peaking [dB]
0,4
0,5
0,7
0,9
1,0
1
1,5
2
3
4
45°
52°
65°
72°
76°
2,4
1,3
0,5
0,2
0
On admet en général qu’un autour de 0,7 fournit une réponse transitoire optimale (montée rapide,
dépassement réduit). En termes de design, on doit cependant tenir compte des autres pôles de la réponse en
fréquence qui modifieront les valeurs calculées précédemment, et des marges de variation sur les différents
composants (valeurs des capacités, transconductances, …), mais également des conditions d’utilisation de
|A |
Arg(A )
-90
-180
-270
log
log
Gain boucle ouverte
Gain de boucle
Marge de phase
Marge de gain
120
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
l’amplificateur (configuration avec peu ou beaucoup de gain, niveau de dépassement toléré, etc…), et on peut
choisir une marge de phase entre 45° et 75°. La figure suivante montre la réponse transitoire obtenue dans le cas
d’un gain unitaire, pour différentes valeurs de marge de phase (« Phase Margin » ou PM).
On notera également que le phénomène de dépassement sera le plus critique lorsque l’amplificateur est placé dans
une configuration de gain unitaire (soit lorsque = 1). Des valeurs inférieures de β (soit un gain en réaction 1/
supérieur), entraîneront une meilleure réponse transitoire, notamment, il est possible d’utiliser des amplificateurs
dont la marge de phase n’est pas optimale dans des configurations à gain supérieur à l’unité. La figure suivante
illustre ce propos, les parties de gauche et de droite montrent les marges de phase obtenues dans le cas de gains de
boucle faibles et élevés à partir du même amplificateur :
121
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
Nous avons déjà étudié comment il était possible de réaliser un pôle dominant dans le cas d’un amplificateur à
deux ou trois étages. Revenons au cas de l’amplificateur à deux étages MOS.
9.1.1 Compensation des amplificateurs
La figure suivante représente l’amplificateur conventionnel que nous avons déjà analysé, pour lequel on reconnaît
l’amplificateur différentiel d’entrée (transistors M1 et M2), suivi d’un étage source commune (M6), et terminé sur
une charge (M7).
|A|
Arg(A )
-90
-180
-270
log
log
|A|
Arg(A )
-90
-180
-270
log
log
|A/ (1+A )|
|A | |A |
Marge de Phase Marge de Phase
Marge de Gain Marge de Gain
|A/ (1+A )|
Peaking
122
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
L’architecture de ce circuit met en évidence l’existence de deux nœuds « A » et « B » à haute impédance. Ils
représentent le prix à payer pour obtenir un gain satisfaisant. Le revers de la médaille est l’existence de deux
pôles associés à ces nœuds, qui réduisent sensiblement la marge de phase et risquent de rendre le montage instable
en boucle fermée. La capacité CC permet, nous l’avons vu également, l’introduction d’un pôle dominant, nous
allons également voir que l’introduction de cette capacité « repousse » le pôle secondaire vers des fréquences
beaucoup plus élevées, ce qui favorise davantage la stabilité du système. Cet effet est appelé l’éclatement des
pôles (« pole splitting »). Un schéma équivalent petits signaux simplifié nous permet d’analyser l’évolution de
ces deux pôles dominants, et l’effet néfaste d’un zéro introduit dans la bande passante, en fonction de la valeur de
CC :
Le premier étage est représenté par la source de courant S1-2 vIN (transconductance de l’étage différentiel). Sa
charge est formée par la mise en parallèle de l’impédance de sortie (RA qui vaut rO2 // rO4) et de la capacité
parasite au nœud « A » (principalement due à la capacité de grille du transistor M6). Le second étage est
représenté par la transconductance S6 connectée à la charge présente au nœud de sortie (nœud « B » sur la figure).
Au centre, on reconnaît la capacité Miller CC qui crée le pôle dominant.
Le calcul des pôles se fait en deux temps :
CC
CA CB
RB
S6vA
vOUT RA S1-2vIN
vA
VIN-
VOUT
M1
IBIAS
VDD
M2
M3 M4
M5
M6
M7 M8
VIN+
Cc
- VSS
A
B
123
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
La capacité CC impose le pôle dominant. Comme nous l’avons déjà analysé, elle est équivalente vis-à-vis de
l’impédance placée en A à une capacité dont la valeur est (1-AV6)CC. Le premier pôle s’établit donc en :
Pôle #1 = BCAA
RSCCR6
1
1
~ BCA
RSCR6
1
Car CA est petit devant le second terme précédent, et S6RB est grand devant l’unité. Or le gain total AV0 de
l’amplificateur en DC vaut : S1_2RAS6RB. On obtient alors :
Pôle #1 ~ CV
CA
S
0
21
Pour simplifier le calcul du second pôle, on pourra supposer que l’ensemble des capacités CA, CC et CB dominent
la réponse en fréquence à l’endroit du second pôle (ce pôle intervient lorsque l’impédance de ces capacités
devient faible, et on peut donc raisonnablement négliger l’effet des résistances en parallèle avec celles-ci). Le
schéma équivalent pour le calcul de l’impédance « vue » depuis CB se réduit à :
On calcule cette impédance sans négliger la combinaison de la capacité Miller et de la capacité du nœud
intermédiaire A, qui génèrent la tension vA commandant la source de courant de sortie. On trouve pour la
conductance vue au nœud B :
YEQB ~ CA
C
CC
CS6
Alors que la capacité totale en ce nœud est la mise en parallèle de CB avec la mise en série de CC et CA, soit :
CEQB ~ CB + CA
CA
CC
CC
Et dès lors l’expression du pôle secondaire devient :
Pôle #2 = EQB
EQB
C
Y ~
BACBA
C
CCCCC
CS6
Qui peut se réécrire :
CC
CA
RB
S6vA
v
vA i
124
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
Pôle #2 ~ BACBA
C
CCCCCC
C
C
S2
6
En comparant les expressions des deux pôles, on constate que la capacité de compensation apparaît au
dénominateur de l’expression du pôle dominant et au numérateur du pôle secondaire. Augmenter la capacité
Miller revient donc à éloigner les deux pôles, ce qui, comme nous l’avons déjà souligné, est bénéfique du point de
vue de la stabilité de l’amplificateur. Notons que sans la capacité CC, l’expression des pôles serait plus
simplement :
Pôle #1 = AA
CR
1
Pôle #2 = BB
CR
1
L’histoire ne s’arrête malheureusement pas là. L’analyse complète de la fonction de transfert du schéma petits
signaux de l’amplificateur révèle la présence d’un zéro réel positif dans la fonction de transfert. L’influence de ce
zéro est néfaste car il dégrade la marge de phase de l’amplificateur, et sa présence ne peut en général pas être
négligée dans les amplificateurs CMOS. On peut comprendre la présence de ce zéro en analysant la même figure:
Pour des fréquences supérieures au pôle dominant, la capacité CC crée un chemin qui court-circuite le dernier
étage et inverse le signe du gain en tension de cet étage, modifiant ainsi le signe de la fonction de transfert entrée-
sortie de 90°, ce qui tend à créer une réaction positive, donc instable. On peut écrire l’expression du courant du
à CC (en pointillés sur la figure), qui vaut :
iC = j CC (vOUT – vA)
Ce courant contient deux composantes de signes opposés, l’une due à vOUT et l’autre due à la tension d’entrée vA.
Le zéro se produit lorsque la composante due à vA dépasse celle due à la transconductance S6vA, soit lorsque :
idû à VA = (S6 - j CC) vA = 0
Soit en :
Z = C
C
S6
Composante « normale » du courant,
seule présente sans CC
Composante du courant
créant le zéro
CC
CA CB
RB
S6vA
vOUT RA S1-2vIN
vA
125
10
09
-04
Éle
ctr
on
iqu
ee
An
alo
giq
ue
[2
1 o
ct.
07
]
L’exemple de diagramme de Bode de la figure suivante montre l’effet néfaste du zéro sur la réponse en
fréquence :
Il est heureusement relativement simple d’éliminer ce zéro gênant, la technique la plus simple utilise une
résistance placée en série avec la capacité de compensation, comme sur la figure suivante :
VIN-
VOUT
M1
IBIAS
VDD
M2
M3 M4
M5
M6
M7 M8
VIN+
Cc
- VSS
A
B
RZ
126
10
09
-04
Éle
ctr
on
iqu
e A
na
logiq
ue
[2
1 o
ct.
07
]
9.1.2 Impact de la capacité de compensation sur le slew -rate de
l ’ampl i f icateur.
La présence de la capacité de compensation CC combinée avec la polarisation de l’étage d’entrée va limiter les
performances en slew-rate de l’amplificateur. En effet, suivant une analyse en grand signaux sur le schéma
équivalent suivant, pour lequel le second étage est représenté par un amplificateur de gain A :
On déduit rapidement que la capacité CC ne peut être chargée ou déchargée que par un courant maximal égal au
courant de polarisation de la paire différentielle (2I1), disponible lorsque le signal d’entrée bloquera M1 (IC =
+2I1) ou M2 (IC = -2I1). Ceci limitera les variations maximales de la tension de sortie, qui obéit à la relation :
VO =
T
C
dtIC
0
12
1
Et donc :
CMAX
o
C
I
dt
dV1
2
On retrouve donc bien un lien entre la réponse en fréquence et le slew-rate de l’amplificateur Miller.
VIN-
VO
M1
IBIAS
VDD
M2
M3 M4
M5 M8
VIN+
Cc
- VSS
A
IC
2I1
Recommended