View
109
Download
19
Category
Preview:
DESCRIPTION
Eletrônica Vol. 4 - Eletrônica Digital
Citation preview
Ele
tr
nic
aH
abili
ta
o t
cnic
a em
Hab
ilita
o
tcn
ica
em
Ele
tr
nic
aH
abili
ta
o t
cnic
a em
Ele
tr
nic
a
Eletrnica Digital41/7/2011 11:19:14
www.mecatronicadegaragem.blogspot.com.br
www.mecatronicadegaragem.blogspot.com.br
EletrnicaVolume 4
www.mecatronicadegaragem.blogspot.com.br
EletrnicaEletrnica digital
Ronaldo Diago
Valder Moreira Amaral(autores)
Edson Horta(coautor)
2011
www.mecatronicadegaragem.blogspot.com.br
Dados Internacionais de Catalogao na Publicao (CIP)(Bibliotecria Silvia Marques CRB 8/7377)
D536
Diago, RonaldoEletrnica: eletrnica digital / Ronaldo Diago, Valder Moreira
Amaral (autores); Edson Horta (coautor); Marcos Vagner Zamboni (revisor); Jun Suzuki (coordenador). -- So Paulo: Fundao Padre Anchieta, 2011. (Coleo Tcnica Interativa. Srie Eletrnica, v. 4)
Manual tcnico Centro Paula Souza
ISBN 978-85-8028-048-7
1. Eletrnica digital I. Amaral, Valder Moreira II. Horta, Edson III. Zamboni, Marcos Vagner IV. Suzuki, Jun V. Ttulo
CDD 607
DIRETORIA DE PROJETOS EDUCACIONAISDireo: Fernando Jos de AlmeidaGerncia: Monica Gardelli Franco, Jlio MorenoCoordenao Tcnica: Maria Luiza GuedesEquipe de autoria Centro Paula SouzaCoordenao geral: Ivone Marchi Lainetti RamosCoordenao da srie Eletrnica: Jun SuzukiAutores: Ronaldo Diago, Valder Moreira AmaralCoautor: Edson HortaReviso tcnica: Marcos Vagner ZamboniEquipe de EdioCoordenao geral: Carlos Tabosa Seabra,
Rogrio Eduardo AlvesCoordenao editorial: Luiz Marin
Edio de texto: Roberto MatajsSecretrio editorial: Antonio MelloReviso: Conexo EditorialDireo de arte: Bbox DesignDiagramao: LCT TecnologiaIlustraes: Adilson SeccoPesquisa iconogrfica: Completo IconografiaCapaFotografia: Eduardo Pozella, Carlos PiratiningaTratamento de imagens: Sidnei TestaAbertura captulos: Lize Streeter/Dorling Kindersley/Getty Images
Presidncia Joo Sayad
Vice-presidncia Ronaldo Bianchi, Fernando Vieira de Mello
O Projeto Manual Tcnico Centro Paula Souza Coleo Tcnica Interativa oferece aos alunos da instituio contedo relevante formao tcnica, educao e cultura nacional, sendo tambm sua finalidade a preservao e a divulgao desse contedo, respeitados os direitos de terceiros.O material apresentado de autoria de professores do Centro Paula Souza e resulta de experincia na docncia e da pesquisa em fontes como livros, artigos, jornais, internet, bancos de dados, entre outras, com a devida autorizao dos detentores dos direitos desses materiais ou contando com a per-missibilidade legal, apresentando, sempre que possvel, a indicao da autoria/crdito e/ou reserva de direitos de cada um deles.Todas as obras e imagens expostas nesse trabalho so protegidas pela legislao brasileira e no podem ser reproduzidas ou utilizadas por terceiros, por qualquer meio ou processo, sem expressa autorizao de seus titulares. Agradecemos as pessoas retratadas ou que tiveram trechos de obras reproduzidas neste trabalho, bem como a seus herdeiros e representantes legais, pela colaborao e compreenso da finalidade desse projeto, contribuindo para que essa iniciativa se tornasse realidade. Adicionalmente, colocamo-nos disposio e solicitamos a comunicao, para a devida correo, de quaisquer equvocos nessa rea porventura cometidos em livros desse projeto.
GOVERNADORGeraldo Alckmin
VICE-GOVERNADORGuilherme Afif Domingos
SECRETRIO DE DESENVOlVIMENTO ECONMICO, CINCIA E TECNOlOGIA
Paulo Alexandre Barbosa
Presidente do Conselho Deliberativo Yolanda Silvestre
Diretora Superintendente Laura Lagan
Vice-Diretor Superintendente Csar Silva
Chefe de Gabinete da Superintendncia Elenice Belmonte R. de Castro
Coordenadora da Ps-Graduao, Extenso e Pesquisa Helena Gemignani Peterossi
Coordenador do Ensino Superior de Graduao Angelo Luiz Cortelazzo
Coordenador de Ensino Mdio e Tcnico Almrio Melquades de Arajo
Coordenadora de Formao Inicial e Educao Continuada Clara Maria de Souza Magalhes
Coordenador de Desenvolvimento e Planejamento Joo Carlos Paschoal Freitas
Coordenador de Infraestrutura Rubens Goldman
Coordenador de Gesto Administrativa e Financeira Armando Natal Maurcio
Coordenador de Recursos Humanos Elio Loureno Bolzani
Assessora de Comunicao Gleise Santa Clara
Procurador Jurdico Chefe Benedito Librio Bergamo
O Projeto Manual Tcnico Centro Paula Souza Coleo Tcnica Interativa, uma iniciativa do Governo do Estado de So Paulo, resulta de um esforo colaborativo que envolve diversas frentes de trabalho coordenadas pelo Centro Paula Souza e editado pela Fundao Padre Anchieta.A responsabilidade pelos contedos de cada um dos trabalhos/textos inseridos nesse projeto exclusiva do autor. Respeitam-se assim os diferen-tes enfoques, pontos de vista e ideologias, bem como o conhecimento tcnico de cada colaborador, de forma que o contedo exposto pode no refletir as posies do Centro Paula Souza e da Fundao Padre Anchieta.
www.mecatronicadegaragem.blogspot.com.br
Sumrio13 Captulo 1
Sistemas numricos1.1 Sistema numrico decimal . . . . . . . . . . . . . . . . . . 14
1.2 Sistema numrico hexadecimal . . . . . . . . . . . . . . 15
1.3 Sistema numrico octal . . . . . . . . . . . . . . . . . . . . 17
1.4 Sistema numrico binrio . . . . . . . . . . . . . . . . . . . 18
1.5 Converso de sistemas numricos
(em nmeros inteiros positivos) . . . . . . . . . . . . . 20
1.5.1 Converso de binrio em decimal . . . . . . . 20
1.5.2 Converso de decimal em binrio . . . . . . . 21
1.5.3 Converso de hexadecimal em decimal . . . 22
1.5.4 Converso de decimal em hexadecimal . . . 22
1.5.5 Converso de octal em decimal . . . . . . . . . 22
1.5.6 Converso de decimal em octal . . . . . . . . . 23
1.5.7 Converso de octal em binrio . . . . . . . . . 23
1.5.8 Converso de binrio em octal . . . . . . . . . 24
1.5.9 Converso de hexadecimal em binrio . . . 24
1.5.10 Converso de binrio em hexadecimal . . 24
1.5.11 Converso de octal em hexadecimal . . . . 25
1.5.12 Converso de hexadecimal em octal . . . . 25
1.5.13 Resumo de converso de sistemas . . . . . . 25
29 Captulo 2Funes lgicas2.1 Portas lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.2 lgebra booleana . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.2.1 Propriedades e teoremas da lgebra
booleana . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.3 Descrio de funes lgicas . . . . . . . . . . . . . . . . 41
2.3.1 Circuito lgico . . . . . . . . . . . . . . . . . . . . . . 41
2.3.2 Tabela verdade 2 . . . . . . . . . . . . . . . . . . . . 41
2.3.3 Simplificao de funes lgicas . . . . . . . . . 43
53 Captulo 3Circuitos combinatrios3.1 Codificadores/decodificadores . . . . . . . . . . . . . . . 54
3.1.1 Codificador de M-N (M entradas e
N sadas) . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
3.1.2 Exemplo de codificador decimal-binrio . . 54
3.2 Multiplexadores/demultiplexadores . . . . . . . . . . . 62
3.3 Circuitos aritmticos . . . . . . . . . . . . . . . . . . . . . . 74
3.3.1 Meio somador . . . . . . . . . . . . . . . . . . . . . . . 79
3.3.2 Somador completo . . . . . . . . . . . . . . . . . . . 80
3.3.3 Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . 83
85 Captulo 4Circuitos sequenciais4.1 Elementos de memria . . . . . . . . . . . . . . . . . . . . 86
4.2 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
4.2.1 Contadores assncronos . . . . . . . . . . . . . . . 96
4.2.2 Contadores sncronos . . . . . . . . . . . . . . . . 99
4.3 Registradores de deslocamento . . . . . . . . . . . . . . 111
4.3.1 Informao srie e informao paralela . . .111
4.3.2 Registrador de deslocamento para a
direita . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
Capa: Larissa Gabrielle Rizatto, aluna do Centro Paula Souza Foto: Eduardo Pozella e Carlos Piratininga
www.mecatronicadegaragem.blogspot.com.br
Sumrio4.4 Registrador de deslocamento para a esquerda . .113
4.4.1 Circuito registrador de deslocamento
entrada srie ou paralela . . . . . . . . . . . . . .115
4.4.2 Associao de registradores registrador
de maior capacidade . . . . . . . . . . . . . . . . . .117
4.4.3 Registrador como multiplicador ou
divisor por 2 . . . . . . . . . . . . . . . . . . . . . . . .117
4.4.4 Registrador de deslocamento em anel . . . .118
121 Captulo 5Sistemas microproces sados5.1 Processadores . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
5.1.1 Estrutura interna do PIC16F628A . . . . . . 126
5.2 Programao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
5.2.1 Fluxograma . . . . . . . . . . . . . . . . . . . . . . . . 128
5.2.2 Linguagens de programao . . . . . . . . . . . 130
5.2.3 Linguagem assembly . . . . . . . . . . . . . . . . . . .132
143 Apndice AFamlias de circuitos integradosA.1 Famlia TTL (transistor transistor logic) . . . . . . 144
A.2 Famlia CMOS (complementary metal-oxide-
semiconductor) . . . . . . . . . . . . . . . . . . . . . . . . . 148
149 Apndice BConversores A/D e D/AB.1 Conversor digital-analgico . . . . . . . . . . . . . . . . .151
B.1.1 Conversor D/A com resistores de
peso binrio . . . . . . . . . . . . . . . . . . . . . . . 152
B.1.2 Conversor D/A tipo escada R-2R . . . . . . 157
B.2 Conversor analgico-digital . . . . . . . . . . . . . . . . 160
B.2.1 Converso A/D usando comparadores .161
B.2.2 Conversor A/D usando contador e
conversor D/A . . . . . . . . . . . . . . . . . . . . . .161
163 Apndice CMPlABC.1 Criao de um projeto . . . . . . . . . . . . . . . . . . . 165
C.2 Compilao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
C.3 Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
C.4 IC-PROG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
C.4.1 Configurao do IC-PROG . . . . . . . . . . . 168
C.5 PICDEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
171 Referncias bibliogrficas
www.mecatronicadegaragem.blogspot.com.br
Captulo 1
Sistemas numricos
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
14 15
O s sistemas numricos so usados para representar a quantidade de determinados elementos. O mais utilizado atualmente pela maioria das pessoas chamado decimal. Esse nome foi adotado porque a base empregada composta por dez algarismos, com os quais possvel formar qualquer nmero por meio da lei da formao.
Existem outros sistemas mtricos que so utilizados em reas tcnicas, como eletrnica digital e programao de computadores. Nas prximas sees sero detalhadas as bases mais usadas nessas duas reas: decimal, hexadecimal, octal e binria. Tambm veremos os mtodos empregados para converso de nmeros entre essas bases.
1.1 Sistema numrico decimalOs sistemas de numerao surgiram da necessidade de representar por meio de smbolos as contagens e associaes de quantidades que as pessoas realizavam. Os egpcios, os babilnios, os chineses, os maias, os romanos e vrios outros po-vos criaram sistemas de numerao prprios. O que utilizamos o indo-arbico.
No sistema numrico decimal, os smbolos so representados por dez algarismos, que so: 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. Para compor um nmero, associamos um ou mais algarismos e, dependendo da posio deles, obtemos nmeros com valores diferentes.
A posio que o algarismo ocupa no nmero determina quantas so as unidades, as dezenas e as centenas desse nmero. Observe na figura 1.1 a representao do nmero 5 738.
pesos dos algarismos do nmero 5 738
5 7 3 8 unidades 8 100 = 8 8 tem peso 1 dezenas 3 101 = 30 3 tem peso 10 centenas 7 102 = 700 7 tem peso 102 milhares 5 103 = 5 000 5 tem peso 103
5 738 potncias de base 10
Figura 1.1Exemplo do nmero
5738 no sistema numrico decimal.
Nesse sistema, os nmeros so representados de dez em dez; uma dezena igual a 10 unidades, uma centena igual a 100 unidades e um milhar igual a 1 000 unidades. Em funo dessa representao, dizemos que o sistema decimal um sistema de base 10.
Exemplos
1. Nos nmeros decimais a seguir, quais os valores dos pesos dos algarismos 3, 4 e 5?
a) 30 469b) 179 531
Soluo:
a) 30 469 = 9 100 + 6 101 + 4 102 + 0 103 + 3 104
3 tem peso (104 = 10 000) 4 tem peso (102 = 100)
b) 179 531 = 1 100 + 3 101 + 5 102 + 9 103 + 7 104 + 1 105
5 tem peso (102 = 100) 3 tem peso 10
2. Qual algarismo no nmero decimal 54 781 tem peso 1 000?
Soluo:
54 781 = 1 100 + 8 101 + 7 102 + 4 103 + 5 104
O algarismo 4 tem peso 1 000.
1.2 Sistema numrico hexadecimal
O sistema numrico hexadecimal possui 16 smbolos, representados por 16 alga-rismos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
possvel fazer correspondncia entre os algarismos do sistema hexadecimal e os algarismos do sistema decimal:
Algarismos hexadecimais 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
Algarismos decimais 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,11,12,13,14, 15
Para representarmos um nmero hexadecimal no sistema decimal, devemos pro-ceder como mostra a figura 1.2.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
16 17
Dizemos que o sistema hexadecimal um sistema de base 16.
Exemplos
1. Nos nmeros hexadecimais a seguir, quais os valores dos pesos dos algarismos 2, B e C?
a) 32CHb) B3CH
Soluo:
a) 32CH = 12 160 + 2 161 + 3 162
2 tem peso 16 C tem peso (160 = 1)
b) B3CH = 12 160 + 3 161 + B 162
B tem peso (162 = 256) C tem peso 1
2. Encontre o equivalente decimal dos nmeros hexadecimais a seguir usando os pesos de cada algarismo.
a) A2CHb) 52H
Soluo:
a) A2CH = 12 160 + 2 161 + 10 162 = 12 + 32 + 2 560 = 2 604 A2CH = (2 604)10 = 2 604
b) 52H = 2 160 + 5 161 = 2 + 80 = 82 52H = (82)10 = 82
O nmero decimal pode ser representado sem parnteses e sem ndice.
H somente indica que um nmero hexadecimal pesos dos algarismos do nmero 43BCH
4 3 BC H 12 160 = 12 C tem peso 1 11 161 = 176 B tem peso 16 3 162 = 768 3 tem peso 162 4 163 =16 384 4 tem peso 163
17 340 43BCH = 17 340
hexadecimal decimal potncias de base 16
Figura 1.243BCH no sistema
numrico hexadecimal equivale ao nmero 17340
no sistema decimal.
1.3 Sistema numrico octal
O sistema numrico octal possui oito algarismos, representados pelos smbolos: 0, 1, 2, 3, 4, 5, 6, 7.
possvel fazer correspondncia entre os algarismos do sistema octal e os alga-rismos do sistema decimal:
Algarismos octais 0, 1, 2, 3, 4, 5, 6, 7
Algarismos decimais 0, 1, 2, 3, 4, 5, 6, 7
Para representarmos um nmero octal no sistema decimal, devemos proceder como mostra a figura 1.3.
Dizemos que o sistema octal um sistema de base 8.
Exemplos
1. Nos nmeros octais a seguir, quais os valores dos pesos dos algarismos 2 e 7?
a) (327)8b) (271)8
Soluo:
a) (327)8 = 7 80 + 2 81 + 3 82
2 tem peso 8 7 tem peso (80 = 1)
b) (271)8 = 1 80 + 7 81 + 2 82
2 tem peso (82 = 64) 7 tem peso 8
ndice 8 somente indica que nmero octal pesos dos algarismos no nmero (4 378)8
(4 3 78)8 8 80 = 8 8 tem peso 1 7 81 = 56 7 tem peso 8 3 82 = 192 3 tem peso 82 4 83 = 2 048 4 tem peso 83
2304 potncias de base 8
Figura 1.3Representao do nmero (4 378)8 no sistema numrico octal. Esse nmero equivale ao 2 304 no sistema decimal.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
18 19
2. Encontre o equivalente decimal dos nmeros octais a seguir usando os pesos de cada algarismo.
a) (34)8b) (206)8
Soluo:
a) (34)8 = 4 80 + 3 81 = 4 + 24 = 28
b) (206)8 = 6 80 + 0 81 + 2 82 = 6 + 0 + 128 = 134
1.4 Sistema numrico binrioO sistema de numerao binrio possui dois smbolos, representados pelos alga-rismos: 0 e 1.
possvel fazer correspondncia entre os algarismos do sistema binrio e os algarismos do sistema decimal:
Algarismos binrios 0, 1
Algarismos decimais 0, 1
Para representar um nmero binrio no sistema decimal, devemos proceder como mostra a figura 1.4.
Dizemos que o sistema binrio um sistema de base 2.
Nesse sistema de numerao, os algarismos podem ser chamados de dgitos. Cada dgito em um sistema binrio denominado bit (binary digit). Os nmeros binrios so representados em grupos de quatro dgitos, completando-se com zero(s) esquerda, se necessrio.
ndice 2 somente indica que nmero binrio pesos dos algarismos no nmero (1 101)2
(1 1 01)2 1 20 = 1 1 tem peso 1 0 21 = 0 0 tem peso 2 1 22 = 4 1 tem peso 22 1 23 = 8 1 tem peso 23
13 (1101)2 = 13
binrio decimal potncias de base 2
Figura 1.4Representao do nmero
(1101)2 no sistema numrico binrio. Esse
nmero equivale ao 13 no sistema decimal.
Na representao dos nmeros binrios (figura 1.5), o primeiro dgito direita chamado dgito menos significativo (LSB, least significant bit), e o primeiro dgito esquerda diferente de zero, dgito mais significativo (MSB, most signi-ficant bit).
O sistema binrio utilizado principalmente na eletrnica digital, na computa-o, nas telecomunicaes, na robtica, na automao etc., ou seja, nas reas que usam circuitos digitais, que, por sua vez, tm como entradas e sadas somente valores 0 e 1.
Exemplos
1. Nos nmeros binrios a seguir, qual o valor do peso (em decimal) dos alga-rismos assinalados?
a) 0 0 1 1 0 1 1 1 b) 1 1 1 1 1 1 0 1
Soluo:
a) 0 0 1 1 0 1 1 1
tem peso 2 tem peso (25 = 32)
b) 1 1 1 1 1 1 0 1
tem peso (22 = 4) tem peso (26 = 64)
2. Encontre o equivalente decimal dos nmeros binrios a seguir usando os pesos de cada algarismo.
a) 1 0 1 1 0 1 1 0
b) 0 1 0 0 0 0 1 0
0 1 0 1 1 1 0 0
LSB
MSB
Figura 1.5Representao do nmero 0 1 0 1 1 1 0 0 no sistema numrico binrio.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
20 21
Soluo:
a) 1 0 1 1 01 1 0 =21 + 22 + 24 + 25 + 27 = 2 + 4 + 16 + 32 + 128 = 182
b) 0 1 0 0 00 1 0 =21 + 26 = 2 + 64 = 66
3. Responda.
a) George Boole nasceu no sculo XIX em uma dcada cuja dgito LSB 5. Es-tabelea, com base nessa informao, qual o menor intervalo de tempo em que ele nasceu. Observe que foi omitido na informao o MSB da dcada.
Soluo:
Sculo XIX 1801 a 1900. Como no podemos estabelecer a dcada, o menor intervalo de tempo em que com certeza ele nasceu de 01/01/1801 a 31/12/1900. Portanto, pela informao dada, conclumos que o menor intervalo de 100 anos.
b) O primeiro computador digital eletrnico de grande escala (ENIAC) foi apresentado no sculo passado na dcada de 1940. Estabelea, com base nessa informao, o menor perodo de tempo em que com certeza, surgiu o ENIAC. Observe que foi omitido na informao o LSB da dcada.
Soluo:
Pela informao dada, o ENIAC surgiu entre 01/01/1940 e 31/12/1949. Por-tanto, podemos garantir um intervalo mnimo de 10 anos. Como o enunciado da questo forneceu o MSB da dcada, foi possvel estabelecer um intervalo de tempo mais preciso.
1.5 Converso de sistemas numricos (em nmeros inteiros positivos)
1.5.1 Converso de binrio em decimal
Para convertermos nmero binrio em decimal, somamos os pesos somente para os bits de valor 1, obtendo, assim, o equivalente decimal.
Exemplos
1. Converta (1010)2 em decimal.
Soluo:
1 0 1 0
23 2 (8 + 2) = 10, portanto (1010)2 = 10
2. Converta (10111001)2 em decimal.
Soluo:
1 0 1 1 1 0 0 1
27 25 24 23 20 (128 + 32 + 16 + 8 + 1) = 185
(10111001)2 = 185
1.5.2 Converso de decimal em binrio
Para convertermos nmero decimal em binrio, agrupamos os restos das divi-ses sucessivas do nmero por 2, at que a ltima diviso tenha quociente igual a zero.
Exemplo
Converta o decimal 56 em binrio.
Soluo:
Observe como foram agrupados os bits da coluna correspondente aos restos das divises, para formar o binrio equivalente. Depois de determinar os restos das divises, eles so ajustados para representar dois grupos de quatro bits.
56 216 28 20 08 14 2LSB 0 0 7 2
1 3 21 1 2
1 0MSB
1 1 1 0 0 0 56 = (111000)2
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
22 23
1.5.3 Converso de hexadecimal em decimal
Para convertermos nmero hexadecimal em decimal, somamos os pesos mul-tiplicados pelos nmeros correspondentes em decimal, obtendo, assim, o equi-valente decimal.
Exemplo
Converta (A8E6H) em decimal.
Soluo:
A8E6H = 10 163 + 8 162 + 14 16 + 6 160 =
= 40 960 + 2 048 + 224 + 6 = 43 238
A8E6H = 43 238
1.5.4 Converso de decimal em hexadecimal
O processo semelhante ao da converso de decimal em binrio.
Exemplo
Converta (2 470) em hexadecimal.
Soluo:
2470 1687 154 1670 10 9 166 9 0LSB MSB
9 A 6 2 470 = 9A6H
Observe que 6, 10 e 9 so os restos das divises; 10 foi substitudo por seu equi-valente hexadecimal A.
1.5.5 Converso de octal em decimal
Exemplo
Converta (2075)8 em decimal.
Soluo:
(2075)8 = 2 83 + 7 81 + 5 80
= 1 024 + 56 + 5 = 1 085
(2075)8 = 1 085
1.5.6 Converso de decimal em octal
O processo semelhante ao da converso de decimal em binrio.
Exemplo
Converta (1 085) em octal.
Soluo:
1 085 8
28 135 8
45 55 16 8
5 7 0 2 8
LSB 2 0
MSB
2 0 7 5 1085 = (2075)8
1.5.7 Converso de octal em binrio
Para convertermos nmero octal em binrio, convertemos dgito a dgito de octal em binrio, da direita para a esquerda, em grupos de trs bits. O ltimo grupo completamos com zero(s) esquerda, se necessrio.
Exemplo
Converta (32075)8 em binrio.
Soluo:
3 2 0 7 5
011 010 000 111 101
(32075)8 =(0011 0100 0011 1101)2
Aps a converso, fazemos a representao usual em grupos de quatro bits, completando com zeros esquerda.
Agora, calcule o equivalente decimal de (32075)8 e o equivalente decimal de (0011 0100 0011 1101)2. Compare esses valores.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
24 25
1.5.8 Converso de binrio em octal
Para convertermos nmero binrio em octal, separamos o nmero binrio em grupos de trs bits, da direita para a esquerda, completando o ltimo grupo com zero(s), se necessrio. Convertemos em octal cada grupo. Lembre-se de que de 0 a 7 os valores octais e decimais so representados pelos mesmos dgitos.
Exemplo
Converta (1011 0010)2 em octal.
Soluo:
010 110 010 2 6 2
(1011 0010)2 = (262)8
1.5.9 Converso de hexadecimal em binrio
Para convertermos nmero hexadecimal em binrio, fazemos a converso d-gito a dgito de hexadecimal em binrio, da direita para a esquerda, em gru-pos de quatro bits. O ltimo grupo esquerda completamos com zero(s), se necessrio.
Exemplo
Converta (1ADH) em binrio.
Soluo:
1 A D
0001 1010 1101
1ADH = ( 0001 1010 1101)2
1.5.10 Converso de binrio em hexadecimal
Para convertermos nmero binrio em hexadecimal, separamos o nmero bin-rio em grupos de quatro bits, da direita para a esquerda, completando o ltimo grupo com zero(s), se necessrio. Convertemos em hexadecimal cada grupo.
Exemplo
Converta (0 0 0 1 1 0 1 0 1 1 0 1)2 em hexadecimal.
Soluo:
0001 1010 1101 1 A D
(0001 1010 1101)2 = 1ADH
1.5.11 Converso de octal em hexadecimal
Para convertermos nmero octal em hexadecimal, realizamos duas etapas:
octal binrio hexadecimal
1.5.12 Converso de hexadecimal em octal
Para convertermos nmero hexadecimal em octal, realizamos duas etapas:
hexadecimal binrio octal
1.5.13 Resumo de converso de sistemas
Na converso de qualquer outro sistema em decimal, usamos o peso do dgito.
Na converso de decimal em qualquer outro sistema, efetuamos divises sucessivas.
A figura 1.6 apresenta o resumo de converso. No se preocupe em decor-la pois ela poder ser consultada sempre que necessrio. Entretanto, a associao dos lembretes escritos com o processo de converso deve estar bem clara.
A tabela 1.1 tambm no precisa ser memorizada. Sua construo pode ser feita rapidamente observando na coluna dos valores binrios o avano dos nmeros 1 da direita para a esquerda, ao passar de uma linha para a seguinte. Tente reproduzir a tabela sem consult-la pois isto importante.
dgito a dgito
dgito a dgito
agrup.de 3
pesopeso
peso
agrup. de 4H
16..
2..
8..
B
D O
Figura 1.6Resumo de converso de sistemas.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 1ELETRNICA 4
26 27
B D H
0 0 0 0 0 0
0 0 0 1 1 1
0 0 1 0 2 2
0 0 1 1 3 3
0 1 0 0 4 4
0 1 0 1 5 5
0 1 1 0 6 6
0 1 1 1 7 7
1 0 0 0 8 8
1 0 0 1 9 9
1 0 1 0 10 A
1 0 1 1 11 B
1 1 0 0 12 C
1 1 0 1 13 D
1 1 1 0 14 E
1 1 1 1 15 F
Os exerccios a seguir so exemplos de converso de nmeros positivos no in-teiros, apresentados como complemento, uma vez que esto alm dos objetivos deste livro.
Exemplos
1. Converta (1 0 1 1,1 0 0 1)2 em decimal.
Soluo:
1 0 1 1, 1 0 0 1
23 21 20 21 24 (8 + 2 + 1 + 0,5 + 0,0625) = 11,5625
(1011,1001)2 = 11,5625
Tabela 1.1Resumo das equivalncias
entre os nmeros binrios, decimais e hexadecimais (de 0 a 15 em decimal).
2. Converta o decimal (0,296875) em binrio.
Soluo:
0,296875 2 = 0 + 0,59375
0,59375 2 = 1 + 0,1875
0,1875 2 = 0 + 0,375
0,375 2 = 0 + 0,75 22 = 0,250000 25 = 0,031250 +
0,75 2 = 1 + 0,5 26 = 0,015625 = 0,296875
0,5 2 = 1 + 0 0,296875 = (0,0 1 0 0 1 100)2 pesos dos bits com valor "1"
Observe que o lado direito da igualdade a decomposio do resultado em parte inteira e parte fracionria. O processo deve cessar quando a parte fracionria da decomposio do nmero for zero ou quando a aproximao obtida for suficien-te. O agrupamento de quatro bits ajustado com o acrscimo de zero(s) direita.
3. Converta (A8E6,39H) em decimal.
Soluo:
A8E6,38H = 10 163 + 8 162 + 14 16 + 6 160 + 3 16-1 + 8 162
= 40 960 + 2 048 + 224 + 6 + 0,1875 + 0,03125 = 43 238,21875
A8E6,38H = 43238,21875
www.mecatronicadegaragem.blogspot.com.br
Captulo 2
Funes lgicas
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
30 31
G eorge Boole (1815-1864), matemtico e filsofo britnico, criou um sistema matemtico de anlise lgica chamado lgebra de Boole ou lgebra booleana. Esse sistema permitiu elaborar expresses conhe-cidas como funes lgicas, que possibilitaram o desenvolvimento da eletrnica digital. Para iniciar o estudo, vamos analisar o circuito da figura 2.1.
Sejam as variveis S1, S2 e L, tais que:
S1 = S2 = 0 chaves abertasS1 = S2 = 1 chaves fechadasL = 0 lmpada apagadaL = 1 lmpada acesa
Assim, por exemplo:
Se S1 = 1 (chave S1 fechada) e S2 = 1 (chave S2 fechada) L = 1 (lm-pada acesa)
Se S1 = 1 (chave S1 fechada) e S2 = 0 (chave S2 aberta) L = 0 (lm-pada apagada)
A condio da lmpada (acesa/apagada) funo (depende) da condio de cada uma das chaves (aberta/fechada) do circuito. Nessa funo, no so considera-das quantidades (nmeros), e sim os estados de variveis, em que somente duas condies so possveis: 0 ou 1. Essas variveis, que podem assumir apenas dois estados (0/1, aberto/fechado, sim/no, verdadeiro/falso etc.), so chama-das variveis booleanas, e os estados, estados lgicos, associados s variveis. Quando esto atuando nessas condies, as variveis booleanas so conhecidas como funes booleanas, que podem ser simples ou complexas. As funes booleanas simples so obtidas por meio de um conjunto de circuitos eletrnicos denominados portas lgicas. Associando portas lgicas, possvel implementar circuitos eletrnicos definidos por funes booleanas mais complexas.
ch S1 ch S2
LampV
Figura 2.1Circuito eltrico com duas
chaves e uma lmpada.
As variveis utilizadas nos circuitos so representadas pelas letras A, B, C, ..., N. Uma barra sobre uma varivel booleana significa que seu valor sofrer inverso.
Assim, se A = 0, A = 1, e se A = 1, A = 0, em que A l-se: no A, A barra, A barrado ou complemento de A.
As funes booleanas apresentam resultados fornecidos pelas combinaes pos-sveis devido a suas variveis. Esses resultados so normalmente representados em forma de tabela.
Chamamos tabela verdade de uma funo booleana a tabela que apresenta, geralmente de maneira ordenada, os valores da funo y = f(A, B) para todas as combinaes possveis dos valores das variveis.
Consideremos y uma funo booleana das variveis A e B, cuja tabela verdade apresentada na tabela 2.1.
A tabela verdade uma das maneiras de estabelecer a correspondncia entre os valores da funo e os das variveis. A penltima linha da tabela, por exemplo, in-forma que, nas condies A = 1 e B = 0, y = 1. Outra forma de estabelecer a cor-respondncia a expresso booleana da funo, que ser abordada mais adiante.
2.1 Portas lgicasPortas lgicas so circuitos eletrnicos bsicos que possuem uma ou mais entra-das e uma nica sada. Nas entradas e na sada, podemos associar estados 0 ou 1, ou seja, variveis booleanas. Em eletrnica digital, quando utilizamos portas lgicas, atribumos s entradas e s sadas valores de tenso. Nos circuitos exem-plos de portas lgicas, associaremos ao 5 V o estado 1 e ao 0 V, o estado 0.
A porta lgica mais simples denominada inversora. Nela, a sada igual ao complemento da entrada (figura 2.2).
Tabela 2.1Tabela verdade de y = f(A, B)
A
0
0
1
1
B
0
1
0
1
y
1
0
1
1
A
0
1
y
1
0
tabela verdadesmbolo expresso booleana
PORTA INVERSORA tem somente 1 entrada
y = AA y
A entrada e y sada
Figura 2.2Smbolo, tabela verdade e expresso booleana da porta inversora.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
32 33
A porta OU (OR, em ingls) possui duas ou mais entradas. A sada sempre ser igual a 1 quando uma das entradas for igual a 1 (figura 2.3). A sada ser 0 somente se todas as entradas forem 0.
O smbolo + representa OU lgico e no significa uma soma aritmtica, pois 0 e 1 no so nmeros, mas estados lgicos das variveis.
A porta NOU (NOR) corresponde uma porta OU com a sada invertida (figu-ra 2.4). A sada ser 1 somente se todas as entradas forem 0.
Observe que a bolinha no smbolo nega (complementa) a sada, equivalente barra na expresso booleana, indicando que a porta NOU tem uma sada que corresponde ao complemento da sada da porta OU.
A porta E (AND) possui uma ou mais entradas e sua sada ser 1 somente quando todas as entradas forem iguais a 1 (figura 2.5).
B
0
1
0
1
A
0
0
1
1
y
0
1
1
1
tabela verdade expresso booleana
A sada 0 somente se todasas entradas forem zero
y = A + B (l-se A OU B)
A e B entradas
y sada
smbolo
yB
A
Figura 2.3Smbolo, tabela verdade
e expresso booleana da porta OU.
B
0
1
0
1
A
0
0
1
1
y
1
0
0
0
tabela verdade expresso booleana
A sada 1 somente se todasas entradas forem zero
y = A + B
smbolo
yB
A
Figura 2.4Smbolo, tabela verdade
e expresso booleana da porta NOU.
B
0
1
0
1
A
0
0
1
1
y
0
0
0
1
tabela verdade expresso booleana
A sada 1 somente se todasas entradas forem 1
y = AB ou y = A B
smbolo
yB
A
Figura 2.5Smbolo, tabela
verdade e expresso booleana da porta E.
A porta NE (NAND) corresponde a uma porta E com a sada invertida (figura 2.6). A sada ser 0 somente se todas as entradas forem 1.
A porta OU EXCLUSIVO (XOR) possui uma ou mais entradas e fornecer uma sada igual a 1 somente quando as entradas forem diferentes (figura 2.7).
A porta NOU EXCLUSIVO (XNOR), tambm chamada de COINCIDN-CIA, equivalente a uma porta XOR com a sada invertida (figura 2.8). A sada ser 1 se as entradas forem iguais.
2.2 lgebra booleanaVimos que na lgebra booleana o estudo de circuitos lgicos baseado em ape-nas dois valores (0/1, aberto/fechado, sim/no, verdadeiro/falso etc.), que tam-bm podem ser representados por dois nveis distintos de tenso, chamados, por
B
0
1
0
1
A
0
0
1
1
y
1
1
1
0
tabela verdade expresso booleana
A sada 0 somente se todasas entradas forem 1
smbolo
yB
A
y = AB ou y = A B
Figura 2.6Smbolo, tabela verdade e expresso booleana da porta NE.
B
0
1
0
1
A
0
0
1
1
y
0
1
1
0
tabela verdade expresso booleana
Sada 1 se as entradasforem diferentes
smbolo
yB
A
y = A + B
Figura 2.7Smbolo, tabela verdade e expresso booleana da porta OU EXCLUSIVO.
B
0
1
0
1
A
0
0
1
1
y
1
0
0
1
tabela verdade expresso booleana
Sada 1 se as entradasforem iguais
smbolo
yB
A
y = A B
Figura 2.8Smbolo, tabela verdade e expresso booleana da porta NOU EXCLUSIVO.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
34 35
exemplo, nvel alto (H high) e nvel baixo (L low) ou simplesmente 0 (zero) e 1 (um). A anlise das expresses tambm obedece a esse princpio e, portan-to, perfeitamente aplicvel a nosso estudo.
Os smbolos H/L ou 0/1 podem ser empregados para representar situaes do tipo:
sim/no; verdadeiro/falso; ligado/desligado (on/off ); aceso/apagado.
Obviamente, essas representaes devem estar relacionadas a suas respectivas variveis. Por exemplo, suponhamos que a uma chave do tipo liga/desliga seja atribuda a varivel K. Com base nessa atribuio, podemos representar o esta-do da respectiva chave em um circuito como:
K = 0 (zero) para a condio chave desligada (aberta);K = 1 (um) para a condio chave ligada (fechada).
Alm disso, as funes booleanas so expresses que representam as relaes entre as variveis envolvidas em determinado processo por meio dos operadores lgicos AND () e OR (+).
Exemplo
Um sistema de alarme dever soar quando os sensores A e C estiverem ativa-dos ao mesmo tempo ou quando a chave B estiver ligada e pelo menos um dos sensores estiver ativado. Um modo de encontrar a soluo para o problema a tabela verdade. Para isso, constri-se a tabela verdade com as variveis de entrada envolvidas no problema proposto (no caso, A, B, C) e verificam-se, de acordo com a expresso, os nveis que a varivel de sada (S) dever possuir (tabela 2.2).
Tabela verdade
Toda funo booleana de N variveis pode ser escrita na forma cannica disjun-tiva ou conjuntiva.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
0
0
1
0
1
1
1
A forma cannica disjuntiva obtida da tabela verdade de acordo com o seguin-te procedimento:
a) Escreva um termo (operao lgica E) para cada linha em que a funo igual a 1.
b) Junte os termos obtidos no item anterior com a operao OU (+).
Obs.: as variveis sero barradas ou no conforme seu valor seja 0 ou 1 na-quela linha.
Exemplo
Seja a tabela verdade a seguir
Tabela verdade
F = A B C + A B C + A B C + A B C
A forma cannica conjuntiva obtida da tabela verdade de acordo com o seguin-te procedimento:
a) Escreva um termo (operao lgica OU) para cada linha em que a funo tem valor 0.
b) Junte os termos obtidos no item anterior com a operao E ().
Obs.: as variveis sero barradas se naquela linha seu valor for 1 e no barrada se seu valor for 0.
Exemplo
Na tabela verdade do exemplo anterior, verifica-se que a funo igual a 0 na segunda, terceira, sexta e stima linhas.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
A B C
A B C
A B C
A B C
1 linha: A B C
4 linha: A B C
5 linha: A B C
8 linha: A B C
F
1
0
0
1
1
0
0
1
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
36 37
Tabela verdade
F = (A + B + C) (A + B + C) (A + B + C) + (A + B + C)
2.2.1 Propriedades e teoremas da lgebra booleana
Os teoremas e propriedades da lgebra booleana permitem a simplificao de circuitos lgicos, objetivo final de todo projeto de circuitos digitais. As proprie-dades mais importantes so apresentadas a seguir.
Propriedade da interseco
Est relacionada com as portas E. Os casos possveis so:
A 1 = AA 0 = 0
Obs.: essa propriedade aplicvel a um maior nmero de variveis de entrada.
Exemplos
A B 1 = A BA B 0 = 0
Propriedade da unio
Est relacionada com as portas OU e divide-se em dois casos:
B + (1) = 1B + (0) = B
Essa propriedade tambm vlida para portas OU com mais de duas entradas.
Exemplos
A + B + (1) = 1A + B + (0) = A + B
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
0
0
1
1
0
0
1
2 linha: A + B + C
3 linha: A + B + C
6 linha: A + B + C
7 linha: A + B + C
Propriedade da tautologia
vlida para portas E e portas OU e pode ser verificada nos seguintes casos:
A A = AA + A = A
Essa propriedade vlida para um maior nmero de variveis.
Exemplo
A B + A B + C = A B + C
Propriedade dos complementos
Se aplicarmos um sinal lgico e seu complemento a uma porta lgica, simulta-neamente a sada ser 0 ou 1, dependendo do tipo de porta.
Exemplos
A A = 0A + A = 1
Propriedade da dupla negao
Essa propriedade afirma que o complemento do complemento de uma vari-vel igual a ela prpria. Em forma de expresso matemtica, temos, como exemplo:
A = A
Propriedade comutativa
Essa propriedade semelhante da lgebra convencional e pode ocorrer nos seguintes casos:
A B = B AA + B = B + A
Propriedade associativa
outra propriedade semelhante da lgebra convencional. Os casos possveis so:
(A B) C = A (B C) = A B CA + (B + C) = (A + B) + C = A + B + C
Palavra de origem grega usada em lgica para descrever uma proposio que verdadeira quaisquer que sejam os valores de suas variveis.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
38 39
Propriedade distributiva
Tambm semelhante da lgebra convencional.
Exemplos
A (B + C) = A B + A CA + B C = (A + B) (A + C)
Propriedade da absoro
Os casos mais elementares so:
A + A B = AA + A B = A + B(A + B) B = A B
Em decorrncia dessas identidades, podemos encontrar outras um pouco mais complexas:
A B + A B = A(A + B) (A + B) = AA (A + B) = AA (A + B) = ABA B + A C = (A + C) (A + B)
Dualidade
Seja F uma funo booleana. Define-se a funo dual de F como aquela obtida quando mudamos os operadores + por e por + e os valores 0 por 1 e 1 por 0.
Postulados da dualidade:
1a) X = 0 se x 1 1b) X = 1 se X 02a) X = 1 se x = 0 2b) X = 0 se X = 13a) 0 0 = 0 3b) 1 + 1 = 14a) 1 1 = 1 4b) 0 + 0 = 05a) 1 0 = 0 1 = 0 5b) 0 + 1 = 1 + 0 = 1
1o teorema de De Morgan
O complemento do produto igual soma dos complementos
A B = A + B
Podemos comprovar esse teorema pela tabela verdade a seguir:
2o teorema de De Morgan
O complemento da soma igual ao produto dos complementos
A + B = A B
Esse teorema tambm pode ser comprovado pela tabela verdade.
Como consequncia dos teoremas de De Morgan as funes lgicas j conheci-das podem ser reescritas por um bloco equivalente, permitindo, assim, redese-nhar os circuitos lgicos caso seja conveniente.
As equivalncias bsicas so:
a)Portas NAND (figura 2.9).
Ou seja (figura 2.10):
b)Portas NOR (figura 2.11).
A
0
0
1
1
B
0
1
0
1
A
1
1
0
0
B
1
0
1
0
A B
0
0
0
1
A B
1
1
1
0
A+B
1
1
1
0
Tabela verdade parauma porta NAND
A
B
AB
equivalente a
AB
A
B
A
A + B
B A + BAB =
Figura 2.9Equivalncia entre as portas NAND.
AS S
B
A
B
Figura 2.10Representaes simplificadas das portas NAND.
AS S
B
A
B
Figura 2.11Representaes simplificadas das portas NOR.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
40 41
Exemplo
Consideremos a seguinte expresso lgica:
(A + (B C))
O circuito lgico correspondente implementado com portas lgicas E, OU e INVERSORAS ter o aspecto ilustrado na figura 2.12.
Pela aplicao das identidades do circuito da figura 2.12, o circuito lgico reduz--se conforme apresenta a figura 2.13.
Reaplicando os teoremas de De Morgan para substituir os blocos lgicos da fi-gura 2.13 pelos equivalentes, obtemos a figura 2.14.
BCA + BC
B
A
C
A
A + BC Quebrando a barra superior (adio
se transforma em multiplicao)
A BC
Aplicando a identidade X = X ABC
ABC
Figura 2.12Representao do circuito lgico com portas lgicas
E, OU e INVERSORAS.
ABCB
A
C
A
Figura 2.13Representao simplificada
do circuito lgico com portas lgicas E, OU
e INVERSORAS.
B C B C
ABCABC
B
A
C
A
Figura 2.14Representao simplificada
do circuito lgico com portas lgicas E, OU
e INVERSORAS com substituio dos blocos
lgicos da figura 2.13 por seus equivalentes.
2.3 Descrio de funes lgicas
Os circuitos lgicos podem ser representados por funes booleanas, ou seja, admite-se que todos os circuitos lgicos estabelecem as relaes entre entradas e sada obedecendo funo booleana que os representa. Quando necessrio, possvel obter a funo booleana por meio da tabela verdade do circuito. Alm disso, o circuito lgico pode ser descrito pela conexo de portas lgicas bsicas, independentemente de sua complexidade. A seguir, so descritas as relaes en-tre as formas de representao de um circuito lgico.
2.3.1 Circuito lgico
Consideremos o circuito lgico da figura 2.15. Vamos obter a funo lgica S = f(A, B, C, D), da sada do circuito.
Analisando esse circuito, podemos notar que colocamos na sada de cada porta lgi-ca a expresso booleana correspondente (*), que ser a entrada de outra porta lgica, e assim repetimos o procedimento sucessivamente at a expresso booleana da sada.
Vamos analisar outra situao, considerando a funo booleana y = A B + C. (B + D). Como se trata de uma expresso algbrica (lgebra booleana), devemos respeitar na implementao do circuito a ordem das operaes, associando a multiplicao operao E e a soma operao OU. As operaes entre parnteses devem ser feitas agrupadas (figura 2.16).
2.3.2 Tabela verdade 2
Vamos obter a tabela verdade da funo booleana y = A B C + AC + BC. Para isso, adotamos o seguinte procedimento:
(A B)*
(C + D)*
S(A B) + (C + D)*
C
B
A
D
funo booleanacircuito lgico
S = (A B) + (C + D)
Figura 2.15Representao da funo y = A, B, C, D.
D
B
C
A
B
funo booleana circuito lgico
y = A B + C (B + D)
E
E
OU
OU
y
Figura 2.16Representao da funo y = A B + C (B+D).
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
42 43
1) Montamos a coluna completa de todas as combinaes possveis das variveis (nmero de linhas = 2n + 1, n = nmero de variveis).2) Montamos as colunas auxiliares em quantidade igual ao nmero de parce-las da funo booleana.3) Montamos a ltima coluna para y.
Tabela verdade de y = A B C + AC + BC
possvel obter a expresso booleana por meio da tabela verdade. Para isso, va-mos considerar a tabela verdade a seguir:.
Para montarmos a funo booleana a partir dos valores da tabela verdade, ado-tamos o seguinte procedimento:
1) Consideramos somente as linhas da tabela em que y = 1.2) Fazemos E das variveis que tm valor 1 com os complementos das que tm valor 0, por exemplo:
linha 3 A=0, B=1 e C=0 A B Clinha 5 A=1, B=0 e C=0 A B Clinha 6 A=1, B=0 e C=1 A B Clinha 8 A=1, B=1 e C=1 A B C
Os clculos referentes s colunas
das parcelas da funo booleana,
em geral, so feitos mentalmente ou
em rascunho.A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
y
0
0
0
1
1
0
1
1
A B C
0
0
0
1
0
0
0
0
AC
0
0
0
0
1
0
1
0
BC
0
0
0
1
0
0
0
1
Tabela da verdade de y = A B C + AC + BC
A
0
0
0
0
1
1
1
1
1
2
3
4
5
6
7
8
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
y
0
0
1
0
1
1
0
1
Tabela verdade
3) Fazemos OU dos valores obtidos
y = A B C + A B C + A B C + A B C
Obs.: a numerao das linhas registradas esquerda no necessria; serve so-mente como referncia para a explicao.
2.3.3 Simplificao de funes lgicas
O mapa (ou diagrama) de Karnaugh uma forma ordenada utilizada para minimizar uma expresso lgica, que geralmente produz um circuito com configurao mnima. construdo com base na tabela verdade e pode ser facilmente aplicado em funes envolvendo duas a seis variveis. No caso de sete ou mais variveis, o mtodo torna-se complicado e devemos usar tcnicas mais elaboradas.
Representa-se o mapa de Karnaugh por uma tabela em forma de linhas e co-lunas. Essa tabela, de acordo com o nmero de variveis, dividida em clulas obedecendo proporo 2n, em que n o nmero de variveis de entrada envolvidas.
Mapa para uma varivel de entrada (figura 2.17)
Mapa para duas variveis de entrada (figura 2.18)
Linha no
0
1
A
0
1
f(A)
0 1
(a)
A
(c)
0A
1
(b)
0A
10 1
Figura 2.17Mapa para uma varivel de entrada.
Linha no
0
1
2
3
A
0
0
1
1
B
0
1
0
1
f(A, B)A
0
0
1
AB 1
B
0 2
1 3
Figura 2.18Mapa para duas variveis de entrada.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
44 45
A figura 2.19 apresenta a tabela verdade e o mapa de Karnaugh correspondente para duas variveis.
Mapa para trs variveis de entrada (figura 2.20)
A figura 2.21 apresenta um exemplo de como deve ser representado o mapa para trs variveis, a partir da tabela verdade correspondente.
0
0
1
AB 1
1 0
0 1
0 2
1 3
0
0
1
AB 1
1
1
0 2
1 3
0
0
1
AB 1
0
0
0 2
1 3
(c)(b)(a) (d)
Linha no
0
1
2
3
A
0
0
1
1
B
0
1
0
1
f(A, B)
1
0
0
1
Figura 2.19Representao do
mapa para duas variveis de entrada.
00
0
1
ABC 01 11 10
0 2
1 3
6
7
4
5
A
B
C
Figura 2.20Mapa para trs
variveis de entrada.
ABC
ABC
ABC
ABC (b)
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
X
1
1
1
0
0
0
1
0
C C
1 1
1 0
1 0
0 0
AB
AB
AB
AB
X = ABC + ABC+ ABC + ABC
Figura 2.21Mapa para trs
variveis de entrada.
Mapa para quatro variveis de entrada (figura 2.22)
A figura 2.23 apresenta um exemplo de como deve ser representado o mapa para quatro variveis, a partir da tabela verdade correspondente.
00
00
01
11
10
AB
CD 01 11 10
Figura 2.22Mapa para quatro variveis de entrada.
ABCD
ABCD
ABCD
ABCD
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
1
CD CD
0 1
0 1
0 1
0 0
CD
0
0
1
0
CD
0
0
0
0
AB
AB
AB
AB
X = ABCD + ABCD+ ABCD + ABCD
Figura 2.23Mapa para quatro variveis de entrada.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
46 47
Mapa para cinco variveis de entrada (figura 2.24)
Na figura 2.25, podemos observar a representao do mapa para seis variveis de entrada.
A seguir, vamos analisar o processo de minimizao utilizando os diagramas de Karnaugh e, depois, ver alguns exemplos.
Minimizao de funes utilizando o mapa de Karnaugh
Para realizarmos a minimizao de funes lgicas utilizando o mtodo do mapa de Karnaugh, devemos obedecer s seguintes regras:
00
00
01
11
10
BCA = 0
DE 01 11 100 4 12 8
1 5 13 9
3 7 15 11
2 6 14 10
00
00
01
11
10
BCA = 1
DE01 11 1016 20 28 24
17 21 29 25
19 23 31 27
18 22 30 26
Figura 2.24Mapa para cinco
variveis de entrada.
00
00
01
11
10
CDB = 0
A = 0
EF 01 11 100 4 12 8
1 5 13 9
3 7 15 11
2 6 14 10
00
00
01
11
10
CDB = 1
EF01 11 1016 20 28 24
17 21 29 25
19 23 31 27
18 22 30 26
00
00
01
11
10
CD
A = 1
EF01 11 10
32 36 44 40
33 37 45 41
35 39 47 43
34 38 46 42
00
00
01
11
10
CD
EF01 11 10
48 52 60 56
49 53 61 57
51 55 63 59
50 54 62 58
Figura 2.25Mapa para seis
variveis de entrada.
1) Identificar as clulas nas quais os nveis de sada so iguais a 1.2) Formar enlaces ou agrupamentos de clulas logicamente adjacentes cujos n-veis de sada so iguais a 1.
Obs.: duas clulas so adjacentes se apenas uma das variveis de entrada corres-pondentes troca de valor; portanto, as clulas localizadas nos vrtices do mapa tambm so adjacentes entre si.
3) Os agrupamentos formados devem conter o maior nmero possvel de clulas logicamente adjacentes, mas esse nmero tem sempre de ser uma potncia de 2, ou seja, agrupamentos que tenham 1, 2, 4, 8, 16, 32, ... elementos.
Nota: sempre que um grupo formado, a varivel que muda de estado a eli-minada. Por exemplo: se o grupo engloba parte da regio A e parte da regio A, a varivel A eliminada.
4) Cada agrupamento assim formado corresponde a uma funo lgica E en-volvendo as variveis de entrada entre uma clula e outra que mantm o nvel lgico.5) A expresso lgica final corresponde a uma funo OU envolvendo os agru-pamentos anteriormente mencionados.
Exemplos de minimizao
Exemplos para trs variveis de entrada
1. Z = f (A, B, C) = A B C + AB + ABC + AC (figura 2.26)
HEXA
OITAVA
QUADRA
PAR
TERMO ISOLADO
16 quadros
8 quadros
4 quadros
2 quadros
1 quadro
Agrupamentos possveis
00
0
1
ABC 01 11 10
1 1
1
1
1 1
A expresso lgica minimizada B + AC + AC
Figura 2.26Simplificao das trs variveis de entrada para o exemplo 1.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
48 49
2. Z = f(A, B, C) = AB + BC + BC + A B C (figura 2.27)
A expresso lgica minimizada B + AC.
Exemplos para quatro variveis de entrada
1. Dado o diagrama de Karnaugh da figura 2.28, obtenha a expresso lgica minimizada.
Soluo:
Para ilustrar o processo, primeiramente no de forma ideal, suponhamos que tivssemos selecionado os agrupamentos apresentados na figura 2.29.
00
0
1
ABC 01 11 10
1
1
1
1
1
Figura 2.27Simplificao das trs
variveis de entrada para o exemplo 2.
00
00
01
11
10
AB
CD 01 11 10
1
1
1
1
1
1
1 1
111 1
1
Figura 2.28Simplificao das quatro
variveis de entrada para o exemplo 1.
Enlace I A
Enlace II BC
Enlace III ACD
Enlace IV A B C D
00
00
01
11
10
AB
CD 01 11 10
1
1
1
1
1
1
1 1
111 1
IV II
III
I
1
Figura 2.29Representao dos
quatro enlaces.
De acordo com os enlaces anteriores, a expresso obtida seria:
f = A B C D + ACD + BC + A
Mas ser essa a expresso mnima? Se selecionarmos adequadamente os enlaces de acordo com as regras expostas anteriormente, obteremos a figura 2.30.
Considerando esses novos enlaces, obteremos a seguinte expresso mnima:
f = D + B C + A
2. Minimize a expresso lgica dada a seguir (figura 2.31).
f = A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + + A B C D + A B C D
Soluo:
Expresso lgica minimizada:
F(A,B,C,D) = B C D + A D + A C D + B C D
00
00
01
11
10
AB
CD 01 11 10
1
1
1
1
1
1
1 1
111 1
II
III
I
1
Figura 2.30Nova representao com os trs enlaces.
00
00
01
11
10
AB
CD 01 11 10
1
1
1
1
11 1
1 1
Figura 2.31Representao com os quatro enlaces.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 2ELETRNICA 4
50 51
Exemplo para cinco variveis de entrada
Considere as figuras 2.32 e 2.33.
O resultado obtido :
f = A C D E + B D E + B C D E + A C D
Exemplo para seis variveis de entrada
Considere as figuras 2.34 e 2.35.
00
00
01
11
10
BC
DE 01 11 10
1
1 1
1
1
00
00
01
11
10
BC
DE01 11 10
1
1
1
1
1 1
1
A = 0 A = 1
Figura 2.32Mapa para cinco
variveis de entrada.
00
00
01
11
10
BC
DE 01 11 10
1
1 1
1
III
I
1
00
00
01
11
10
BC
DE01 11 10
1
1
1
1
1
1
1 1
111 1
IV
II
1
A = 0 A = 1Figura 2.33
Representao dos quatro enlaces.
F = A C E + B C E F + A B C D E + A B D E F + A B D E F
00
00
01
11
10
CDB = 0
A = 0
EF 01 11 10 00
00
01
11
10
CDB = 1
EF01 11 10
00
00
01
11
10
CD
A = 1
EF01 11 10 00
00
01
11
10
CD
EF01 11 10
1
1
1
1
1
11
1
1
111
1
1
1
1
Figura 2.34Mapa para seis variveis de entrada.
IV
II
III
I V
00
00
01
11
10
CDB = 0
A = 0
EF 01 11 10 00
00
01
11
10
CDB = 1
EF01 11 10
00
00
01
11
10
CD
A = 1
EF01 11 10 00
00
01
11
10
CD
EF01 11 10
1
1
1
1
1
11
1111
1
1
1
1
1
Figura 2.35Representao dos cinco enlaces.
www.mecatronicadegaragem.blogspot.com.br
Captulo 3
Circuitos combinatrios
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
54 55
C ircuitos combinatrios so aqueles cujas sadas dependem apenas da combinao dos valores das entradas em determinado instante. Neste captulo sero vistos os principais circuitos combinatrios utilizados em sistemas digitais: codificadores, decodificadores, multiplexadores, demultiplexadores e circuitos aritmticos.
3.1 Codificadores/decodificadoresOs sistemas digitais trabalham com informaes representadas por nveis lgicos zeros (0) e uns (1), conhecidos como bits (binary digits, ou dgitos binrios). Portan-to, todas as informaes correspondentes a sinais de som, vdeo e teclado (nmeros e letras), por exemplo, devem ser convertidas em bits para que sejam processadas por um sistema digital. Devido ao nmero de cdigos diferentes criados para a representao de grandezas digitais, fez-se necessrio desenvolver circuitos eletr-nicos capazes de converter um cdigo em outro, conforme a aplicao.
Um codificador um circuito lgico que converte um conjunto de sinais de entrada em determinado cdigo, adequado ao processamento digital.
3.1.1 Codificador de M-N (M entradas e N sadas)
3.1.2 Exemplo de codificador decimal-binrio
Um codificador decimal para binrio possui dez entradas e quatro sadas. A qualquer momento, somente uma linha de entrada tem um valor igual a 1.
CODIFICADOR
N Cdigos
O0O1O2
On1
M Entradas
Codicador de M - N (M - Entradas e N - Sadas)
A0A1A2
Am1
...
...
Figura 3.1Codificador M
entradas e N sadas.
Por exemplo, acionando a tecla 6 (A6 = 1), teremos o binrio de sada 0110, ou seja, S3 = 0, S2 = 1, S1 = 1 e S0 = 0 (figura 3.2).
O diagrama em blocos do codificador pode ser representado conforme a figura 3.3.
Para esse codificador, temos a tabela verdade reproduzida a seguir:
CODIFICADOR7 8 9
4 5 6
1 2 3
0 Proce
ssam
ento
aritm
tico
Decimal Binrio
Figura 3.2Codificador decimal-binrio.
CODIFICADOROU
DECODIFICADOR
A
B
C
D
CH0CH1CH2
CH9
Figura 3.3Diagrama em blocos do codificador.
CH1
1
0
1
1
1
1
1
1
1
1
CH2
1
1
0
1
1
1
1
1
1
1
CH3
1
1
1
0
1
1
1
1
1
1
CH4
1
1
1
1
0
1
1
1
1
1
CH5
1
1
1
1
1
0
1
1
1
1
CH6
1
1
1
1
1
1
0
1
1
1
CH9
1
1
1
1
1
1
1
1
1
0
CH7
1
1
1
1
1
1
1
0
1
1
CH8
1
1
1
1
1
1
1
1
0
1
A
0
0
0
0
0
0
0
0
1
1
B
0
0
0
1
1
1
1
1
0
0
D
0
1
0
1
0
1
0
1
0
1
C
0
0
1
1
0
0
1
1
0
0
CH0
0
1
1
1
1
1
1
1
1
1
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
56 57
Codificador com prioridade
Se observarmos com cuidado o circuito do codificador apresentado na figura 3.3, reconheceremos as seguintes limitaes: se mais do que duas entradas forem ativadas simultaneamente, a sada ser imprevisvel ou ento no aquela que espervamos. Essa ambiguidade resolvida estabelecendo uma prioridade de modo que apenas uma entrada seja codificada, no importando quantas estejam ativas em determinado instante.
Para isso, devemos utilizar um codificador com funo de prioridade. A ope-rao desse codificador tal que, se duas ou mais entradas forem ativadas ao mesmo tempo, a entrada que tem a prioridade mais elevada ter precedncia.
Exemplo de circuito integrado 74147: codificador com prioridade decimal-BCD
A figura 3.4 identifica os pinos do CI 74147 e a tabela verdade correspondente.
Tabela verdade
Observando a tabela verdade do circuito integrado da figura 3.4, conclumos que nove linhas de entrada ativas (ativas em nvel baixo) representam os n-meros decimais de 1 a 9. A sada do CI sugerido o cdigo BCD invertido, correspondente entrada de maior prioridade. Caso todas as entradas estejam inativas (inativas em nvel alto), ento as sadas estaro todas em nvel alto. As sadas ficam normalmente em nvel alto quando nenhuma entrada est ativa (figura 3.5).
Entradas Sadas
2
1
X
X
X
X
X
X
X
0
1
3
1
X
X
X
X
X
X
0
1
1
4
1
X
X
X
X
X
0
1
1
1
5
1
X
X
X
X
0
1
1
1
1
6
1
X
X
X
0
1
1
1
1
1
7
1
X
X
0
1
1
1
1
1
1
8
1
1
0
1
1
1
1
1
1
1
9
1
0
1
1
1
1
1
1
1
1
1
1
X
X
X
X
X
X
X
X
0
D
1
0
0
1
1
1
1
1
1
1
C
1
1
1
0
0
0
0
1
1
1
A
1
0
1
0
1
0
1
0
1
0
B
1
1
1
0
0
1
1
0
0
1
1
2
3
4
5
6
7
8
9
A
B
C
D
11U1
74147N
9
7
6
14
12
13
1
2
3
4
5
10
Figura 3.4Circuito integrado
74147: codificador com prioridade decimal-BCD.
Exemplo de aplicao do CI 74147 em um teclado
Se as chaves estiverem abertas, todas as entradas estaro em nvel alto e as sadas em 0000. Se qualquer chave estiver fechada, a entrada correspondente estar em nvel baixo e as sadas assumiro o valor do cdigo BCD do nmero da chave.
O CI 74147 um exemplo de circuito com prioridade. Dessa maneira, a sada ativa ser relativa chave de maior prioridade entre aquelas que estiverem fecha-das em determinado momento (figura 3.6).
9
8
7
6
5
4
3
2
1(11)
(12)
(13)
(1)
(2)
(3)
(4)
(5)
(10)(14)
(6)
(7)
A
CIRCUITO LGICO146, LS 147
B
C
D
(9)
Figura 3.5Circuito lgico: configurao das portas lgicas do circuito integrado da figura 3.4.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
58 59
O decodificador tambm um circuito combinacional, normalmente usado para habilitar uma, e somente uma, dentre m sadas por vez, quando aplicada uma combinao binria especfica em suas n entradas.
Exemplo de decodificador HEX/BCD sete segmentos
O display de sete segmentos apresenta sete LEDs dispostos de modo que se ob-serve uma estrutura em forma de oito, conforme mostra a figura 3.7.
+5 V
1 k
Codicador
74147
Resistor pull-up em cada chave de sada
NormalBCD
Ch0
Ch1
Ch2
Ch3
Ch4
Ch5
Ch6
Ch7
Ch8
Ch9
O3
O2
O1
O0
Figura 3.6Exemplo de aplicao
do CI 74147.
a
ba
comum
comum
fg
ptocde
g
f b
e c
d
Figura 3.7Display de sete segmentos.
Quando queremos, por exemplo, acender o nmero 0, polarizamos diretamente os LEDs (segmentos) que formam o dgito 0 no display, ou seja, os segmentos a, b, c, d, e, f, para ser possvel visualizar o dgito, conforme ilustrado na figura 3.8.
Para acionar adequadamente o display de sete segmentos a fim de visualizar-mos o cdigo hexadecimal, necessrio um decodificador com as caractersticas apresentadas na figura 3.9 e na tabela verdade correspondente.
Figura 3.8Representao do LED indicando o nmero zero.
aa
b
c
d
e
f
g
a
b
c
d
e
f
g
D
C
B
A
D
C
B
A
Decodicador BCDpara 7 segmentos
Display LEDde 7 segmentos
g
f b
e c
d> CLOCK
C
1
1
1
1
B
1
1
1
1
A
1
1
1
1
1
a
1
1
1
1
1
1
1
1
b
1
1
1
1
1
1
1
1
c
1
1
1
1
1
1
1
1
1
d
1
1
1
1
1
1
1
e
1
1
1
1
D
1
1
0
1
2
3
4
5
6
7
8
9
f
1
1
1
1
1
1
g
1
1
1
1
1
1
SadasEntradas BCD SegmentDisplayOutputs
Decoder OutputsBinary Inputs
Figura 3.9Representao do display e tabela verdade para cada um dos segmentos.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
60 61
Resolvendo os diagramas de Karnaugh correspondentes aos sete segmentos, ob-temos o circuito lgico conforme mostra a figura 3.10.
g
f
e
d
c
b
a
A
DECODIFICADOR BCD - 7 SEGMENTOS
A B B C C D
Figura 3.10Representao do circuito
lgico do decodificador de sete segmentos.
Exemplo de decodificador BCD sete segmentos
A maior parte das aplicaes com displays requer que trabalhemos com o cdigo decimal (BCD). Uma possibilidade utilizar o CI 4511, que um decodificador BCD 7 segmentos. A figura 3.11 mostra a representao dos pinos desse cir-cuito e a tabela verdade detalhada.
Para os cdigos binrios correspondentes aos dgitos maiores do que 9 (1010 at 1111), todas as sadas so colocadas em nvel 0 e, consequentemente, todos os segmentos do display ficam apagados (funo blank).
Sadas Displaytipo
ctodocomum
Entradas BCD
b
1
1
1
1
1
0
0
1
1
1
c
1
1
0
1
1
1
1
1
1
1
e
1
0
1
0
0
0
1
0
1
0
f
1
0
0
0
1
1
1
0
1
1
g
0
0
1
1
1
1
1
0
1
1
a
1
0
1
1
0
1
1
1
1
1
D
0
0
0
0
0
0
0
0
1
1
C
0
0
0
0
1
1
1
1
0
0
A
0
1
0
1
0
1
0
1
0
1
B
0
0
1
1
0
0
1
1
0
0
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
B VDO
4511
DISPLAY
C
LT
BI
LE
D
A
VSS
Entrada D = MSB e entrada A = LSB
Tabela verdade
d
1
0
1
1
0
1
1
0
1
1
0 1 2 3 4 5 6 7 8 9
f
g
a
a
g
d
f b
ceb
c
d
e
Figura 3.11Representao dos pinos do CI 4511 e tabela verdade para cada um dos segmentos.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
62 63
Sinais de controle
Para visualizarmos os cdigos, conectamos as entradas LT (lamp test) e BI (ripple blanking input) em nvel lgico 1 e a entrada LE (latch enable) em nvel lgico 0. Para testarmos os segmentos do display, conectamos a entrada LT em nvel lgico 0 (todos os segmentos do display devero acender, independentemente do cdigo presente nas entradas D, C, B e A).
A entrada LE pode ser utilizada (quando em nvel lgico 1) para armazenar o cdigo presente nas entradas BCD. O display permanecer inalterado at que se aplique nvel lgico 0 na entrada LE para um novo cdigo presente nas entradas BCD.
Conexes externas
O diagrama da figura 3.12 ilustra a utilizao do CI com display de sete segmen-tos ctodo comum.
3.2 Multiplexadores/demultiplexadoresConsideremos a seguinte situao: queremos transferir dados lgicos (0, 1) de quatro entradas para oito sadas, com a possibilidade de qualquer entrada se comunicar com qualquer sada, tendo para isso uma nica via de transferncia de dados (figura 3.13).
Udd
4511
Terra
Terra
Entradas binrias
A
B
C
D
LE9V
LT
BIa
b
c
d
e
f
g
470Rcada
10 kcada
a
g
f b
e c
d
Display7 segmentos
Catodo
Figura 3.12CI com display de sete
segmentos ctodo comum.
Na figura 3.13, o bloco 1 apresenta a ideia bsica de um multiplexador (MUX), ou seja, de vrias entradas, uma selecionada e direcionada para a sada. A seleo representada na figura por uma chave; no circuito real, a seleo feita por meio das variveis de controle (seleo). Nesse exemplo, o multiplexador tem quatro entradas (IM0, IM1, IM2, IM3) e, portanto, precisamos de duas variveis de con-trole, pois possvel com elas obter quatro combinaes de 0 e 1 diferentes.
O bloco 2 apresenta a ideia bsica de um demultiplexador (DEMUX), ou seja, a entrada nica de dados direcionada para uma das vrias sadas, para a sada selecionada.
A tabela 3.5 registra, em cada linha, o caminho de determinada entrada at certa sada por meio das variveis de controle de entrada no MUX e das variveis de controle de sada no DEMUX.
Entradas Entrada Sadas
SadaOM0 ID0
IM0
CM 1
BLOCO 2
IM1IM2IM3
CM 0
OD0OD1
OD7
OD6
OD5
OD4
OD3
OD2
CD0CD1CD20 0IM0 00
4 Comb. dif.
8 Comb. dif.
1 1IM1 00
0 0IM2 10
0
0
1
1 1 1IM3 10
001
101
011
1
OD0
OD1
OD2
OD3
OD4
OD5
OD6
OD711
2 variveis de controle (CM0 e CM1)
4 combinaes de 0's e 1's diferentes e que igual ao nmero de entradas (IM0, IM1, IM2, e IM3)
22
3 variveis de controle (CD0, CD1 e CD2)
8 combinaes diferentes de 0's e 1's e que igual ao nmero de sadas (OD0, OD1, OD2 ........OD7)
23
BLOCO 1
Figura 3.13Transferncia de dados entre os blocos 1 e 2.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
64 65
ENTRADA
DADOS
CONTROLE
MUX DEMUX SADA
CM1 CM0 CD2 CD1 CD0
IM2 1 0 0 1 1 OD3
IM0 0 0 1 1 0 OD6
IM2 1 0 1 1 0 OD6
IM3 1 1 0 0 1 OD1
IM1 0 1 1 1 1 OD7
IM0 0 0 1 0 0 OD4
IM0 0 0 0 1 0 OD2
IM1 0 1 1 0 1 OD5T
A figura 3.14 representa um multiplexador de n entradas de dados, m entradas de controle (seleo) e uma sada.
Vamos implementar um MUX de oito entradas. Para isso, necessitamos de trs variveis de controle, pois 23 = 8, que corresponde ao nmero de entradas (tabela verdade).
Tabela 3.1Tabela verdade
OM0
sada
n entradasde dados
2m = n
m entradas de seleo
IM1
IM0
IM2
IMn 1
CM0CM1CM2CMm 1
MUX
Figura 3.14Multiplexador.
Variveis de controle Sada Produtos das
variveis de controleCM2 CM1 CM0 OM0
0 0 0 IM0 CM2.CM1.CM0
0 0 1 IM1 CM2.CM1.CM0
0 1 0 IM2 CM2.CM1.CM0
0 1 1 IM3 CM2.CM1.CM0
1 0 0 IM4 CM2.CM1.CM0
1 0 1 IM5 CM2.CM1.CM0
1 1 0 IM6 CM2.CM1.CM0
1 1 1 IM7 CM2.CM1.CM0
Observe na tabela verdade que a coluna Sada corresponde s entradas sele-cionadas pelas variveis de controle, como deve ocorrer em um MUX, ou seja, OM0 = IM selecionada.
Sabemos que, se todas as entradas de uma porta E forem 1, exceto uma, que poder ser 1 ou 0, a sada da porta ser 1 ou 0. Ento, temos, por exem-plo, a figura 3.15.
Assim, podemos implementar o MUX de oito entradas e trs variveis de con-trole como apresentado na figura 3.16.
Tabela 3.2Tabela verdade
OM0 = IM5
Se IM5 = 0 OM0 = 0
Se IM5 = 1 OM0 = 1, pois o produto cannico das variveis que selecionam IM5 tambm resulta 1.
CM2CM1CM0
IM5
Figura 3.15Porta E com trs entradas.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
66 67
A bolinha () indica que a entrada foi complementada, substituindo, na repre-sentao, a porta inversora.
Podemos implementar o MUX por meio da tabela verdade. Para isso, devemos considerar que a tabela verdade ter como entrada oito variveis de dados e trs variveis de controle assim, em princpio, uma tabela verdade com 211 = 2048 combinaes.
Somente as linhas em que a varivel de dados selecionada 1, a sada 1 e essa condio independe das demais variveis de dados. Para isso, temos de levar em considerao oito linhas das 2048, e, portanto, a funo booleana de sada a soma do produto dessas oito linhas:
OM0 = IM0 CM2 CM1 CM0 + IM1 CM2 CM1 CM0 + IM2 CM2 CM1 CM0 + IM3 CM2 CM1 CM0 + IM4 CM2 CM1 CM0 + IM5 CM2 CM1 CM0 + IM6 CM2 CM1 CM0 + IM7 CM2 CM1 CM0
Essa funo booleana executada pelo circuito da figura 3.16 (oito portas E e uma porta OU).
possvel implementar funes lgicas diretamente em um multiplexador. Os exemplos a seguir ilustram essa tcnica.
IM0
IM1
IM2
IM3OM0
IM4
IM5
IM6
IM7
CM2
E0
E1
E2
E3
E4
E5
E6
E7
CM1 CM0
Figura 3.16MUX de oito entradas
e trs variveis.
Exemplos
1. Seja a funo y = A B C + A B C + A B C.
Escolhemos um multiplexador com trs entradas de controle (seleo), pois a funo possui trs variveis independentes (figura 3.17). Fazemos uma tabela verdade, relacionando as variveis de controle e as de dados.
As variveis de dados I1, I4, e I5 so levadas para nvel 1, pois correspondem s entradas do MUX que so selecionadas pelas variveis de controle e que aparece-ro na sada conforme estabelecido pela funo. As demais variveis so levadas para o nvel 0. As variveis de controle so as dependentes da funo booleana. A varivel independente representada pela sada do multiplexador.
Para implementarmos o circuito da figura 3.17, podemos usar o CI TTL 74151 multiplexador digital de oito canais (figura 3.18).
y = A B C + A B C + A B C
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
y Dados
I0 = 0
I1 = 1
I2 = 0
I3 = 0
I4 = 1
I5 = 1
I6 = 0
I7 = 0
A B C
A B C
A B C
y
+5V
Tabela verdade
I0I1I2I3I4I5I6I7
ABC
74151
G
variveisde entrada
Figura 3.17Multiplexador com trs entradas de controle e tabela verdade correspondente.
I3
I2
I1
I0
Y
W
G
GND
VCC
I4
I5
I6
I7
A
B
C
1
8
16
9
D0 a D7Y
W = Y
A, B e C
G
entrada de dados
sada
sada
entradas de controle
strobe
Figura 3.18Pinagem do CI TTL 74151 multiplexador digital de oito canais (16 pinos).
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
68 69
Analisando a figura 3.18, temos:
Y apresenta o valor da varivel selecionada;W = Y; G ativo em nvel baixo (indicado com a bolinha na represen-
tao da figura), o que significa que em G = 0 o MUX est liberado para funcionamento normal; para G = 1, Y = 0 independentemente dos valores das entradas A, B e C.
Agora, vamos analisar o CI TTL 74150 (figura 3.19) multiplexador digital de 16 canais (24 pinos) e a tabela verdade correspondente.
Analisando a figura 3.19, temos:
a sada Y complemento da entrada selecionada (ver representao tem bolinha);
o strobe ativo em 0 (ver representao tem bolinha);G = 1 Y = 0, independentemente de A, B, C e D.
2. Seja, na figura 3.20, a funo y = A B C + A B C + A B C. A tabela verdade representa a funo utilizada.
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
A
B
C
D
G
5V
Y
GND
10
7
4
1
5
0
12
248
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16
15
14
13
11
9
seleostrobe
G
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
X
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
X
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
sada
Y
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
0
Tabela verdade
Figura 3.19Pinagem do CI TTL
74150 e tabela verdade correspondente.
Pela associao de multiplexadores, possvel aumentar o nmero de entradas do circuito original, conforme mostra a figura 3.21, e montar um multiplexador de 16 canais utilizando multiplexadores de oito canais cada. Para isso, vamos utilizar o CI 74151, que j conhecemos.
Tabela verdade
y = A B C + A B C + A B C
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
y Dados
I0 = 0
I1 = 1
I2 = 0
I3 = 1
I4 = 0
I5 = 1
I6 = 1
I7 = 1
A B C
A B C
A B C
A B C
A B C
y
+5V I0I1I2I3I4I5I6I7
ABC
74151
G
variveisde entrada
Figura 3.20Pinagem do CI 74151 referentes funo utilizada e a tabela verdade correspondente.
I0I1I2I3I4I5I6I7
IF0IF1IF2IF3IF4IF5IF6IF7
ABC
DA
BC
74151
G
I0I1I2I3I4I5I6I7
IF8IF9IF10IF11IF12IF13IF14IF15
ABC
74151
GG
YF
I0I1I2I3I4I5I6I7
DEF
74151
G
Figura 3.21Associao de multiplexadores utilizando CI 74151.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
70 71
Analisando a figura 3.21, podemos notar que D o bit MSB (bit mais significa-tivo) dos bits de seleo. Assim, temos como exemplos dois endereos:
D A B C 0 1 0 1 IF5 D = 0 seleciona as entradas IF0 a IF7 1 0 1 1 IF11 D = 1 seleciona as entradas IF8 a IF15
O demultiplexador realiza a funo inversa do multiplexador, ou seja, a informa-o recebida em uma nica entrada de dados enviada para uma sada selecio-nada por variveis de controle (seleo).
O demultiplexador representado na figura 3.22 tem m entradas de controle e n sadas.
Vamos implementar um DEMUX de oito sadas. Para isso, necessitamos de trs variveis de controle, pois 23 = 8, que corresponde ao nmero de sadas. Como so oito sadas, h oito tabelas verdades, que podem ser montadas em uma s com as mesmas entradas e as respectivas sadas.
Entradas Sadas
CD2 CD1 CD0 ID0 OD7 OD6 OD5 OD4 OD3 OD2 OD1 OD0
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 1 0 0 0 0 0 0 0
... ... ... ... ... ... ... ... ... ... ... ...
Analisando cada sada, sem a necessidade de montar a tabela verdade completa, conclumos que ela somente ser 1 se a entrada de dados for 1, uma vez que o produto cannico correspondente a essa sada ser 1. Qualquer outra condio levar a sada para 0. A figura 3.23 apresenta um exemplo.
entradade dados
OD0OD1OD2
ODn 1
ID0
CD0CD1CDm 1
DEMUX
Figura 3.22Representao do DEMUX.
Tabela 3.3Tabela verdade para um DEMUX de oito sadas (representao parcial)
Com a expresso booleana de cada sada obtida de maneira semelhante, pode-mos implementar o circuito do DEMUX com portas lgicas (figura 3.24).
OD3 = ID0 . CD0 . CD1 . CD2
produto cannico das variveis de controle para seleo de OD3
Figura 3.23Exemplo para anlise da condio estabelecida no DEMUX de oito sadas.
CD1CD0
CD2
OD0
ID0OD1
OD2
OD3
OD4
OD5
OD6
OD7
Figura 3.24
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
72 73
Entradas Sadas
G1 G2 D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Observando a tabela verdade da figura 3.24, podemos notar que as duas entra-das strobe G1 e G2 so ativas em nvel baixo, e, para seu funcionamento normal, elas devem estar em nvel baixo. Se G1 e G2 no estiverem em nvel baixo, todas as sadas vo para nvel alto. Observe que, em funcionamento normal, somente a sada selecionada est em nvel baixo; as demais encontram-se em nvel alto.
Vamos usar o CI 74154 (figura 3.25) para executar a funo.
y = A B C D + A B C D + A B C D + A B C D
Tabela 3.4Tabela verdade
(CI 74154)
Analisando a figura 3.25, podemos perceber que, como Y sada de uma porta NE, se uma das entradas for 0, Y ser igual a 1. Isso s acontece se uma das sadas corresponder a um dos termos da funo booleana de Y, selecionada pelas variveis de controle (A, B, C, D).
Da mesma forma como foi feito com os multiplexadores, possvel a combinao de demultiplexadores para aumentar a capacidade do circuito, conforme exemplo da figura 3.26. Utilizando o 74154, vamos montar um demultiplexador de 32 sadas.
y = A B C D + A B C D + A B C D + A B C D
1 0 1 1 1 0 0 1 0 0 1 0 1 1 1 1
Y11 Y9 Y2 Y15
ABCDG1G2
Y
Y2Y9Y11Y15
Figura 3.25
A
B
C
D
16 sadasselecionadas E = 0
Y0Y1
G1G2
A
B
C
D
E
G
Y15
A
B
C
D
16 sadasselecionadas E = 1
G = 0 func. normal
G = 1 Y = 1 (todas)
Y0Y1
G1G2
Y15
Figura 3.26DEMUX de 32 sadas.
www.mecatronicadegaragem.blogspot.com.br
CAPTULO 3ELETRNICA 4
74 75
3.3 Circuitos aritmticos
O microprocessador, componente fundamental de um computador, tem em sua arquitetura interna uma ULA (unidade lgica aritmtica), na qual so realiza-das as operaes lgicas e aritmticas. Associando portas lgicas de maneira conveniente, podemos obter circuitos que realizam operaes aritmticas. Deve-mos lembrar que portas lgicas tm como entrada estados lgicos que foram associados aos smbolos 0 e 1, e circuitos aritmticos tm como entrada nmeros.
A adio, a subtrao e a multiplicao de nmeros binrios e decimais so efe-tuadas de modo semelhante, lembrando que o vai um em binrio ocorre quan-do a soma dos dgitos 2 e no 10 como em decimal. Por exemplo:
Agora, vamos calcular:
B1 = (0101 0011 + 0110 1001) e B2 = (0101 1101 + 1000 1110):
1 1 1 os vai um 1 1 10 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1
+ +0 1 1 0 1 0 0 1 1 0 0 0 1 1 1 01 0 1 1 1 1 0 0 1 1 1 0 1 0 1 1
BI = 1 0 1 1 1 1 0 0 B2 = 1 1 1 0 1 0 1 1
Os microprocessadores no possuem circuit
Recommended