21
第第第 第第第第第第第第第 第第 1 8086 第第第第第 第第第第第第第第第第第第第第第第 第第第 8086 CPU 第 第第 第第第第第第第第第第第第第第 第 ,, 第第第第第第第第 第第 第第第第第第第第第第第第 第第 第第第第 第 统一 CPU — 8086 第第第第第第第第第第第 8 086 第第第第 第第第 第第第第第第第第第第第第第 5-1 8086 第第第第第

第五章 处理器总线时序和系统总线

Embed Size (px)

DESCRIPTION

第五章 处理器总线时序和系统总线. 5-1 8086 的引脚功能. 1 、 8086 的工作模式 为了尽可能适应各种各样的使用场合,在设计 8086 CPU 芯片时,使它们可以在两种模式下工作,即 最小模式 和 最大模式 ,也称 最小组态 和 最大组态 。 最小模式 在系统中只有一个 CPU — 8086 ,所有的总线控制信号都由 8086 直接产生,因此系统中的总线控制电路被减到最少。. 最大模式 此模式是相对最小模式而言的;此时系统中有两个或多个微处理器,其中一个是主处理器 8086 ,其它的处理器称为协处理器,它们协助主处理器工作。 - PowerPoint PPT Presentation

Citation preview

Page 1: 第五章 处理器总线时序和系统总线

第五章 处理器总线时序和系统总线

1 、 8086 的工作模式 为了尽可能适应各种各样的使用场合,在设计 8086 CPU 芯片时,使它们可以在两种模式下工作,即最小模式和最大模式,也称最小组态和最大组态。• 最小模式 在系统中只有一个 CPU — 8086 ,所有的总线控制信号都由 8086 直接产生,因此系统中的总线控制电路被减到最少。

5-1 8086 的引脚功能

Page 2: 第五章 处理器总线时序和系统总线

• 最大模式 此模式是相对最小模式而言的;此时系统中有两个或多个微处理器,其中一个是主处理器 8086 ,其它的处理器称为协处理器,它们协助主处理器工作。2、 8086 的引脚功能 8086CPU 采用双列直插式的封装形式,具有 40条引脚。 8086 地址线 20 位,数据线 16 位,采用分时复用的地址 /数据总线,有一部分引脚具有双重功能。

Page 3: 第五章 处理器总线时序和系统总线
Page 4: 第五章 处理器总线时序和系统总线

• AD0~AD15 (三态双向):地址数据公用线,内部采用多路开关切换。

• A16~A19 (三态输出):在访问存储器操作时,作为地址的高四位;在访问外设操作时,这些地址不用。

这四条引脚也用来指示 CPU 工作状态 (S4-S6) 。 RD (输出): ‘读’信号,当 CPU 从外部

读操作时,该信号有效(处于低电平)。• READY (输入):数据准备就绪;当 CPU 读

外部数据时,外部数据准备好,发此信号。• INTR (输入):外部可屏蔽中断请求输入端。

Page 5: 第五章 处理器总线时序和系统总线

• NMI (输入):非屏蔽中断信号输入端。• RESET (输入):复位 CPU ,使 (CS)=FFFFH, (IP)=0000H 。• CLK (输入):时钟输入。在最小模式下,下列引脚含义为:• IO/M (三态输出):访问存储器操作时,该

脚为低;访问外设时该脚为高。• WR (三态输出): CPU ‘写’ 操作。• MN/MX (输入):接高电平时, CPU 处于

最小模式,接地时 CPU 处于最大模式。• ALE( 输出 ):地址锁存允许信号 (Address

Lock Enable) 。

Page 6: 第五章 处理器总线时序和系统总线

3 、 8086 两种工作模式的接线配置 (略 )• 最小模式适用于由单处理器组成的小系统。在这种系统中, 8086 直接产生所有的总线控制信号,不需要总线控制逻辑。• 最大模式和最小模式配置的主要差别是最大模式下多了 8288 总线控制器。解决主处理器和协处理器之间的协调工作问题和对总线的共享控制问题。• 8288 总线控制器对 CPU 发出的控制信号进行变换组合,以形成对存储器和 I/O 端口的读 /写信号和对 8282 及 8286 的控制信号(即控制总线)。

Page 7: 第五章 处理器总线时序和系统总线

5-2 8086 的操作时序 1 、时序概念 在微机系统中, CPU 是在时钟信号控制下,按节拍有顺序地执行指令微操作。以时钟信号为节拍,各微操作执行的时间顺序,称为时序。2 、几种周期的概念• 时钟周期 — 时钟脉冲信号周期;这是 CPU的时间基准。• 指令周期 — 执行一条指令所需要的时间;包括取指令、分析指令、操作数寻址,然后执行指令、保存操作结果等全过程。

Page 8: 第五章 处理器总线时序和系统总线

• 总线周期 — 通过总线进行一次对存储单元或 I/O 端口读或写的操作过程称为总线周期。• 8086 系统总线周期由四个时钟 (T1-T4) 和若干个等待周期 Tw 组成。•注:若存储器或 I/O 端口在数据传送中不能以足够快的速度作出响应,则在 T3 与 T4 间插入一个或若干个等待周期 Tw 。• 总线周期主要有‘读’总线周期和‘写’总线周期两种类型。

Page 9: 第五章 处理器总线时序和系统总线

1 )‘读’周期的时序•   一个基本的读周期一般包含如下几个状态:•T1状态: IO/M 信号有效,指出读内存还是 I/O ;地址输出(分高 4 位和低 16 位); ALE输出地址锁存信号;T2状态:地址信号消失, AD15-AD0 切换成数据总线状态,为读入数据作准备;读信号有效。 T3状态: CPU 检测 Ready 信号的状态,当 Ready 信号有效则进入 T4 状态;否则进入等待周期。

Page 10: 第五章 处理器总线时序和系统总线

Tw状态:在存储器和外设速度较慢时,还要在T3 周期之后插入一个或几个 Tw ,查询 Ready状态,以等待存储器或外设将数据准备好。 T4状态:当检测到 Ready 有效后, CPU 读取数据总线,获得数据。2 )‘写’周期的时序 同‘读’周期基本相同(略)

Page 11: 第五章 处理器总线时序和系统总线
Page 12: 第五章 处理器总线时序和系统总线

5-3 系统总线1 、总线的概念 总线是连接计算机各个部件的公共信号线,是计算机中用来传送信息代码的公共通路。2 、采用总线结构的主要优点• 简化系统结构,便于实现模块化;• 减少连线,可靠性提高;• 便于接口设计标准化。• 缺点是信息传输需分时完成 , 降低了传输速度。

Page 13: 第五章 处理器总线时序和系统总线

3 、总线分类1 )按信号性质: 数据总线、地址总线、控制总线2 )按层次:• 片内总线:又称元件级总线,把芯片内各种不同部件连接在一起的信号线。• 系统总线:用于微机各插件板之间的信息传输。• 外部总线:又称通信总线,用于微机之间或微机与设备之间的通信。例如: RS232C, USB 。

Page 14: 第五章 处理器总线时序和系统总线

4 、总线标准化 为了便于部件或系统间的互连,或不同厂家产品的互换与兼容,需要采用标准总线。 往往是某个公司的产品出了名,它的总线规范被广泛接受,然后被 ISO 或 IEEE 等组织采纳、修改、公布,成为国际标准。 典型标准系统总线如: XT 总线、 AT 总线 ISA 总线 (Industrial standard Architecture) PCI 总线 (Peripheral Component Interconnect)

Page 15: 第五章 处理器总线时序和系统总线

5 、总线的特性定义 作为标准总线,必须在以下方面做出规定:1 )物理特性 总线条数、插头、插座形状、引脚排列等。2 )功能特性 每条线的功能。3 )电气特性 有效电平范围、驱动能力等。4 )时序特性 每条线的有效电平时间顺序。

Page 16: 第五章 处理器总线时序和系统总线

6 、 ISA 总线和 PCI 总线ISA 总线 (Industry Standard Architecture)

XT 总线 (8 位数据宽度 ) 和 AT 总线 (16 位数据宽度 ) 总称 ISA 总线 (工业标准总线 )

PCI 总线 (Peripheral Component Interconnect)

目前普遍使用7 、 PC-104 总线8 、 USB 总线( Universal Serial Bus )

Page 17: 第五章 处理器总线时序和系统总线
Page 18: 第五章 处理器总线时序和系统总线
Page 19: 第五章 处理器总线时序和系统总线
Page 20: 第五章 处理器总线时序和系统总线
Page 21: 第五章 处理器总线时序和系统总线