Upload
neville-stephens
View
130
Download
6
Embed Size (px)
DESCRIPTION
第十五章 双稳态触发器和 时序逻辑电路. 第一节 基本 双稳态触发器 第二节 钟控双稳态触发器 第三节 寄存器 第四节 计数器 第五节 集成计数器. 第一节 基本 双稳态触发器. 时序逻辑电路与输出状态不仅与输入变量有关,而且还与系统先前的状态有关。. 时序逻辑电路的特点:. ① 包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。 ②输入、输出之间至少有一条反馈路径。. 触发器是时序逻辑电路的基本单元,是一种具有记忆功能的逻辑电路。能够储存一位二值信号。. - PowerPoint PPT Presentation
Citation preview
第十五章 双稳态触发器和 时序逻辑电路 第一节 基本
双稳态触发器
第二节 钟控双稳态触发器
第三节 寄存器
第四节 计数器
第五节 集成计数器
时序逻辑电路与输出状态不仅与输入变量有关,而且还与系统先前的状态有关。时序逻辑电路的特点:①包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。②输入、输出之间至少有一条反馈路径。
触发器是时序逻辑电路的基本单元,是一种具有记忆功能的逻辑电路。能够储存一位二值信号。
第一节 基本双稳态触发器
双稳态触发器的特点:
⑴ 具有两个能自行保持的稳定状态;
⑵ 根据不同的输入信号可以置成“ 1” 状态或“ 0” 状态;
⑶ 在输入信号消失后,如果没有新的信号输入,能够保持原状态,直至下一个新的信号输入为止。
基本 R - S 触发器
QSQ D
QRQ D
RD SD Q
0 1
1 0
1 1
0 0
Q
0 11 0
两个输出端反相,规定 Q的状态为触发器的状态。即 Q = 0 , Q=1 时,称触发器为 0 态,又称复位; Q = 1 , Q=0 时,称触发器为 1 态,又称置位。
不 变* 不 定
RD = 0 , SD=1 触发器复
位为 0 态,称 RD 为复位
端; RD = 1 , SD=0 触
发器置位为 1 态,称 SD
为置位端。& A& B
Q
SDRD
Q
10
01
01
10
1Q Q
Q Q
00
11
RD 、 SD 同为 1 , 触发器
保持原状态; RD 、 SD
同为 0 ,触发器状态无法确定,此情况应避免。
与非门组成的 R - S 触发器为负脉冲有效。 基本 R - S 触发器的约束条件是
RD + SD = 1逻辑符号
Q
RD SD
Q
负脉冲有效
基本 R - S 触发器的优点: 结构简单,具有记忆功能。 基本 R - S 触发器的缺
点: 输出直接受输入控制,具 有不定状态。
第二节 钟控双稳态触发器 钟控R-S 触发器
J K 触发器
D触发器
T′-T 触发器
触发器逻辑功能的转换
触发器应用
一、钟控 R - S 触发器 为使触发器能按要求在某一时间翻转,外加一时钟脉冲 CP 来控制。
& B& A
SDRD
& C & D
CPR S
R S Qn+1
0 0
0 1
1 0
1 1
10
不定
CP=0 ,
CP=1,
Qn
0
C 、 D 门 被封锁;
1
SR
SR
复位端 RD 、置位端 SD 负
脉冲有效,不受 CP 控制 。
CP = 1 时,触发器才能翻转。
CP 控制触发器的翻转时刻, R 、 S 控制触发器的翻转状态。
钟控 R - S 触发器为正脉冲有效。
逻辑符号
钟控 R - S 触发器的约束条件是 RS = 0
Q
RD SD
Q
S RC
例:由钟控 R - S 触发器组成的 T′ 触发器如图所示,可完成计数功能,试分析其逻辑功能。解: R =
QQS
RS
n1n QQ
可见, CP 脉冲来一个,触发器翻转一次,即 T′ 触发器可记录 CP 脉冲个数。 要求 CP 脉冲宽度要小于触发器翻转所需时间,否则在一个 CP 作用期间,触发器可能翻转多次,即“空翻”。
Q
RD SD
Q
SR C
钟控 R - S 触发器的 CP 对触发器 的控制是在一个时间间隔内,而不是 控制在某一时刻。
二、主从型 J K 触发器QQ
RD SD
CP
C
主 触 发 器
JK
S
S
R
R
C从 触 发 器
主从型 J K 触发器由主触发器和从触发器组成,主触发器和从触发器时钟信号反相 . 当 CP 上升沿 到来时,主触发器发生翻转,当 CP 下降沿 到来时,从触发器翻转,从而保证在一个 CP 周期中,触发器的输出只改变一次。
显然,输出状态在 CP 下降沿到达时改变。因此,这种触发器为下降沿触发。
J K Qn+1
0 0
0 1
1 0
1 1
01
Qn
Qn
nn1n QKQJQ
复位端 RD 、置位端 SD 负脉冲有效,
不受 CP 控制 。
主从型 J K 触发器将触发器的翻转控制在 CP 下降沿这一时刻。
主从型 J K 触发器无不定状态,组成计数电路,可克服空翻。 主从型 J K 触发器存在一次翻转的问
题。即主触发器在 CP = 1 期间只能翻转一次,要求 J 、 K 状态在 CP = 1 期间不能变化。逻辑符号
负脉冲有效
下降沿触发
Q
RD SD
Q
JKC
例:已知 JK 触发器(下降沿触发)的输入信号 J 、 K 波形如图,试画出 Q 的波形( Q初始状态为 0 )。
CP
Q
1 2 3 4
J
K
三、 D 触发器D Qn+1
0
1
01
D 触发器仅在 CP前沿到达时翻转,是边沿触发器。
DQ 1n
D CPSDRD
逻辑符号
D 触发器无不定状态;克服空翻、一次翻转现象。
Q
例:试画出 D 触发器的输出波形( Qn=0 )。
CP
D
1 2 3
D 触发器的输出状态仅取决于 CP 上升 沿到达时刻输入的状态。
四、 T′ - T 触发器 T′ 触发器
CPSD RD
Q Q
n1n QQ
T 触发器
CP TSD RD
Q Q
T Qn+1
0 Qn
1
nQ
第三节 寄存器
数码寄存器
移位寄存器
一、数码寄存器
寄存器是用于存放各种数码和指令的时序电路。由 N 个触发器组成的寄存器,能存储 N 位二进制代码。
按功能分为数码寄存器和移位寄存器。
数码寄存器寄存数码时是从存入端同时存入,取出时又同时从取出端取出,所以又称为并行输入并行输出寄存器。
1 0 1 1清零寄存
取出0 0 0 01 0 1 1
0 1 0 0
1 0 1 1
二、移位寄存器 移位寄存器按移位方向不同又分为左移、右移和双向移位三种。
1
1
0
10 0 1
1
1
101
74LS194 四位双向移位寄存器
74LS164 八位串入/并出移位 寄存器
74LS395 四位移位寄存器
常用寄存器集成电路
第四节 计数器
异步二进制计数器
同步二进制计数器
十进制计数器
计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外,还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。
按计数功能分类加法计数器减法计数器可逆计数器
按数制分类 二进制计数器二-十进制计数器
按触发器翻转次序分类 同步式计数器异步式计数器
一、异步二进制计数器 异步二进制加法计数
器
F1J Q
CPK
Q0Q2
F0J Q
KF2
J Q
K
Q1
0 012345670
计数顺序 等效十进制数Q2 Q1 Q0
0 00010 1 01
11
11 00
0 0 01 11
0
0 0 01
1
J0 = K0 =1J1 = K1 =1J2 = K2 =1CP1 = Q0
CP2 = Q1
12345678
• 状态表
CP
• 时序图
1 2 3 4 5 6 7 8
Q2
Q0
Q1
若 CP 的频率为 f0 ,则 Q0 、 Q1 、 Q2 的频率分别为 f0/ 2 , f0/ 4 , f0/ 8 。所以计数器有分频作用。
一个触发器可表示一位二进制数,N 个触发器可表示 N 位二进制数,构成 N位二进制计数器,也可称为 2N 进制计数器。可计( 2N - 1 )个脉冲,实现 2N 分频。如:四触发器构成的计数器,称为 2N = 16进制计数器。可计 15 个脉冲,实现 16 分频。
二、同步二进制计数器
F1J Q
CPK
Q0 Q2
F0J Q
KF2
J Q
K
Q1
&
J0 = K0 =1J1 = K1 = Q0
J2 = K2 = Q0 Q1
翻转条件:
Q0 = 1 , F1 翻转
Q0 Q1 = 1 , F2 翻转 触发器在满足翻转条件的情况下, C
P 脉冲到来时可同时翻转,其速度比异步式快。
第五节 集成计数器
T4293
T4290
T4293 (二-八-十六进制计数器)
RD
JQCP0K
Q1Q2
RD
JQKRD
JQK
Q0
RD
JQK
CP1&
R01 R02
Q3
R01 R02 Q3 Q2 Q1 Q0
1 1 0 0 0 0
0 计数 0 计数
CP0 、 CP1 为时钟输入端, R01 、 R02 为复位端,当 R01 = R02 = 11时,计数器清零。 GNDQ1
1 2 3 4
14 13 12 11
+ -+
+5V10 9 8
5 6 7
T4293
R01
Q2
R02 Q0 Q3CP0CP1
八进制 二进制十六进制
例:用 T4293 分别接成五、九进制计数器。 当用 N 进制计数器来完成 M 进制计数功能时 (N>M) ,将输出端信号反馈到复位端,强迫计数器在顺序计数过程中越过 (N - M)个状态。五进制选用 CP1 为输入,Q3~ Q1 为输出。
000→001→010 →011 000 ← 100
101
Q3 接 R01 , Q1 接 R0
2
Q3 Q2 Q1 = 101 ,R01 = R02 = 1 ,复位
Q3 Q2 Q1 Q0 T4293 CP1
R02 R01 CP0
九进制 0000→1000
计数至 1001 ,复位 选用 CP0 为输入, Q3~ Q0
为输出。Q3 接 R02 , Q0 接 R01 、CP1 , Q3 Q0 = 11 ,R01 = R02 = 1 ,复位
Q3 Q2 Q1 Q0 T4293 CP1
R02 R01 CP0
T4290 (二-五-十进制计数器)
GNDQ1
1 2 3 4
14 13 12 11
+ -+
+5V10 9 8
5 6 7
T4290
R01
Q2
R02 Q0 Q3CP0CP1
S91 S92
CP0 、 CP1 为时钟输入端, R01 、 R02 为复位端, S91 、 S92 为置9 端。 当 R01R02 = 11 时,计数器清零;当 S91S92 =11 时,计数器置 9 。
脉冲由 CP0 输入,Q0 输出,为二进制;
脉冲由 CP1 输入,Q3~ Q1 输出,为五进制;
脉冲由 CP0 输入,Q3~ Q0 输出, CP1 与 Q0 相接,为十进制。
常用计数器集成电路( TTL )
74LS160 同步十进制计数器
74LS161 同步二进制计数器
74LS190 同步可逆十进制计数器
74LS293 异步四位二进制计数器
74LS390 双十进制计数器
Q3 Q2 Q1 Q0 T4293 CP1
R02 R01 CP0
Q3 Q2 Q1 Q0 T4293 CP1
R02 R01 CP0
例:用 T4293设计一个 40 进制计数器40 = 4×10
CP
十进制四进制
例:用 T4290设计一个 48 进制计数器
Q3 Q2 Q1 Q0 74LS90 CP1
R02 R01 S92 S91 CP0
Q3 Q2 Q1 Q0 74LS90 CP1
R02 R01 S92 S91 CP0
个位 8 ,十位 4
CP
个位十位
考 试 通 知 考试时间 : 12月 16日 ( 第 11 周周日 )
上午 9:00~11:00
(逸 )B 313 420607班 (逸 )B 318 450605班(逸 )B 314 420608班 (逸 )B 321 450506班(逸 )B 315 420609班 (逸 )B 322 重修(逸 )B 316 450601班(逸 )B 317 450602班