第二章 数字交换和数字交第二章 数字交换和数字交换网络换网络2.1 数字交换原理2.2 T型时分接线器2.3 S型时分接线器2.4 多级时分交换网络2.5 阻塞的概念与计算

2.1 2.1 数字交换原理数字交换原理2.1.1 2.1.1 数字交换数字交换

程控数字交换机的根本任务是通过数字交换来实现任意两个用户之间的语音交换，即在这两个用户之间建立一条数字话音通道。

最简单的数字交换方法是给这两个要求通话的用户之间分配一个公共时隙（时分通路），两个用户的模拟话音信号经数字化后都进入这个特定的时隙（ Time Slot ， TS ），这就是动态分配时隙的方法。2.1.2 2.1.2 时隙交换原理时隙交换原理

时序开关 K 入和 K 出每秒旋转 8000 周，每周所需时间是 125s 。

在 TS1 时隙时， K 入和 K 出分别与接点 1#入和 2# 出相连，即 K 入和 1# 存储单元相连， K出与 2# 存储单元输出相连，此时在 TS1 时隙里传送来的 a 话音信息就存入话音存储器的 1#单元，而话音存储器的 2# 单元内存放的 b 话音信息就在此时通过 K 出的 1# 接点送出，也就是输出端在 TS1 时隙送出 b 话音信息给 TS1 用户。2.1.3 2.1.3 数字交换网络数字交换网络

2.2 T 型时分接线器2.2.1 2.2.1 TT 接线器的基本组成接线器的基本组成

T 型时分接线器（ Time Switch ）又称时间型接线器，简称 T 接线器。它由话音存储器（ Speech Memory ， SM ）和控制存储器（ Control Memory ， CM ）两部分组成，其功能是进行时隙交换，完成同一母线不同时隙的信息交换，即把某一时分复用线中的某一时隙的信息交换至另一时隙。

话音存储器（ SM ）用于暂存经过 PCM编码的数字化话音信息，由随机存取存储器（ Random Access Memory ， RAM ）构成。

控制存储器（ CM ）也由 RAM 构成，用于控制话音存储器信息的写入或读出。

话音存储器存储的是话音信息，控制存储器存储的是话音存储器的地址。

2.2.2 2.2.2 TT 接线器的工作原理接线器的工作原理一、读出控制方式一、读出控制方式

读出控制方式的 T 接线器是顺序写入控制读出的，如图 2.3 所示，它的话音存储器 SM 的写入是在定时脉冲控制下顺序写入，其读出是受控制存储器的控制读出的。

…

TS0TS1TS2

ab c

TS8

bac

TS1TS8TS15

ac

b

0123

8

31

01

8

1531

8

1

2CM

SM

定时

脉冲

A4～A0

RW

图 2.3 读出控制方式的 T 接线器

话音存储器中每个存储单元内存入的是发话人的话音信息编码，通常是 8 位编码。T 接线器的工作是在中央处理机的控制下进行。当中央处理机得知用户的要求（拨号号码）后，首先通过用户的忙闲表，查被叫是否空闲，若空闲，就置忙，占用这条链路。中央处理机 CPU 根据用户要求，向控制存储器发出“写”命令，将控制信息写入控制存储器。

用户 B 的回话信息 b 如何传送，也要由中央处理机控制，向控制存储器下达“写”命令，令其在 1# 单元中写入“ 8” 。二、写入控制方式二、写入控制方式

T 接线器采用写入控制方式时，如图2.4 所示，它的话音存储器 SM 的写入受控制存储器控制，它的读出则是在定时脉冲的控制下顺序读出。

…

TS0TS1TS2

ab c

TS8

bac

TS1TS8TS15

b

a

c

01

8

31

SM

01

8

31

815

1

CM

W

定时

脉冲

A4～A0

R

15

2

图 2.4 写入控制方式的 T 接线器

当中央处理机（ Central Processing Unit ， CPU ）得知用户要求后，即向控制存储器下“写”令，命令在控制存储器的 1# 单元写入“ 8” ，在 8# 单元写入“ 1” 。

2.2.3 2.2.3 TT 接线器的电路组成接线器的电路组成时分接线器的交换容量主要取决于组成该接线器的存储器容量和速度，多以 8端或 16 端 PCM 交换来构成一个交换单元，每一条 PCM 线称 HW （ Highway ）。图 2.5 是 8 端脉码输入的 T 接线器方框图，由复用器、话音存储器（ SM ）、控制存储器（ CM ）和分路器所组成。

TS0TS1

TS0TS1

TS0TS1

HW1

HW0

HW7

HW0

HW1

HW7

0

255 CM

SM

0

255

A7～A0

复用器

分路器

…

…

…

…

图 2.5 8 端输入的 T 接线器

一、复用器一、复用器复用器的基本功能是串 / 并变换和并

路复用。其目的是减低数据传输速率，便于半导体存储器件的存储和取出操作；尽可能利用半导体器件的高速特性，使在每条数字通道中能够传送更多的信息，提高数字通道的利用率。

11 ．串行码和并行码．串行码和并行码如图 2.7 （ a ）所示，串行码是指各

时隙内的 8 位码 D0 ～ D7 是按时间的顺序依次排列。如图 2.7 （ b ）所示，并行码是指各时隙内的 8 位码 D0 ， D1 …， ， D7 分别同时出现在 8 条线上。

TS0TS1

HW7

HW1

HW0输 入

D6D7 D5D3 D2 D1D4 D0 D6D7 D5 D3

D2 D1D4 D0

TS0TS1

D7

D1

D0输 出

HW6HW7HW5 HW3

HW2 HW1HW4 HW0

HW6HW7 HW5 HW3 HW2 HW1HW4 HW0

（a）串行码

（b）并行码

图 2.7 8 端脉码输入的串行码和并行码

每一端的脉码传输速率是 2.048Mbit/s ，若 8端 PCM 脉码输入以串行传输时，其传输速率将达到 16.384Mbit/s ，若 16 端输入时，其传输速率将达到 32.768Mbit/s ，这样高的传输速率会带来许多问题。

22 ．控制时序．控制时序8 端 PCM 脉码输入的 256 个时隙排列方式应是 HW0 的 TS0 ， HW1的 TS0， HW2 的 TS0，

… ， HW7 的 TS0 ； HW0 的 TS1 ， HW1 的TS1， HW2的 TS1 …， ， HW7的 TS1 等等。

33 ．串．串 // 并变换并变换在图 2.6 所示的复用器中，每一条 HW接一个移位寄存器，移位寄存器的输入端为一条线，线上传输的是 32 个时隙的串行码。

44 ．并路复用．并路复用在图 2.6 所示的复用器中， 8 选 1 的电子选择器的功能是把 8 个 HW 的并行码按一定的次序进行排列，一个一个地送出。

二、分路器二、分路器分路器由锁存器和移位寄存器组成，

如图 2.9 所示。其功能与复用器正好相反，完成并 / 串变换和分路输出功能。

三、话音存储器三、话音存储器话音存储器由 RAM 组成，是暂存话音信息编码的存储设备。图 2.10 所示为读出控制方式的话音存储器的原理方框图。话音存储器的写入受定时脉冲控制（顺序写入），读出是由控制存储器读出数据 B0

～ B7 控制进行。

四、控制存储器四、控制存储器控制存储器是由 RAM 、锁存器、比较器和读写控制器组成，图 2.11 所示为具有 256 个存储单元的控制存储器，所以由

8 个二进制数据码 A0 ～ A7 分别表示 256 个单元地址。 A0 ～ A7 是定时脉冲。

2.3 2.3 SS 型时分接线器型时分接线器S 型时分接线器是空间型接线器

(space switch) ，其功能是完成“空间交换”。即在一根入线中，可以选择任何一根出线与之连通。

2.3.1 2.3.1 SS 型接线器的基本组成型接线器的基本组成S 型接线器由 m×n 交叉点矩阵和控制存储器组成。在每条入线 i 和出线 j 之间都有一个交叉点 Kij ，当某个交叉点在控制存储器控制下接通时，相应的入线即可与相应的出线相连，但必须建立在一定时隙的基础上。

2.3.2 2.3.2 SS 型接线器的工作原理型接线器的工作原理根据控制存储器是控制输出线上交叉接点闭合还是控制输入线上交叉接点的闭合，可分为输出控制方式和输入控制方式两种。

一、输出控制方式一、输出控制方式图 2.13 所示为 8×8 S 型时分接线器的组成方框图。

二、输入控制方式二、输入控制方式输入控制方式的 S 型时分接线器，每

条输入线上都配有一个控制存储器，控制该输入线与输出线的所有交叉接点。

2.4 2.4 多级时分交换网络多级时分交换网络2.4.1 2.4.1 T-S-TT-S-T 型时分交换网络型时分交换网络一、读—写方式的一、读—写方式的 T-S-TT-S-T网络网络

T-S-T 交换网络是由输入级 T 接线器（ TA ）和输出级 T 接线器（ TB ），中间接有 S 型时分接线器组成。

11 ．奇偶关系．奇偶关系22 ．相差半帧的关系——反相法．相差半帧的关系——反相法二、写—读方式的二、写—读方式的 T-S-TT-S-T 交换网络交换网络

三、三、 T-S-TT-S-T 交换网络的分析交换网络的分析11 ．输入级．输入级 TT 接线器和输出级接线器和输出级 TT 接线器的接线器的安排安排从原理上讲，输入 T级和输出 T级采用何种控制方式都是可以的，但是从控制的方便，以及维护管理的角度出发，还是有讨论的必要。

22 ．控制存储器的合用．控制存储器的合用由于输入 T级和输出 T级采用了不同的控制方式，故它们的存储器可以合用。

（（ 11 ）读—写方式的合用）读—写方式的合用从图 2.15 可以看出， CMA0 和 CMB0两个控制存储器，一个是在 2# 单元里存 2

4# 地址，一个是在 130# 单元里存 24# 地址，这说明两者合用后，只要在相差半帧（或相差一个时隙）的单元地址里写入同样的话音在 SM 的存放地址就可以了。

（（ 22 ）写—读方式的合用）写—读方式的合用从图 2.16 可以看出， CMA0 和 CMB0

占用的单元地址是相同的，都是 24# 单元，只是单元里存放的话音存储器的地址相差半帧。

2.4.2 2.4.2 S-T-SS-T-S 型时分交换网络型时分交换网络S-T-S三级时分交换网络是由输入 S级、中间 T级和输出 S级组成，如图 2.19 所示。

2.4.3 2.4.3 其他形式的多级时分交换网其他形式的多级时分交换网络络一、一、 T-S-S-T T-S-S-T 网络网络日本 NEC 公司生产的 NEAX-61 是典型的

T-S-S-T 时分交换网络结构。

二、二、 S-S-T-S-SS-S-T-S-S 网络网络S-S-T-S-S 是意大利 Telettra 公司的

DTN-1 数字交换机的交换网络所采用的结构，这种网络是在两侧各配备两级 S 型接线器，中间为一级 T 型接线器。

2.5 2.5 阻塞的概念与计算阻塞的概念与计算2.5.1 2.5.1 阻塞的概念阻塞的概念

所谓阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，而使呼叫损失的情况。

2.5.2 2.5.2 阻塞概率的计算阻塞概率的计算以图 2.15 的 T-S-T网络为例，这是一个具有 16 条输入母线， 16 条输出母线，每条母线上有 256 时隙的交换网络。为了降低阻塞概率，就需要增加级间的链路数即内部时隙数。这样低的阻塞概率可以近似地看作为零，即交换网络可认为是无阻塞网络。