1

第 6 章

输入输出设备与输入输出系统

2

6.1 输入输出设备概述6.1 输入输出设备——人机交互设备输入设备—— 人们可以通过它把要执行的命令和 数据等信息送入计算机。输出设备—— 人们可以从计算机得到所需要的结 果。

3

输入输出设备简明列表

键盘 图形输入设备：鼠标器、图形板、光笔 图象输入设备：扫描仪、传真机、 摄象机、数字相机

条形码阅读器

显示器（字符、图形、图象） 打印机（针式、喷墨、激光） 绘图仪

输入设备

输出设备

4

5.1.2 点阵式设备运行原理 以点阵式运行的设备，通常都是把某些信

息例如字形、图形、图像等，以计算机用户可见的某种形式表示出来。 在计算机显示器，屏幕上，这些被显示的内容是以可见光的形式表现出来的。在打印纸上，通常是以“印刷”（染色）的效果表现出来。

5

点阵式设备运行共同特点：要表示的信息，最终要以平面上以可见的“形状”体现出来。而这些“形状”不管其简单还是复杂，原理上，又都是以许多断续的点的不同布局表示出来的。当一些点彼此之间靠得很近时，使人看上去就像连在一起的样子。

例如：把一些点安排在一条直线上，人们可看见一条直线的形状，把这些点安排在一个方框内，人们可看见一个方框的形状；若在一个英文字母字形的各位上布满点，人们就可以看见英文字母。

6

从组成各种形状的点的布局规律看，有两种情况： （ 1 ）每个被表示的对象有确定的形状（如中、

西文字符、标点符号、简单的几何形状）。要表示这样一些对象，可设法把这些对象的点的布局设置保存在存储器中，需要时再把它们复现出来。

（ 2 ）被表示对象的点的布局没有确定的规律（如油画、照片）。要表示这样一类对象，可设法把油画或照片上所表现的连续变化的内容，在计算机指定的平面上用离散的点表示出来。 简单的应用方式只需为每点分配一个二进制位来区别点的有无，例如 1 表示有点， 0 表示无点。

7

处理一幅图中各处不同的亮暗层次的办法（单一颜色的情况）：

用各处不同亮度（灰度级）来体现一幅图的层次感，即每一点可用几种不同的亮度显示。必须用多个（例如 b 个）二进制位（ bit ）来表示亮度等级 S ，其关系是：

S = 2b

亮度等级越多，表示同一幅图的数据量就越大。

8

处理多种颜色图像的办法： 不同颜色是用 3 基色按不同比例关系混合

而呈现出来的。 例如，为表示 256 种颜色，要用 8 位二进

制位。若希望每种基色都有 256 种亮度，要用 3×8 = 24 个二进制位（ 3 字节）。每个点有 256×256 ×256 种颜色（真彩色）。

9

两个简单的例子：

0 1 2 3 4 5 6 7 X

01234567

Y

直线的点阵表示可用 8 个字节来表示：00 ， 02 ， 0 4 ， 0810 ， 20 ， 40 ， 00

10

0 1 2 3 4 5 6 7 X

01234567

Y

英文字母 A 的字形和它的点阵表示可用 8 个字节来表示：10 ， 28 ， 44 ， 82FE ， 82 ， 82 ， 00

11

作业 4.1. 点阵式设备得以广泛应用的原因是什么 ? 答：以点阵式运行的设备，通常都是把某

些信息例如字形、图形、图像等，以计算机用户可见的某种形式表示出来。其共同特点是：要表示的信息，最终要以平面上以可见的“形状”体现出来。而这些“形状”不管其简单还是复杂，原理上，又都是以许多断续的点的不同布局表示出来的。当一些点彼此之间靠得很近时，使人看上去就像连在一起的样子。这样的事实很容易被人接受，也不会有原理上的争议。所以点阵式设备得以广泛应用。

12

6.2 显示器设备的组成与运行原理 6.2.1 显示器设备概述 显示器设备是以可见光形式显示信息

的输出设备。当前使用最多的是阴极射线管（ CRT ）为主体的显示器，其次是液晶显示器。按显示内容分，可分为字符显示器和图形显示器。

显示器属于以点阵方式运行的设备。显示器是矩形的。沿水平方向和垂直方向分成许多像素。全部像素的数目称为分辨率。常用的分辨率有 640×480 ， 800×600 ，1024×768 。

13

阳极

偏转线圈

阳极帽

显示屏

荧光屏

石墨层

聚焦极灯丝

阴极 栅极

电子枪

电子束

6.2.2 CRT阴极射线管的组成和运行原理

14

显示屏阴极射线管的组成 电子枪 偏转控制装置

显示屏——显示信息的主体部分，由玻璃屏和涂

在内壁的荧光粉薄层组成。荧光粉在电子的撞击下发

处不同颜色和亮度的亮点。

15

电子枪——产生电子束的部件

灯丝——通电后产生热量，使阴极加热 阴极——受热后释放大量电子 栅极——控制电子通过栅极进入阳极的数量。构成 即控制打向荧光屏电子束的强弱， 从而控制亮度 阳极——加速电子束，使其有足够的动能， 提高荧光屏的亮度 聚焦极——对电子束聚焦， 使其打在荧光屏上形成很小的亮点， 保证显示的清晰度

16

偏转控制装置——偏转线圈

控制电子束沿水平和垂直方向的运动轨迹，使电子束能打到屏幕的任意位置。

对彩色显示器，屏幕上每一像素有 3 种颜色的小荧光粉组

成，有 3 个电子枪发出来的电子束能准确打到各自对应的小荧

光粉点上。

17

6.2.3 CRT显示器的组成和运行原理 阴极射线管 扫描控制逻辑组成 显示存储器 字符发生器（ 1 ）扫描控制逻辑部件扫描——电子束在显示屏上按某种轨迹运动。扫描控制逻辑部件——控制电子束扫描轨迹的电路。 逐行扫描 光栅扫描扫描方式 隔行扫描 随机扫描

在显卡上

18

光栅扫描方式 电子束在显示屏上按某种轨迹运动被称

为扫描，控制电子束扫描轨迹的电路被称为扫描控制逻辑部件。

在光栅扫描方式下，电子束要从左到右、从上到下扫描整个屏幕，扫描控制本身不必区分什么位置上有点要显示、什么位置上的点不显示，它只是控制电子束在整个屏幕上重复移动，显示的具体内容则通过另外的逻辑线路提供。

19

逐行扫描

逐行扫描是从屏幕顶端开始，依次连续扫描所有各行。

20

隔行扫描

隔行扫描是先扫描行数无奇数的全部各行，然后再扫描行数为偶数的全部各行。

21

随机扫描方式 在随机扫描方式下，电子束只扫描

在屏幕上有显示内容的位置，而不是整个屏幕。所以这种扫描方式画图速度快，分辨率高，主要用于高质量的图形显示器。其缺点是：它的扫描控制逻辑比较专用、复杂、产品生产批量不够大，价格较高。

22

余辉时间 电子束打在荧光粉上发出的光所持续的

时间，被称为余辉时间。余辉时间的长短主要决定于荧光粉材料的特性，显示器中通常使用余辉时间比较短的这一种。为了在屏幕上有稳定的、至少人们看上去无明显闪烁感的画面，就要把显示的内容不断重复显示，每秒显示的次数，用“场”来说明，电子束扫描完整个屏幕一遍为一场。目前计算机中一般选用每秒 50场来显示画面。

23

显示存储器 VRAM 功能 ：保存将显示在整个屏幕上的全部字符。

保存一个字符要占用 2 字节：一个字节为字符 ASCII 码；一个字节为字符的属性（颜色、亮度等）

例：若屏幕上每行显示 80 个字符，每屏显示 25行，则要占用 VRAM 80×25×2=4000 字节。

在屏幕上显示字符，显示的应该是字符的字形，而表示字符的 ASCII 码，必须有办法从字符的 ASCII 码找出组成相应字符字形的点阵数据。

24

字符发生器 功能：用于保存每个可显示字符字形的点阵数据。

通常 ROM构成。 若每个字符的字形用 7×9 个点阵表示，则每个字符数据要占有 9 个字节。为能显示 95 个 ASCII 码字符（含空格字符），那么应由 9 ×95 = 855 个字节组成。若以 ASCII 码为地址，就能找到保存相应字符点阵的那片存储区。 从扫描过程看，每次从字符发生器读出一个字符的一个点阵行的数据（字节），当先后 9 次读完 9 个存储单元之后，就得到一个字符的全部点阵数据。

25

字符显示器的显示控制过程

RA3~RA0

移位 寄存器 S L

字符发生器

（ ROM ）VRAM

&

OSC

加载控制

水平同步电路

水平消隐 行间消隐 垂直消隐

9

1

1280

1

591 125

1

垂直同步电路

字符时钟

水平同步信号 水平同步信号

≥1

CPU控制

ASCII代码

定时控制电路

点振荡器 点计数器 光栅地址计数器 垂直地址计数器水平地址计数器

26

① 屏幕像素的显示控制 VRAM 、字符发生器、移位寄存器放在显示卡上，由主

机 CPU控制。 显示控制过程 :

① 根据当前被显示字符在屏幕上的位置为地址，到 VRAM 中找出被显示字符的 ASCII 码；

② 再用字符 ASCII 码和电子束所处的字符点阵行位置为地址，到字母发生器中读出该字符的点阵行数据；

③ 把字符点阵行数据送到移位寄存器，通过逐位移位操作，输出被显示内容的显示点控制信号，送 CRT栅极实现对屏幕像素的显示控制 .

27

（ 2 ）显示器的扫描控制 扫描控制电路是显示器的重要组成部分，

是整机的定时制电路。 功能：控制电子束重复扫描整个屏幕，产生多种时序控制信号。

组成： ① 点振荡器 ② 点计数器 ③ 水平地址计数器 ④光栅地址计数器 ⑤垂直地址计数器

28

① 点振荡器 是驱动源，以一定的频率提供连续的脉冲信号，

每个脉冲周期对应一个像素的显示过程，故它的输出既作为视频信号移位寄存器的控制信号，又用于驱动扫描控制逻辑按照扫描的时序要求，提供不同频率关系的时序控制信号，包括在屏幕上一个点阵行中区分字符分界控制信号（由点计数器提供），正在显示的字符位置控制信号及点阵行扫描结束及水平回扫控制信号（由水平计数器提供），还包括用于区分字符行和行间距的控制信号（由光栅地址计数器提供），正在显示的字符行位置控制信号及“场”扫描结束及垂直回扫控制信号（由垂直地址计数器提供）。

29

字符显示器的显示控制过程

RA3~RA0

移位 寄存器 S L

字符发生器

（ ROM ）VRAM

&

OSC

加载控制

水平同步电路

水平消隐 行间消隐 垂直消隐

9

1

1280

1

591 125

1

垂直同步电路

字符时钟

水平同步信号 水平同步信号

≥1

CPU控制

ASCII代码

定时控制电路

点振荡器 点计数器 光栅地址计数器 垂直地址计数器水平地址计数器

25 行，每行 25 字符，每字符 9×14 点阵

30

该图表示的是分辨率为 720×350 的例子，每行显示 80个字符，一屏显示 25行，每个字符在屏幕上占据 9×14个点阵（像素）位置，在这样一个区域被称为一个字符窗口，点计数器中的 9和行计数器的 14，用于确定窗口的大小。若一个字符用 7×9个像素显示，则字符间距为 2个像素，行间距为 5个像素。水平回扫和垂直回扫过程不应有任何像素，这被称为水平消隐和垂直消隐。水平回扫中的 18是指水平回扫要占用显示 18个字符点阵行的时间，垂直地址计数器中的 1，是指垂直回扫要占用显示一行字符的时间。

31

RA3~RA0

移位 寄存器 S L

字符发生器

（ ROM ）VRAM

&

OSC

加载控制

水平同步电路

水平消隐 行间消隐 垂直消隐

9

11880

1

59

1

125

1

垂直同步电路

字符时钟

水平同步信号 水平同步信号

≥1

CPU控制

ASCII代码

定时控制电路

点振荡器 点计数器 光栅地址计数器 垂直地址计数器

字符显示器的显示控制过程

水平地址计数器

25 行，每行 80 字符，每字符 9×14 点阵

32

② 点计数器 对点振荡器进行 9 分频，提供屏幕上一个点阵行中区分字符分界的控制信号和字符时钟。

③ 水平地址计数器 对点计数器进行（ 80+18 ）分频，提供正在显示的字符位置控制信号，点阵行扫描结束及水平回扫信号，水平同步信号。扫描完 80 个字符后，用 18 个字符点阵行的时间回扫到下一行的起始点。回扫期间向 CRT 栅极加水平消隐脉冲。

33

RA3~RA0

移位 寄存器 S L

字符发生器

（ ROM ）VRAM

&

OSC

加载控制

水平同步电路

水平消隐 行间消隐 垂直消隐

9

11880

1

59

1

125

1

垂直同步电路

字符时钟

水平同步信号 水平同步信号

≥1

CPU控制

ASCII代码

定时控制电路

点振荡器 点计数器 光栅地址计数器 垂直地址计数器

字符显示器的显示控制过程

水平地址计数器

25 行，每行 80 字符，每字符 9×14 点阵

34

④ 光栅地址计数器 对水平地址计数器的输出进行（ 9+5 ）分频，提供区分字符行和行间距控制信号。每扫描了字符点阵的 9行后，形成 5 行的行间消隐信号送 CRT 栅极。⑤ 垂直地址计数器 对光栅地址计数器的输出进行（ 25+1 ）分频，提供正在显示的字符行位置控制信号、场扫描结束及垂直回扫控制信号。每扫描完25 行字符后，用 1行的时间回扫到屏幕左上角的起始点。回扫期间提供垂直消隐信号和垂直同步信号。

35

RA3~RA0

移位 寄存器 S L

字符发生器

（ ROM ）VRAM

&

OSC

加载控制

水平同步电路

水平消隐 行间消隐 垂直消隐

9

11880

1

59

1

125

1

垂直同步电路

字符时钟

水平同步信号 水平同步信号

≥1

CPU控制

ASCII代码

定时控制电路

点振荡器 点计数器 光栅地址计数器 垂直地址计数器

字符显示器的显示控制过程

水平地址计数器

25 行，每行 80 字符，每字符 9×14 点阵

36

工作过程： 开始时，电子定位在屏幕左上角位置，首先去取

VRAM 中对应屏幕第一行第一个字符的 ASCII 码，接下来到字符发生器取来该字符的第一个点阵的数据并送到移位寄存器，移位过程中的输出就是显示要用的视频信号，显示完 9 个像素的内容（包括字符间距）之后， 再到 VRAM 中对应屏幕第一行的第二个字符 ASCII 码，接下来到字符发生器中取来该字符的第一个点阵行的数据并送到移位寄存器，如此等等， …… 直到显示完 80 个字符的第一个点阵行的内容，接着水平回扫；

37

再到 VRAM 中取对应屏幕第一行第一个字符ASCII 码，接下来到字符发生器取来该字符第二个点阵行的数据送移位寄存器； ……，重复显示完 80 个字符的第二个点阵行的内容；

……

当显示完 9 个点阵行全部数据后，第一行 80 个字符就被显示在第一行位置；

接着执行 5 个点阵行的字符行间消隐，并开始第二 ` 行的显示过程；

当显示完 25 行之后，再执行一次垂直回扫，从而完成一屏字符的显示过程，这样的显示每秒重复 50 次。 （每秒扫描 50场）

38

2002年 1月试题 一、 66. 对西文输出的字符设备，在计算机的

内存储器中存储的是字符数据的每个字符的 码，输出（包括显示或打印）的则是每个字符的 ，设备在的字符发生器的主要功能是解决从字符的 码和字符 间的对应关系。答案： ASCII 点阵信息 ASCII 点阵信息

39

2003年 7月试题 三、 3 在 PC机系统中，为了使选用的 CRT器件的显示

器既能显示字符又能显示简单的图形，在显示接口卡中包括哪些功能部件？显示字符和显示简单的图形的运行过程的主要区别是什么？答案： 包括显示存储器，字符发生器，产生视频信号的移位寄存器等。显示字符时，是通过从显示存储器取得被显示字符的 ASCII 码和显示属性信息，再从字符发生器找到该字符字形的相应点阵信息，并经过移位寄存器给出视频信号送到 CRT 器件。而显示图形时，显示存储器中存放的是图形中的每个显示点（像素）的显示属性，要求显示存储器的容量足够大，它不再使用字符发生器，而是直接把图形的点阵信息经移位寄存器送到 CRT 器件。

40

6.2.4 CRT 图形显示器 （了解，自学）

6.2.5 计算机终端 （了解，自学）

6.2.6 液晶显示器的组成和运行原理 （了解，自学）

41

6.3 打印机设备的组成和运行原理

针式打印机

打印机 喷墨式打印机

激光式打印机

42

优点 缺点 应用场合

针式打印机

对打印纸无特殊要求，可打印多层复印纸，价格低，打印成本低

打印速度慢噪声大打印质量差

通常打印；需打印多层复印纸的场合

喷模式打印机

打印速度快打印质量好噪声底，价格低

打印成本高需用普通复印纸

最广泛应用

激光式打印机

打印质量最好打印速度最快噪声最低

需用质量好的复印纸；价格最高；打印成本最高

因价格贵，普及程度低，一般应用于特殊场合

三种打印机的比较

43

6.3.1. 针式打印机的组成和它打印过程 针式打印机的构成 （ 1 ）机械部分： 走纸机构 色带机构 打印头 （ 2 ）打印控制逻辑电路： 字形发生器 缓冲存储器

44

走纸机构

由步进电机驱动走纸，有压轮磨檫走纸和链式纸孔走纸两种驱动方式，每打印完一行字符，走纸机构带动打印纸走一定距离。使用中切勿让两种驱动方式（如果都有）同时起作用。链式纸孔走纸驱动方式下，打印纸不会走斜。

45

色带机构

色带机构的作用是提供打印色源 。色带通常被安装在色带盒内，在打印过程中，色带在传动机构的带动下不停地移动，以便使打印针比较均匀地撞击在整条色带的各个位置，减少对某一个局部的磨檫，延长色带的使用时间。

46

打印头 打印头是针式打印机中形成打字字形的关键

机构。通常由纵向排列的 9 个打印针（多用于西文打印）或 24 个打印针（多用于中文打印）两种类型。（参见教材 P241 图）

每根打印针是由具有刚性和韧性都很好的金属材料制成，可以沿着导轨前后运动；运动的动力来自电磁铁的正向（前进）推动和机械弹簧的反向（后退）推动。当电磁铁的线圈中给出一个脉冲电流时将产生磁场，电磁衔铁会在这一磁场的作用下向前移动，推动打印针也向前冲击色带；当线圈中的电流消失后，磁场消失，电磁衔铁也失去作用，机械弹簧的反向推力把打印针推回原位置。

47

（ 2 ）打印控制逻辑电路 字形发生器 存放字符的点阵信息 构成 缓冲存储器 存储被打印字符的编码 字符发生器——存放字符的点阵信息，包括西文、

中文的点阵信息库。 缓冲存储器——存储 CPU 送来的被打印字符的编码，容量至少存储一行字符的编码。

由字符的编码找到它的点阵信息是在打印机控制逻辑电路之内完成的，并用这些点阵信息控制打印针的运动。针式打印机和 CRT 字符显示器工作原理有许多相同之处。

48

针式打印机和 CRT字符显示器的差别： 针式打印机用打印针撞击色带产生印染点；

CRT 字符显示器以整屏信息为单位连续扫描以维持稳定的显示画面，故它需要显示存储器 VRAM ，而针式打印机接收到要打印的一纵列点阵信息并完成打印之后，这些点阵信息就不再有用了；光栅扫描的 CRT 显示器，电子束在整个屏幕上按逐个横行的扫描方式重复，扫描完多个横行才完整显示出一行字符，针式打印机则是按逐列打印方式打印出字符的点阵列，几次后打印出一个完整的字符。

49

作业 4.4. 针式打印机由哪些部件组成？简述打印头的结构和打印出一个字符的原理性过程。

答：针式打印机由属于机械部分的走纸机构、色带机构和打印头以及属于打印控制逻辑电路的字形发生器缓冲存储器组成。

打印头是针式打印机中形成打字字形的关键机构。通常由纵向排列的 9个打印针或 24个打印针两种类型。每根打印针是由具有刚性和韧性都很好的金属材料制成，可以沿着导轨前后运动；运动的动力来自电磁铁的正向（前进）推动和机械弹簧的反向（后退）推动。

50

打印控制逻辑电路中的字符发生器用于存放字符的点阵信息，缓冲存储器用于存储 CPU送来的被打印字符的编码。由字符的编码找到它的点阵信息，并用这些点阵信息控制打印针的运动。针式打印机用打印针撞击色带产生印染点；在它接收到要打印的一纵列点阵信息并完成打印之后，这些点阵信息就不再有用了；它按逐列打印方式打印出字符的点阵列，几次后打印出一个完整的字符。

51

2003 年 1月试题 三、 4．简要说明常规针式打印机的组成和打印一个字符的工作过程。（ 9分）答案： 针式打印机由属于机械部分的走纸机构、色带机构和打印头以及属于打印控制逻辑电路的字形发生器缓冲存储器组成。

打印控制逻辑电路中的字符发生器有于存放字符的点阵信息，缓冲存储器用于存储 CPU 送来的被打印字符的编码。由字符的编码找到它的点阵信息，并用这些点阵信息控制打印针的运动。针式打印机用打印针撞击色带产生印染点；在它接收到要打印的一纵列点阵信息并完成打印之后，这些点阵信息就不再有用了；它按逐列打印方式打印出字符的点阵列，几次后打印出一个完整的字符。

52

6.3.2. 喷墨印字机的组成和它的印字过程

喷墨头 充电电极 字符发生器构成 偏转电极 高压电源 纸及走纸机构 墨水泵 墨水循环流动系统： 墨水容器 过滤器 收集槽

53

喷墨印字机的打印过程： 墨水在墨水泵的高压作用下及压电陶瓷的高频伸缩作用下，通过喷嘴喷出墨水滴射流；

墨水滴通过受字符发生器控制的充电电极区，被充电到一定的电量；

充电后的墨水滴在接有高压的偏转电极的作用下，喷射到打印纸在垂直方向的位置，墨水滴在垂直方向的偏转距离取决于其充电量；水平方向的位置则由移动喷墨头完成；

不偏转的墨水经回收器、过滤器、墨水容器、墨水泵循环流动。

54

6.3.3. 激光印字机的组成和它的打印过程 激光印字机是激光技术和电子照相技术相结合的产物。激光印字机的原理组成：

走纸机构

激光扫描系统

电子照相部分

印字字形发生器

控制器

55

激光扫描系统 功能：控制激光束能扫描到字形鼓（又称光导鼓）柱面的任何位置。它由激光器、偏转调制器、扫描器和光路组成。激光器提供印字机运行所使用的光源。偏转调制器通常用声光器件（在器件内，用超声波改变媒体对光的衍射特性来改变光的传播方向）调制激光束的传播方向，扫描器实现激光束沿字形鼓的轴线重复做横向移动，激光书的纵向运动是靠字型鼓的旋转完成的。这样，通过字形鼓的旋转和激光束的水平移动，就可以扫描到柱面的任何位置。

56

电子照相部分 核心部件是字形鼓，又称光导鼓，

这是一个圆柱形（鼓形）的物体，柱面高度光洁，镀有一层由硒 -碲合金组成（ P型半导体材料）的具有良好光导特性（光线照射后电阻率降低为原来的 1/

100 到 1/1000 ）的材料，用于完成对打印内容的照相、显影和转印。

57

电子照相的全过程： 准备阶段

照相阶段

显影阶段

转印阶段

定影阶段

58

准备阶段： 开始时，通过电晕放电装置（用于

使附近的空气电离）对光导鼓表面均匀地充上一层正电荷（离子化的空气分子），其表面电位可达几百伏。光导材料的内层感应出负电荷的电子，在没有光照的情况下，二者隔着光导层互相吸引 ，既不会中和也不会离去。

59

照相阶段： 在由被打印信息控制而提供出来的

激光束扫描光导鼓时，光导鼓的不同部位发生了变化。在激光束照射到的部分电阻率降低，该处的电荷将被放掉；激光束未被照射到的部分的带电情况不变，这些剩下来的静电区就是被打印信息的潜像。

60

显影阶段： 用的是墨粉和表面涂有树脂薄膜、直径

为几百微米的玻璃珠为载体的混合物，运动中它们互相摩檫产生静电，墨粉被吸引在载体表面。当这些载体流过正经过这里的带有经典潜像信息的光导体表面时，载体表面的墨粉被潜像的静电电荷所吸引，离开载体而留到了光导体表面，从而形成了由墨粉显示出来的字形。

61

转印阶段： 完成把光导体表面的字形墨粉转移

到打印纸上，多数采用在打印纸的背面（打印纸的另一面贴到光导体表面）通过电晕放出与墨粉所带电荷极性相反、电位更高的电荷，通过强力电场把墨粉抢到打印纸上来，这就在打印纸上有了静电吸附着的墨粉字形。

62

定影阶段： 是把墨粉牢靠永久固定在打印纸上

的工作。这是通过红外光加热或辐射加热的办法，要 100oC 的温度把墨粉熔化并凝沾在打印纸上，从而完成完整的打印过程。

63

作业4.5．说明激光印字机打印一页文字的原理性的工作过程。答案：打印操作的运行过程：带电器在记录鼓表面充一层电荷，印字机控制器把要打印的内容（如字符）的点阵信息以激光束的形式照射到已带电的记录鼓表面，以放掉无打印点要求的全部位置上的电荷，当记录鼓转动到碳粉盒处，有打印点要求的位置上的电荷会将碳粉吸引上来，当带有碳粉字形的记录鼓转动到转印装置处时，打印纸正处在记录鼓和转印装置之间，转印装置上所加的更强的反向电荷将把记录鼓上所带有字形碳粉吸引到打印纸上，加热部分将把纸上的碳粉熔化并烘干，使已在打印纸上的字形牢固地保存下来，完成了打印过程。

64

试题一 四、 2. 比较针式、喷墨式、激光 3类打印机各自的优缺点和主要应用场所。

优点 缺点 应用场合

针式打印机

对打印纸无特殊要求，可打印多层复印纸，价格低，打印成本低

打印速度慢噪声大打印质量差

通常打印；需打印多层复印纸的场合

喷模式打印机

打印速度快打印质量好噪声底，价格低

打印成本高需用普通复印纸

最广泛应用

激光式打印机

打印质量最好打印速度最快噪声最低

需用质量好的复印纸；价格最高；打印成本最高

因价格贵，普及程度低，一般应用于特殊场合

65

模拟试题 四、 2 （试题五 三、 3）

（ 5 分） 说明激光打印机原理性组成和完成打印操作的运行过程；

答案：

激光打印机原理性组成，记录鼓，带电器，印字机控制器，碳粉盒，打印纸及其走纸机构，转印装置，加热部分等；

66

打印操作的运行过程：带电器在记录鼓表面充一层电荷，印字机控制器把要打印的内容（如字符）的点阵信息以激光束的形式照射到已带电的记录鼓表面，以放掉无打印点要求的全部位置上的电荷，当记录鼓转动到碳粉盒处，有打印点要求的位置上的电荷会将碳粉吸引上来，当带有碳粉字形的记录鼓转动到转印装置处时，打印纸正处在记录鼓和转印装置之间，转印装置上所加的更强的反向电荷将把记录鼓上所带有字形碳粉吸引到打印纸上，加热部分将把纸上的碳粉熔化并烘干，使已在打印纸上的字形牢固地保存下来，完成了打印过程。

67

6.4 计算机的输入设备 6.4.1 计算机键盘的运行原理 机械部分 组成 电子线路部分

电子线路部分的功能：① 识别按下的是哪一个键，并产生该键的编码；② 将编码从并行格式转换换为串行格式，逐位传送给计算机主机。

68

并行接口

并行接口

+5V

10kΩ

键盘

0 行

1 行

n 行

0 列 1 列 2 列 m 列

键盘中识别闭合键的逻辑线路

69

识别闭合键的工作原理： 运行时，轮流为 n 行中的一行接通低电位，其

它行给高电位，并检查m 行的各列的电位值。若所有的键都未按下，则没一列都不会与行连通，各列均为高电位。若只有一键按下，即进入闭合状态，就会把它所连接的行线和列线连通，此列线变成低电位。因此，可以一个行线和列线同时为低电位来表明一个闭合键的位置。再用行线和列线的编码去查表，就得到闭合键的编码值。

实际应用中，由键盘线路板上的 CPU 通过并行接口为行线轮流输出一位 0值，再通过另一并行接口读入列线的值以判断列线的电位情况，最后，再由 CPU 用行线和位线的编码去查闭合键的编码码值。

70

6.4.2 鼠标设备（自学）

71

6.5 计算机输入输出系统概述

主要作用：连通计算机各个功能部件和设备，在它们 之间实现数据交换。

计算机总线 硬件部分输入输出系统 输入输出接口 软件部分——依靠操作系统软件 的支持

72

输入输出系统应解决的问题： （ 1）建立系统总线，协调各部件和设备相互连通与交换信息。

（ 2）用接口卡解决不同 CPU 和不同输入输出设备之间的连通、沟通、匹配、缓冲等种种需求。

（ 3）引进程序中断方式和存储器直接访问方式，支持多个 I/O 设备并发（同时）执行输入输出操作，减少在输入输出操作过程中对 CPU 的干预，提高 CPU 的工作效率。

73

2004年 7月试题 二、填空题3．计算机输入输出子系统，通常由

、 和 等 3 个层次的逻辑部件和设备

共同组成， 用于连接计算机的各个部件为一体，构成完整的整机系统，在这些部件之间实现信息的相互沟通与传送。

答案： 计算机总线 输入输出接口 操作系统 计算机总线

74

2004年 1月试题 二、填空题 

2．计算机输入输出系统的硬件部分主要由 和 两部分组成，软件方面则需要有 软件的支持。

答案： 计算机总线 输入输出接口 操作系统

75

6.6 计算机总线 6.6.1. 计算机总线概述 计算机总线是在计算机各功能部件之间传

输信息的公共通路，包括传输数据（信息）信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。每次传输时，总线可以从多个信息来源中选择其一并传输的一个（或多个）信息接收部件。

对总线的要求：由于总线上往往要连接许多部件或设备，传输的距离较长，故要求总线线路有足够强的驱动能力。

76

总线的硬件组成—— 通常用集电极开路输出的电路或输出端有高阻态输出支持的电路构成。这样的线路的输出端可以直接连接在一起，实现把多路输出中的某一路信息送到总线上。

低 高 高

总线

77

总线按功能分类 :

数据总线（ data bus ， DB ）

地址总线（ address bus ， A

B ）

控制总线（ control bus ， CB ）

78

各种总线的功能及位数对计算机性能的影响：

① 数据总线——在计算机部件之间传送数据（指令）信息。数据总线的时钟频率和宽度（位数）的乘积正比于它所支持的最大的数据输入输出能力。

79

各种总线的功能及位数对计算机性能的影响：

②地址总线——在计算机部件之间传送地址（内存地址， I/O 设备地址）信息。 地址总线的宽度（位数）决定了系统可寻址的最大内存空间。

若地址总线的位数为 n ，则最大可寻址空间为 2n 。

例： n=20 ，则最大可寻址空间为 220 = 1MB

n=30 ，则最大可寻址空间为 230 = 1GB

80

各种总线的功能及位数对计算机性能的影响：

③ 控制总线

给出总线周期类型、 I/O操作完成的时刻、

DMA周期、中断等有关控制信号。

81

总线周期： 总线周期指的是通过总线完成一次内存操作或一次输入输出设备的读写操作所必需的时间。

依据具体的操作性质，可以把一个总线周期区分为内存读周期，内存写周期， I/O读周期， I/O写周期 4 种类型。更具体地讲，总线周期由两个时间段组成：地址时间，数据时间。

地址时间—— CPU向内存 I/O 设备送出地址信息高地址总线。

数据时间—— CPU完成数据读写。

82

0等待状态与等待状态 0 等待状态—— 被读写的内存和外设运行速度足够快，可以在一个数据周期内完成读写操作。

等待状态—— 被读写的内存和外设的运行速度低，不能在一个数据周期内完成读写操作，须再增加一个到几个数据周期时间用于继续完成读写操作，之后才结束总线周期。

83

总线正常传送方式与 Burst（急促）传送方式

正常传送方式—— 通过一次地址时间紧跟一次数据时间完成一个数

据传送过程。

Burst 传送方式（成组数据传送方式）—— 通过一次地址时间跟多次数据时间，高速完成一

组（多 ) 个数据传送。 例：利用主存的并行读写技术 利用一体多字结构或交叉编址技术

84

2001年 7月试题 一、 5.

在计算机系统中，地址总线的位数新决定了内存储器 空间，数据总线的位数与它的工作频率的乘积 该总线最大的输入 /输出能力。

答案：最大可寻址 正比于

85

6.2.2 计算机总线构成

单总线结构

总线结构方案 双总线结构

三总线结构

86

单总线结构

CPU 主存输入

设备

输出

设备

总线

CPU输出

设备

87

单总线结构 计算机使用唯一的一组总线（ DB 、 A

B 、 CB ），计算机系统中所有的部件都连接到这组总线上。

优点：结构简单，成本低，易于接入新的设备。

缺点：不利于提高总线上的数据传输率。 因为所有部件、设备都连接到并争用这唯

一的一组总线每次只能在两个部件之间传输数据（不支持对总线的并发传输操作），不同的数据传输只能串行完成。

88

双总线结构

ISA / EISA

CPU 主存

扩展总线控制线路

I/O设备1 I/O设备2

处理机总线

32MHz 4B~8B

8.33MHz

1 , 2 , 4 B

在计算机中配置两组总线，即在处理机总线上通过一块扩展总线的控制线路，提供出另外一组总线（输入输出总线）

处理机总线时钟频率高，数据线位数多，实现 CPU 与主存间的高速数据传送；输入输出总线时钟频率较低，数据线位数较少。 优点：两组总线可并发执行输入输出操作。大大提高了总线的输入输出能力和计算机的总体性能。

89

三总线结构

-CPU 主存

PCI桥

I/O设备1 I/O设备2

处理机总线66MHz 4B~8B

ISA / EISA 8.33MHz

1 , 2 , 4 B

. . . . .

PCI BUS 33MHz 4B

扩展总线控制线路

I/O设备3 I/O设备4

接快速设备

接慢速设备

90

（ 3）三总线结构 计算机中配置了 3 组总线。处理机总

线通过 PCI桥控制总线，提供一组高性能的局部总线（ PCI总线）， PCI总线再通过扩展总线控制线路提供输入输出总线。

优点：三总线可并发执行输入输出操作，使总线的输入输出能力和计算机系统的总体性能得到更大的提高。

91

2002年 1月试题 二、 3. 在计算机硬件系统中， 3总线的结构比单总

线的结构可以提供（ A）的输入输出性能，其中处理机总线的运行脉冲频率（ C），例如（ H）， PCI总线的脉冲频率（ F），例如（ I），而慢速 IO总线的脉冲频率（ E），例如 ISA总线的脉冲频率为（ K）。

A.更高 B. 不可比 C. 最高 D. 相同 E.最低 F.居中 G. 更低 H.66MHz或更高 I.33MHz J.1000MHz K.8.33MHz L.4.77MHz答案： A C H F I E K

92

6.3.3. 总线仲裁和数据传输控制 总线仲裁：由总线仲裁逻辑线路解决多个设

备竞争使用总线的管理问题。 数据传输过程： ① 总线主设备（如 CPU 、动态存储器的刷新逻辑、 DMA接口）申请总线使用权并发出命令控制总线运行；

② 总线从设备（如终端设备、内存储器、 I/O设备）响应主设备发出的命令并执行读写操作。

当多个总线并发申请总线，需由总线仲裁器（总线控制器）决定哪一个主设备取得总线使用权。但必须通过判断主设备使用总线的优先级来完成。

93

总线控制器

设备 1接口

设备 2接口

设备 n接口

……

总线忙

总线请求

总线可用

串行链式查询

94

查询方式（仲裁办法）： 每个设备都可发出使用总线的请求信号，当总线控制器检测到有总线请求且总线空闲时，则响应总线请求并送出总线可用应答信号。总线可用应当信号依次传送到各设备接口。首先接到应答信号的设备若正在申请，则取得了总线使用权，并停止总线可用信号的继续传送，发出总线忙信号，撤消自己的总线申请开始数据传输。总线忙信号将维持总线可用信号，直到这次数据传输完成，由设备撤消总线忙信号，总线可用信号随之消失。

当首先接收到应答信号的设备没有申请总线，它就把这一信号继续传送给下一设备，直到遇到一个正在申请总线的设备。

95

（ 2 ）数据传送控制（总线通讯控制） ——解决通讯双方交换数据过程中在时间上的配合

关系，即同步问题。

同步通信 数据传送控制 异步通信

96

① 同步通信 在总线上传送数据时，通信双方使用同一时钟信号进行同步。时钟信号可由 CPU 总线控制逻辑部件提供，称为总线时钟。可用一个或几个时钟周期构成一个总线周期，每个周期完成一次数据传输。总线周期的长短，需要与被读写的部件配合好。通信双方送出与接收地址信号、控制命令信号和数据信号，都是使用这一时钟信号完成定时的，可以有比较高的数据传输率。

97

②异步通信 在总线上传输数据时，允许通信双方使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系，而不是共同使用同一个时钟信号进行同步。例如 CPU 有把一个通用寄存器中的内容传送给某台输出设备，必须给出 I/O 地址，把数据内容写进接口的输出数据寄存器（其输出端已与接收方设备的数据输入端接通），但相应的设备却无法知道数据送来的准确时刻， CPU 就必须再提供一个时钟信号，通知接收设备数据已发送过去，接收方设备还将用这一时钟信号作为自己接收数据的选通信号。接收设备在接收到数据之后，再向发送方送回一个回答信号，表示数据已收到。发送方将用这一回答信号结束传输过程，以便开始下一次传输。异步通信方式适用于在存取周期不同的部件之间完成数据交换。

98

作业 4.6. 计算机总的功能是什么？通常用什么类型的器件构成总线？为什么？从功能区分，总线由哪三部分组成？各自对计算机性能有什么影响？

答：计算机总线的功能是在计算机各功能部件之间传输信息，包括传输数据（信息）信号和管理信息传输协议。

通常用集电极开路输出的电路或输出端有高阻态输出支持的电路构成。这样的线路的输出端可以直接连接在一起，实现把多路输出中的某一路信息送到总线上。

99

从功能区分，总线由数据总线、地址总线、控制总线三部分组成。数据总线在计算机部件之间传送数据（指令）信息，其时钟频率和宽度（位数）的乘积正比于它所支持的最大的数据输入输出能力。地址总线在计算机部件之间传送地址（内存地址， I/O 设备地址）信息，其总线的宽度（位数）决定了系统可寻址的最大内存空间。控制总线给出总线周期类型、 I/O 操作完成的时刻， DMA 周期、中断等有关控制信号，总线周期的长短决定一次内存操作或一次输入输出设备的读写操作所必需的时间。

100

7. 解释下列术语：总线周期，总线周期类型，总线的等待状态，正常总线周期， burst 总线周期，同步传输控制，异步传输控制。

总线周期：总线周期指的是通过总线完成一次内存操作或一次输入输出设备的读写操作所必需的时间。

总线周期类型：依据具体的操作性质，可以把一个总线周期区分为内存读周期，内存写周期， I/O读周期， I/O写周期 4种类型。

101

总线的等待状态：如果被读写的内存和外设的运行速度低，不能在一个数据周期内完成读写操作，须再增加一个到几个数据周期时间用于继续完成读写操作，之后才结束总线周期。

正常总线周期：通过一次地址时间紧跟一次数据时间完成一个数据传送过程。

burst 总线周期：通过一次地址时间跟多次数据时间，高速完成一组（多）个数据传送。

102

同步传输控制：在总线上传送数据时，通信双方使用同一时钟信号进行同步。

异步传输控制：在总线上传输数据时，通信双方使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系，而不是共同使用同一个时钟信号进行同步。

103

内部数据总线 IB 外部数据总线 OB

6.4.4. 教学计算机的总线控制系统实例

/INTA/ITOIB /FTOIB /RTOIB

/SWTOIB

/MIO /WE

主存储器 串行接口（ 2路）

8 8

数据总线的构成和数据来源

IR7~IR0 ALU 输出STR 输出 手拨开关

中断向量

BIO

104

（ 1 ）数据总线 数据总线宽度为 16位，用带有 3态逻辑输出的门线路或触发器线路提供数据来源。数据总线通过双向 3态逻辑门线路 74LS245被划分为两段：分别被称为内部数据总线 IB和外部数据总线 OB。

外部数据总线 OB与静态主存的 16位数据入 /出管脚连接，和 2路串行口 Intel 8251 的 8位数据入 /出管脚连接，串行接口使用外部数据总线的低 8 位。主存储器和 2路串行接口向数据总线送数据，都是由它们的片选信号 /CS为低来控制的。

105

可以向外部数据总线送数据的还有 BIO部件（ 2片 74LS245 ），当控制信号 /MIO 和/WE 都为低电平时，内部数据总线的内容将被传送到外部数据总线，提供出用于写主存或写 I/O 接口的数据，此时主存储器或串行口必须有一个处于写操作状态。

106

内部数据总线接收 5路数据来源： ① 指令寄存器低 8 位的内容，可以是 I/O端口地址和相对变址的变址偏移量，送运算器的输入端，经 ALU完成寻址计算送地址寄存器。

② 8 位程序状态字（ C 、 Z 、 V 、 S 、 P2 、 P1 、 0 、 0 ），用于在响应中断时保护现场操作，即将其写入堆栈。

③ 运算器 ALU 的输出，用于指示灯显示或写入主存储器或串行接口。

107

内部数据总线 IB 外部数据总线 OB

教学计算机的总线控制系统实例

/INTA/ITOIB /FTOIB /RTOIB

/SWTOIB

/MIO /WE

主存储器 串行接口（ 2路）

8 8

数据总线的构成和数据来源

IR7~IR0 ALU 输出STR 输出 手拨开关

中断向量

BIO

108

内部数据总线接收 5路数据来源： ④ 手拨开关的状态内容，用于向 ALU提供手拨数据内容或地址内容；地址可以经 ALU

送地址寄存器，或把手拨微指令地址直接送到Am2910 的输入端。

⑤ 中断向量，用于把一个十六进制的跳线数据作为高 12 位拼接上低 4 位上的中断优先级（ P2 ， P1 ， 0 ， 0 ）以形成 16 位的中断向量。

109

内部数据总线 IB 外部数据总线 OB

教学计算机的总线控制系统实例

/INTA/ITOIB /FTOIB /RTOIB

/SWTOIB

/MIO /WE

主存储器 串行接口（ 2路）

8 8

数据总线的构成和数据来源

IR7~IR0 ALU 输出STR 输出 手拨开关

中断向量

BIO

110

BIO部件的作用： 保护 CPU部分线路的安全。它隔断内、外部数据总线的直接连接，当进行扩展内存容量或增加新的接口芯片的教学实验时，扩展用到的芯片都接在外部数据总线上，很可能出现接线等错误。 BIO部件能有效地防止这些错误烧坏 CPU部分的芯片。

111

向内部数据总线提供数据来源的 5个部件的控制信号：

由 DC1 3-8译码器芯片提供。该译码器译码的控制信号 G1 是 /MIO 或 WE ，即仅在 /MIO 为高（ DIO 不工作）或者 /WE 为低（ DIO 不是从外部总线向内部数据总线传送数据）时，译码器正常译码，会从 5路数据来源中选择一路送内部总线，否则内部总线只能接收外部总线送来的数据。

112

内部数据总线 IB 外部数据总线 OB

教学计算机的总线控制系统实例

/INTA/ITOIB /FTOIB /RTOIB

/SWTOIB

/MIO /WE

主存储器 串行接口（ 2路）

8 8

数据总线的构成和数据来源

IR7~IR0 ALU 输出STR 输出 手拨开关

中断向量

BIO

113

③选择内部数据总线的数据来源的控制信号

DC1 码 译码信号 操 作 说 明000 / SWTOIB 送开关内容到 CPU 内部总线001 / RTOIB 送 ALU 输出到 CPU 内部总线010 / INTA 送中断向量到 CPU 内部总线011 / FTOIB 送状态到 CPU 内部总线100 / STOIB 送扩展符号到 CPU 内部总线101 NC 不操作110 / EI 用于开中断指令，置中断允许触发器 INTE

111 / DI 用于关中断指令，清中断允许触发器 INTE

114

从内部数据总线接收数据的 8个部件： 运算器（通过 D 输入端） 指令寄存器 IR

8 位程序状态字寄存器（用于中断返回）

115

（1）地址总线（AB15~AB0）地址总线（记为AB15~AB0）统一由地址

寄存器AR驱动，而地址寄存器只接收由ALU输出的信息，这是由教学计算机本身的结构的特点所决定的。地址总线要提供读写内存用的16位地址，

读写输入/输出接口用的8位（地址总线低8位）的入出口地址。地址总线的位数决定了可寻址的最大内存空间，I/O地址的位数影响可接入系统的外设数目。

116

教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。这是因为：①程序计数器PC，是由运算器内部的一个原为

通用寄存器R5实现的，读取指令时只能将PC的内容经ALU送出。为读取双指令字的第二个字也是如此。②教学机中的内存读写指令，无论使用哪种寻址方式，包括寄存器间接寻址，变址寻址、立即数寻址、堆栈寻址，寻址后的实际地址都是通过ALU送出的。③输入/输出指令中的输入/输出地址，给出在指令寄存器器的低位字节，也经ALU送往AR。

117

（3）控制总线控制总线的基本功能，是用来指明总线周期的

类型和本次输入输出操作完成的时刻。教学机的基本总线类型包括：内存写、内存读、外设（接口）写、外设（接口）读四类。用一片双2-4译码器器件74LS139给出。输入的三位控制码是/MIO、/REQ、/WE，输出信号如下：

/MMW（000）内存写/MMR （001）内存读/IOW （010）I/O写/IOR （011）I/O读NC （1xx）不操作

118

3．计算机 CPU 通常直接提供并使用 3 种总线，分别说明地址总线的位数、数据总线的位数和时钟频率对计算机的性能有什么影响，控制总线的具体作用是什么？说明总线周期是什么含义，总线等待状态是什么含义 ?

答：（ 1 ）在 3 种总线中，地址总线的位数决定了最大的主存储器的寻址空间；数据总线的位数与其运行频率的乘积正比于该总线最高的数据传输能力；控制总线的作用是指明总线的周期类型和一次操作完成的时刻。

（ 2 ）总线周期是通过总线完成一次数据传送的时间，通常由一次地址时间和一次数据时间组成，若被读写的存储器或外围设备的运行速度慢，在一次数据时间之内不能完成读写操作，就要再增加一到多次数据时间。这增加的一到多次数据时间被称为总线的等待状态。

119

4. 在计算机系统中，地址总路线的位数新决定

了内存储器 空间，数据总路线的位数与

它的工作频率的乘积 该总路线最大的输

入 / 输出能力。

答案：最大的可寻址 正比于

120

模拟试题 四、 3 （ 5 分）总线上的 BURST传送方式（成

组数据传送）与正常传送方式的区别是什么 ? 简要说明一次中断的响应与处理过程。

答案： 总线上的 BURST 传送方式是通过一次地址时间跟多次数据时间，高速完成一组（多个）数据传送；正常传送方式是通过一次地址时间跟一次数据时间来完成一个数据传送过程；

121

一次中断的响应与处理过程： 当有中断请求时，若此时系统允许中断， CPU 正在处理的程序的优先级比正在请求的中断优先级低，又到了一条指令执行结束时刻，则 CPU将可以响应中断。

处理中断的过程：关中断；保存断点，保存现场；判中断源并转中断服务程序；开中断；执行中断服务程序；关中断；恢复现场，恢复断点；开中断；返回断点。

122

2003 年 7 月试题 三、 1．为了提高计算机系统的输入 /输出能力，可以在总线的设计与实现中采用哪些方案？它们各自解决的是什么方面的问题？（ 10分）答案： 提高总线时钟的频率 , 以便在单位时间内完成更

多次数的数据传送； 增加数据总线的位数，以便在每次数据传送时间

同时传送更多位的数据； 采用成组数据传送（ BURST ）方式，使得在一

组数据传送的过程中，尽可能地把发送地址和传送数据的时间重叠起来。

采用多总线结构，使得多个数据同时通过不同的总线完成传送。

最终达到在单位时间内传送尽可能多的数据的目的，即提高了输入 / 输出能力。

123

2003年 7月试题 三、 2． 在教学计算机的总线设计中，提到并实现了内部总线和外部总线，这指的是什么含义？它们是如何连接起来的？如何控制二者之间的通断以及数据的传输方向？（ 9分）答案： 在教学计算机的总线设计中， CPU 一侧使用的数据总线被称为内部总线，在内存储器和 I/O 一侧使用的数据总线被称为外部总线，它们经过双向三态门电路实现相互连接，而双向三态门本身就有一个选择接通或断开两个方向的数据信息的控制信号，还有另一个选择数据传送方向的控制信号，只要按照运行要求正确地提供出这 2个控制信号即可。

124

6.7 输入输出接口概述 6.7.1. 计算机输入输出接口（ I/O接口）的基本功能： 1. 提供对主机识别要用的 I/O 设备的支持，通过为

每个设备规定几个地址或编码来实现。常用的有两种编址方式：

（ 1 ） 对计算机的主存储器与 I/O 设备统一编址 CPU 可用统一的 MOV 指令访问主存和 I/O 设备，

无需使用专门的访问 I/O 的输入输出指令。一条 MOV 指令是访问主存还是访问 I/O 设备由地址范围决定。

（ 2 ） I/O 设备独立编址 需使用专门的输入（ IN ）输出（ OUT ）指令访问

I/O 设备。

125

2. 建立主机和 I/O 设备之间的控制和相互了解机制 主机可向 I/O 设备发出操作命令，了解 I/O 设备的运行状态； I/O 设备可向主机提出操作要求。需在 I/O接口卡中设置命令寄存器、状态缓冲器和中断逻辑线路。

3. 提供主机和 I/O 设备交换信息过程中的数据缓冲机构。接口卡要设置输入数据缓冲器、数据输出缓冲器。

4. 提供主机和 I/O 设备交换信息过程中其它特别需求支持。例如信号电平转换功能，数据传送格式（并行、串行）转换功能，直接内存访问功能等。

126

2004年 7月试题 选择填空题9 ．在统一编址方式下，存储单元和 I/O

设备是靠（ ）来区分的。 A．不同的地址代码 B．不同的地址总线 C．不同的指令和不同的控制信号 D．上述都不对

答案： A

127

2004年 1月试题 选择填空题9 ．在统一编址方式下，存储单元和 I/O

设备是靠指令中的（ ）来区分的。 A．指令和不同的地址 B．指令

和不同的数据 C．指令和不同的数据和地址 D．

上述都不对

答案： A

128

6.7.2 通用可编程接口的一般组成 通用可编程接口——能提供多种功能和用法，可在程序中 通过指令指定接口的功能和运行控制参数的接口。

一般组成： ① 设备识别电路，用于找到要用的设备。通常是通过对指令中给出的 I/O端口进行译码，产生片选信号（ /CS ）来完成的。把译码得到的信号提供到接口卡上的接口芯片的 /CS （低电平有效）引脚，使其正常运行，而那些 /CS引脚信号为高电平的芯片则不工作。 ②数据缓冲（输入 / 输出）寄存器，用于解决 CPU 与设备

交换数据时的缓冲问题。，以便适当降低 CPU 设备和设备直接偶合的程度，解决它们运行速度不匹配的矛盾，

129

③ 控制寄存器，用于存放 CPU 送到接口的控制命令等。 ④ 状态寄存器，用来指出设备的允许状态，供CPU查询。 例如， CPU 要到设备读数据时，需了解设备是否把数据送到接口的缓冲寄存器； CPU 要向设备写数据时，需了解设备是否已经把 CPU 送到接口的缓冲寄存器的数据取走，以便决定 CPU 可否开始下一次数据传送。 ⑤ 中断逻辑电路，用于记忆中断请求，处理屏蔽中断，响应中断及处理等。 ⑥其它可能有关的电路（如电平转换，串行、并行转换等）

130

作业 4.8 ．说明通用可编程接口由那些部件组成，各自的主要功能是什么？答案：设备识别电路，用于 CPU找到要用的

设备；数据缓冲（输入 / 输出）寄存器，用于解决 CPU 与设备间交换数据时的缓冲问题；控制寄存器，用于存放 CPU 送到接口的控制命令等；状态寄存器，指出设备的运行状态，供 CPU查询；中断逻辑电路，用于记忆中断请求，处理屏蔽中断，响应中断及处理等；其它可能有关的电路（如电平转换、串并行转换等）。

131

模拟试题 四、 1．（ 10分）说明通用可编程输入 /输出接口电路中通常应包括那些组成部件，各自的主要功能是什么？通用可编程接口一词中的通用和可编程是何含义。

答案： 设备识别电路，用于 CPU找到要用的设备； 数据缓冲（输入 / 输出）寄存器，用于解决 CPU 与设备间交换数据时的缓冲问题；

132

控制寄存器，用于存放 CPU 送到接口的控制命令等；状态寄存器，指出设备的运行状态，供 CPU查询；

中断逻辑电路，用于记忆中断请求，处理屏蔽中断，响应中断及处理等；

其它可能有关的电路（如电平转换、串并行转换等）。

通用可编程接口一词中的通用，是指该接口电路有多种功能和用法，可编程则指可以用计算机指令指定该接口的功能、运行方式、运行控制参数等。

133

5.2.4 串行接口的内部组成与传输协议 教学计算机有两个 Intel8251串行接口芯

片连接计算机终端或 PC 机附加接口，或其它的串行接口设备。

Intel8251芯片通过 8 位数据入 / 出线与教学机的外部数据总线相连接。 8 位的入 / 出端口地址经 3-8译码器 74LS138 （ DC4 ）给出 8 个译码信号，作为入 / 出接口芯片的片选信号，来选择不同的接口芯片投入运行。

134

Intel8251 的结构Intel8251 是 28脚双列直插封装芯片。5 个组成部分： 接收器 发送器 调制解调控制 读写控制 状态缓冲器 入 / 出缓冲器 发送数据命令缓冲器 接收数据缓冲器

135

读 /写控制逻辑

调制解调

器控制

发送控制

接收控制

发送数据 / 命令缓冲器

接收缓冲器

发送器

接收器

接外部数据总线

I/O缓冲器

TxD

TxRDYTxRDY

TxC

RxRDYSYNDET

/RxC

RxD

RESET CLK /RD /WR C/D /CS

/DTR

/DSR

/RTS

/CTS

发送数据输出

发送准备好发送允许发送时钟接收准备好同步 / 断缺检测接收时钟

接收数据输入

复位

读时钟

写命令 / 数据

片选

数据终端准备好数据装置准备好

请求发送发送允许

状态缓冲器

136

1.8251 的基本性能（ 1 ）主要性能：① 可用于同步或异步传送。② 同步传送时，每个字符可选 5~8bit ，或内或外同步，能自动插入同步字符。

③ 异步传送时，每个字符可选 5~8bit ，接受和发送时钟为通信波特率的 1 ， 16 和 64倍。

④ 可产生中止字符并能自动检测和处理，可产生 1 ， 1.5 或 2bit 的停止位；可检测出假启动信号。

⑤ 波特率：同步时最高 64Kb/s ；异步时最高 19.2Kb/s 。⑥ 完全双工，双缓冲的发送器与接收器。⑦ 检错能力：具有奇偶错、数字丢失错和帧错误的检测能力。⑧ 全部输入 / 输出信号均为 TTL电平。

137

2. 8251 时钟信号规定①系统时钟 CLK 的周期要在 0.32μs~1.35μs范围内，在异步

方式下，应大于发送 /接收时钟 /TxC 、 /RxC 的 4.5倍。

② 接收时钟 /RxC 和发送时钟 /TxC 的频率可为接收和发送数据的波特率的 1 ， 16 或 64倍。 8251 在 /RxC 的上升沿采样数据，数据在 /TxC 的下降沿由 8251移位输出。

在教学机中， 8251工作于异步工作方式， CLK 为 921.

6kHz/6 ，发送和接收时钟的波特率均为 9600 ， /TxC 和 /R

xC 的频率为波特率的 16倍。

138

3. Intel8251 的使用方法 1 ）方式指令——送 8251控制寄存器，指定其工作方式。

D7 D6 D5 D4 D3 D2 D1 D0

确定波特率00 同步方式01 异步 1倍10 异步 16倍11 异步 64倍

确定字符长度00 5bit01 6bit10 7bit11 8bit

对奇偶校验位的规定X0 不校验01 奇校验11 偶校验

规定帧控制00 无效01 1 个 停止位10 1.5 个 停止位11 2 个 停止位

D6 ：外同步检测1 外同步 SYNDET 为输入0 内同步 SYNDET 为输出

D7 ：同步字符1 单同步字符

D1D0=00 同步， D1D0≠00 异步

同步 异步

139

读 /写控制逻辑

调制解调

器控制

发送控制

接收控制

发送数据 / 命令缓冲器

接收缓冲器

发送器

接收器

接外部数据总线

I/O缓冲器

TxD

TxRDYTxRDY

TxC

RxRDYSYNDET

/RxC

RxD

RESET CLK /RD /WR C/D /CS

/DTR

/DSR

/RTS

/CTS

发送数据输出

发送准备好发送允许发送时钟接收准备好同步 / 断缺检测接收时钟

接收数据输入

复位

读时钟

写命令 / 数据

片选

数据终端准备好数据装置准备好

请求发送发送允许

状态缓冲器

140

2 ）命令指令 送 8251接口控制寄存器，使其进入运行状态，能执行发送或接收数据的操作。

内部复位置 1后 8251 ，返回方式指令格式

D7 D6 D5 D4 D3 D2 D1 D0

同步传送置 1 为搜索同步字符

发送请求置 1后/RTS 输出 0

错误标志复位置 1后清 PE 、OE 、 FE

发送中止字符置 1 后 TxD输出 0

允许接受位1 ：接收允许0 ：屏蔽

数据终端就绪为 1 时，迫使/DTR 输出 0

允许发送位1 ：发送允许0 ：屏蔽

EH IR RST ER SBBK RxE DTR TxENEH IR RST ER SBBK RxE DTR TxEN

141

读 /写控制逻辑

调制解调

器控制

发送控制

接收控制

发送数据 / 命令缓冲器

接收缓冲器

发送器

接收器

接外部数据总线

I/O缓冲器

TxD

TxRDYTxRDY

TxC

RxRDYSYNDET

/RxC

RxD

RESET CLK /RD /WR C/D /CS

/DTR

/DSR

/RTS

/CTS

发送数据输出

发送准备好发送允许发送时钟接收准备好同步 / 断缺检测接收时钟

接收数据输入

复位

读时钟

写命令 / 数据

片选

数据终端准备好数据装置准备好

请求发送发送允许

状态缓冲器

142

D0 位为 TxEN ，即允许发送，为 1允许发送，为 0禁止发送。

D1 位为 DTR ，数据终端准备好，为 1 时，将迫使 DTR 输出为 0 。

D2 位为 RxD ，即允许接收位，为 1允许接收，为 0禁止接收。

D3 位为 SBBK 位，发送中止字符，为 1迫使 TxD 为低，为 0正常工作。

D4 位为 ER 位，错误标志复位，为 1 使状态寄存器中的 PE 、 O

E 、 PE 位复位。D5 位为 RTS 位请求发送，为 1迫使 /RTS 输出为低。

D6 位为 IR 位，内部复位，为 1 使 Intel 8251返回到方式指令格式。

D7 位为 EH 位，同步传送时，使 Intel 8251 进入搜索方式，为 1

允许搜索同步字符。

143

读 /写控制逻辑

调制解调

器控制

发送控制

接收控制

发送数据 / 命令缓冲器

接收缓冲器

发送器

接收器

接外部数据总线

I/O缓冲器

TxD

TxRDYTxRDY

TxC

RxRDYSYNDET

/RxC

RxD

RESET CLK /RD /WR C/D /CS

/DTR

/DSR

/RTS

/CTS

发送数据输出

发送准备好发送允许发送时钟接收准备好同步 / 断缺检测接收时钟

接收数据输入

复位

读时钟

写命令 / 数据

片选

数据终端准备好数据装置准备好

请求发送发送允许

状态缓冲器

144

3 ） TEC-2000 机监控程序对串行口的初始化 MOV R0 ， 4EH ；方式控制字，见下页 OUT PORT1C ； PORT1C 的值为 81H ，串行口 MOV R0 ， 37H ；命令字，见下 3页 OUT PORT1C ；上述 4 条指令完成对主串行口的工作方式设定、命令设

定并使其进入运行状态。方式设定只能跟在 RESET硬件复位信号或程序复位命令（即软件 RESET ，命令指令 D 的 IR 位为 1 ）之后才执行一次。命令指令则不要求一定紧跟在硬或软 RESET 信号后，可在方式设定之后多次执行命令指令。

145

2. Intel8251 的使用方法 （ 1 ）方式指令——送 8251控制寄存器，指定其工作方式。

D7 D6 D5 D4 D3 D2 D1 D0

确定波特率00 同步方式01 异步 1倍10 异步 16倍11 异步 64倍

确定字符长度00 5bit01 6bit10 7bit11 8bit

对奇偶校验位的规定X0 不校验01 奇校验11 偶校验

规定帧控制00 无效01 1 个 停止位10 1.5 个 停止位11 2 个 停止位

D6 ：外同步检测1 外同步 SYNDET 为输入0 内同步 SYNDET 为输出

D7 ：同步字符1 单同步字符

D1D0=00 同步， D1D0≠00 异步

同步 异步

初始化命令字为 : 01001110

146

（ 2 ）命令指令 送 8251接口控制寄存器，使其进入运行状态，能执行发送或接收数据的操作。

内部复位置 1后 8251 ，返回方式指令格式

D7 D6 D5 D4 D3 D2 D1 D0

同步传送置 1 为搜索同步字符

发送请求置 1后/RTS 输出 0

错误标志复位置 1后清 PE 、OE 、 FE

发送中止字符置 1 后 TxD输出 0

允许接受位1 ：接收允许0 ：屏蔽

数据终端就绪为 1 时，迫使/DTR 输出 0

允许发送位1 ：发送允许0 ：屏蔽

EH IR RST ER SBBK RxE DTR TxENEH IR RST ER SBBK RxE DTR TxEN

初始化命令字为 : 00110111

147

（ 4 ） Intel 8251 的状态寄存器

用于存放 8251接口（输入 / 输出设备）的工作状态。 CPU 通过检查该寄存器的内容来了解串行口的工作状态，以便正确地执行字符的输入、输出操作。

数据设备就绪后为 1

奇偶校验出错标志，出错为 1

发送器空为 1

接收器就绪为 1

发送准备就绪为 1

D7 D6 D5 D4 D3 D2 D1 D0

EH IR RST ER SBBK RxE DTR TxENDSR SYNDET FE OR PE TxE RxRDY TxRDY

溢出出错标志，出错为 1

帧格式出错标志，出错为 1

反映同步、异步方式的标志

148

读 /写控制逻辑

调制解调

器控制

发送控制

接收控制

数据 / 命令缓冲器

接收缓冲器

发送器

接收器

接外部数据总线

I/O缓冲器

TxD

TxRDYTxRDY

TxC

RxRDYSYNDET

/RxC

RxD

RESET CLK /RD /WR C/D /CS

/DTR

/DSR

/RTS

/CTS

发送数据输出

发送准备好发送允许发送时钟接收准备好同步 / 断缺检测接收时钟

接收数据输入

复位

读时钟

写命令 / 数据

片选

数据终端准备好数据装置准备好

请求发送发送允许

状态缓冲器

149

4. 串行口输入输出操作举例例：向屏幕输出 10 个字符。A2000 MVRD R2 ， 0A ；送输出字符个数到 R2 MVRD R0 ， 30 ；” 0” 字符 ASCII 码送 R0(2004) OUT 80 ；输出保存在 R0低位字节的字符 DEC R2 ；输出字符个数减 1 JRZ 200F ；若 10 个字符输出完，则程序结束 PUSH R0 ；未完，保存 R0 的值到堆栈中(2008) IN 81 ；查询接口状态，判断字符输出完否？ SHR R0 ； JRNC 2008 ；未完成，则循环等待 POP R0 ；已完成，从堆栈恢复 R0 的值 INC R0 ；得到下一个要输出的字符 JMPA 2004 ；转去输出字符(200F) RET

150

例 3 读入从键盘上输入的数字字符。A 2020

MVRD R2, 30 ; 用于判断数字符的下界值 MVRD R3, 39 ; 用于判断数字符的上界值(2024) IN 81 ;判断键盘上是否按了一个键 SHR R0 ;R0右移一位 , 最低位移入状态标志位 C

SHR R0 ; 即串行口是否有了输入的字符 JRNC 2024 ;尚没有输入则循环测试 IN 80 ; 把输入字符读到 R0低字节 MVRD R1, 00FF ;

AND R0, R1 ;将 R0 的高字节清 0

CMP R0, R2 ;判断输入的字符 < 字符 0否 JRNC 2053 ; 是 , 转到程序结束处 CMP R3, R0 ;判断输入的字符 > 字符 9否 JRC 2032 ; 是 , 转到程序结束处 OUT 80 ; 输出刚输入的数字符 JMPA 2024 ;转去程序前边等待输入下一 个字符(2053) RET

151

2002年 1月试题 二、 22. 在教学计算机中，串行接口芯片的数据线与内存

储器芯片的数据线通过外部数据总线连接在一起，因此一定不能同时对这两种芯执行（ ）操作，否则会造成数据线信号冲突。串行接口与内存储器到底轮到谁运行，是由程序中的（ ）和指令执行（ ）来决定的。A. 读 B. 读写 C.写 D. 指令 E. 数据 F.控制 G.地址 H. 次序 I.步骤 J. 过程 K. 读 / 写 L. 状态答案： B D L

152

试题 2003年 7月 三、 4 对如何使用一个硬件上已接通的串行接口 (例如 INTEL8251), 你知晓哪些内容？（ 9分）答案： 使用串行接口传送数据之前，首先要对串行接口

进行初始化操作，通过方式指令指定该接口电路的运行方式和控制参数，例如是同步还是异步方式，每个数据的位数，是否使用奇偶校验，停止位的位数等。接下来再通过命令指令指定接收与发送的运行要求，例如是否允许接收或发送。给出方式指令字完成初始化操作的先决条件是必须在该芯片已经收到硬件的或软件的 RESET 信号之后，并且仅可执行一次；给出命令指令应该在执行方式指令之后，但它却可以随时通过不同的命令指令变更芯片的运行方式。

153

试题 2003 年 1月 三、 5 串行接口主要应用在哪些场合并说明其理由。（ 8分）答案： 串行接口主要应用在计算机之间的远程通

信中。因为它最大的优点是线路简单，只需要一对传输线，不像并行通信那样传输 n 位数据至少需要 n+1 条传输线，特别是可以利用已有的电话线，在任何两点通电话的设之间备配置适当的通信接口便可实现计算机之间的远程通信。

154

6.8 常用的输入输出方式 6.8.1. 常用的输入输出方式概述 （ 1 ）程序直接控制方式 在用户程序中直接使用 I/O 指令完成输入

输出操作，它是由 CPU 通过查询设备的运行状态，来控制数据传送过程。在开始一次数据传送之前， CPU首先检测相关设备是否准备好接收这些传送，若已准备好，则启动这次数据传送；若发现设备尚未准备好，则重复进行一次检测，直到相关设备已经准备好。

155

程序直接控制方式缺点： 由于大部分外设的速度远低于 CPU 的工作速度， CPU 要花很多时间在查询等待上，浪费了大量 CPU 时间，一旦外设出现故障，计算机将进入“死机”状态。反之，有些外设要求 CPU服务很紧急，却得不到及时处理，降低了外设的工作效率和可靠性。

156

（ 2 ）程序中断传送方式 程序中断传送方式是指由被读写的

设备主动“报告” CPU 它是否已进入准备好状态，这样 CPU 就不必花费时间去循环测试，大大解脱 CPU 在执行输入输出操作过程中的负担，从而提高了系统的总体运行性能。

157

例如， CPU 要读一台设备提供的数据，仅在设备准备好数据（可能用了较长时间，在此期间 CPU 可继续算题）并将其送入到接口的数据缓冲存储器之后，才向 CPU发去一个中断请求信号， CPU接到这一信号，才会在结束一条指令的执行过程、下一条指令尚未开始的时刻，停下正在进行的算题工作，保存好运行的现场信息，转去完成到接口中读取设备已准备好的数据的操作功能（这可能只用很少的一点时间，几十条指令的执行时间），取完之后。接着启动其刚停下来的算题工作。

优点：实现 CPU 与外设并行工作，大大提高了CPU 的工作效率，增强计算机系统的实时性，提高了计算机系统的可靠性。

158

（ 3）直接存储器存储方式）（ DMA传送方式）

是一种由硬件执行 I/O操作的传送方式。由 DMA控制器（接口卡）接替 CPU承担数据传送过程中的全部控制工作，在外设与主存之间建立起一条直接数据通道，特别适用于快速设备于主存之间成批交换数据的场合。

优点：实现数据的高速传送，又减少了对CPU 的打扰，提高了 CPU 的工作效率。

159

（ 4）外围处理机入出方式 是指使用从属于 CPU 的、专用于处理

I/O操作的处理器（通道）协助 CPU完成输入输出操作的运行方式。

该处理器（通道）有自己的通道命令，在主机 CPU 的 I/O 指令驱动下，可以执行用通道命令编写控制输入 / 输出的程序，把它产生的各种控制信号送到设备控制器，从而控制相应设备完成输入输出操作 。

160

（ 5 ）外围处理机输入输出方式 外围处理机输入输出方式主要用于大型高性能内的计算机系统中，是使用微、小型通用计算机协助主机完成输入输出操作。 外围处理机输入输出方式不但可以完成前面讲的 I/O 通道的 I/O控制功能，还可以完成更加复杂多样的附加操作功能。例如，码制转换、格式处理、数据块的检错纠错处理、承担 I/O

系统与设备的诊断维护、人机交互处理等处理功能。

161

6.8.2. 中断的概念和中断处理过程 1. 中断的概念

中断——是指正在执行的程序由于计算机系统内、外的原因而中止，转而执行另外的处理程序，待处理完后又返回原程序继续执行的过程，通常称之为程序中断。

162

中断的作用：（ 1 ）中断是一种重要的输入输出方式。它不仅可以减少 CPU 用于完成入出操作的时间，而且可以使设备准备数据和 CPU 算题并行执行，提高了计算机的总体性能。

（ 2 ）硬件故障报警与处理，在计算机运行过程中，如果出现硬件故障，可以发出硬件故障中断，由 CPU启动相关的中断处理程序来进行处理。

（ 3 ）支持多道程序并发运行，提高计算机系统的使用效率。

（ 4 ）支持实时处理功能，可以把计算机用于各种过程的实时控制系统；当某些事件出现时，计算机能及时发现并快速作出正确的回应和处理。

（ 5 ）中断是支持人机交互与联系的重要手段。

163

中断的有关概念 中断源：能引起中断的事件或能发出中断的

设备。 按中断源分类，中断可分为： 外中断 硬件中断 中断 内中断 软件中断

164

外中断——由各种输入输出设备、接口卡引起的中断。

内中断——由处理机硬件故障、程序运行出错等引起的中断。

例如：非法指令，算术运算溢出，电源故障等。

软件中断——由写在程序中的语句引起的一段程序的执行过程，类似一次中断处理过程。

软件中断与硬件中断的区别： 软件中断严格与程序运行过程同步； 硬件中断则是随机发生的。

165

2. 中断处理过程

中断请求

中断响应

中断服务。

166

（ 1 ）中断请求： 是由中断源发出并送给 CPU 的控制信号，由中断源设备通过置“ 1”设置在接口卡上的中断触发器完成。

每个中断源设置一个中断触发器和一个中断屏蔽触发器。

中断触发器置“ 1”，表示请求中断； 中断触发器置“ 0‘，表示不请求中断。 中断屏蔽触发器置“ 1”（屏蔽中断），不允许中断触发器置 1，即使引发中断的条件已经发生。

167

（ 2 ）中断响应 中断响应的条件： ①允许中断（允许中断触发器为“ 1” 状态）；

②CPU 结束一条指令的执行过程； ③新请求的中断的优先级（比 CPU 此刻正

在处理任务）更高。

在进入中断处理之前，需插入一条没有操作码，不能供编程使用的指令（中断隐指令）的执行过程，将 PC 及程序状态字入栈保存。

168

（ 3 ）中断处理 中断处理过程

保存断点，保护现场

判中断源，转中断服务

开中断

执行中断服务程序

关中断

恢复现场，恢复断点

开中断

返回断点

关中断

169

① 关中断 保证在此后的一小段时间内 CPU 不响应新的中断。② 保存断点、保存现场 用中断隐指令（纯硬件机制）实现保存断点、程序状态字到堆栈中。其它现场信息的保存用软件在中断服务程序开始部分完成。断点和程序状态字保存在堆栈中，以实现中断嵌套。断点和现场的保存一定要完整完成，以保证中断处理完成后准确恢复断点和现场，继续正常执行程序。

170

③判断中断源，找到中断程序的入口地址 判断中断优先级的办法 a. 用软件方案——用程序检查中断字的内容实现，全部中断触发器构成中断寄存器，其内容称为中断字。当中断源数量很多时，中断字也就很长，为了管理方便，通常把所有中断按不同的类型、性质分为若干个中断优先级；每个中断优先级中安排多个中断源，在确定中断优先级顺序时，先查最高中断优先级，再到这一中断优先级中找出中断优先次序最高的中断源。实质上就是按从高到低的次序关系到中断字中找出第一个遇到的“ 1”状态。

优缺点：软件的办法查找速度比较慢，硬件开销小一些。

171

b. 用硬件方案——用串行链式排队线路实现

1 1 1 1 1 1

1

&

1

&

1

&

& 1 1& &1

INTR1INTR2 INTR3

INTA

/INTRI/INTR1 /INTR2 /INTR3

/INTRO

001010 001011 001000R

V

编码线路

7 8 9

反相器

172

串行链式排队线路判断中断优先级原理 :

门 7 、门 8 、门 9 的输出哪一个为低电平，表明中断请求INTR1 ， INTR2 ， INTR3 中哪个在排队线路中被选中。

门 7 输出为低电平的条件是： INTA*INTR1*INTI1

INTA—— 中断响应信号 INTR1—— 设备 1 的中断请求信号 INTRI—— 没有比设备 1优先级更高的设备请求中断， 故设备 1 的中断请求在排队线路中被选中。

门 8 输出为低电平的条件是： INTA*INTR2*INTI2

INTA—— 中断响应信号 INTR2—— 设备 2 的中断请求信号 INTI2—— 没有比设备 2优先级更高的设备请求中断， 故设备 2 的中断请求在排队线路中被选中。

173

在确定了中断源之后，如何找到中断服务程序的入口地址送程序计数器 PC？

办法一 ：在中断总控程序中用专用的 INTA指令接收中断设备编码，再用该设备码到指定的内存中找到中断服务程序的入口地址。

办法二：采用中断向量法。由每一个中断源直接提供中断向量，用这一中断向量为地址到中断向量表中取出中断服务程序的入口地址。

中断向量表是由每个中断源的中断服务程序的入口地址组成的一张列表，通常被存放在内存的一片区域中。 当中断服务程序的入口地址送入 PC后，下一条将执行的指令已经是中断服务程序的第一条指令，即已经开始中断服务处理过程。

174

④ 开中断 即执行一条开中断指令，以便尽快响应更高级的中断请求。⑤ 执行中断服务程序 若有更高级别的中断请求来到，也可进入新的中断过程。⑥ 关中断 为返回主程序作准备。⑦ 恢复现场信息，恢复断点⑧ 开中断 这里的关中断和开中断，是为了能完整的恢复现场。⑨返回断点，进入主程序的执行过程 开中断以后，若有更高级别的中断请求到来，可进入新的中断响应过程。

175

2004年 7月试题10. 为了便于实现多级中断，保存现场信

息的自有效方法是采用（ ）。 A．通用寄存器 B. 堆栈 C．存储器 D．外存

答案： B

176

2004年 1月试题6．开中断和关中断的含义是什么？它的作用是什么？ 答：通常是在 CPU 内部设置一个“中断允许”触发器，只有该触发器被置为“ 1”状态，才允许 CPU 响应中断请求，该触发器被置为“ 0” 状态，则禁止 CPU 响应中断请求。为此，在指令系统中，为操作“中断允许”触发器。应设置“开中断”指令（置“ 1” 中断允许触发器）和“关中断”指令（清“ 0”中断允许触发器）。

177

2004年 7月试题6．中断屏蔽的含义是什么？它的作用是什么？答：通常在 CPU 内部设置有一个“中断允许”触发器，只有该触发器被置为“ 1”状态，才允许 CPU 响应中断请求，即开放中断；若该触发器被置为“ 0”状态，则禁止 CPU响应中断请求，即屏蔽中断。中断屏蔽的作用使 CPU 关闭中断处理，不响应 INTR 引脚上的中断请求。

178

2004年 7月试题10. 为了便于实现多级中断，保存现场信

息的自有效方法是采用（ ）。 A．通用寄存器 B. 堆栈 C．存储器 D．外存

答案： B

179

模拟试题 四、 3 总线上的 BURST传送方式（成组数据传送）与正常传送方式的区别是什么 ? 简要说明一次中断的响应与处理过程。答案：总线上的 BURST 传送方式是通过一次地址时

间跟多次数据时间，高速完成一组（多个）数据传送；正常传送方式是通过一次地址时间跟一次数据时间来完成一个数据传送过程；

一次中断的响应与处理过程： 当有中断请求时，若此时系统允许中断， CPU正在处理的程序的优先级比正在请求的中断优先级低，又到了一条指令执行结束时刻，则 CPU将可以响应中断。

处理中断的过程：关中断；保存断点，保存现场；判中断源并转中断服务程序；开中断；执行中断服务程序；关中断；恢复现场，恢复断点；开中断；返回断点。

180

作业 4.9. 简述中断在计算机系统中的作用有哪些？答：① 一种重要的输入输出方式② 硬件故障报警处理③ 支持多道程序运行④ 支持实时处理功能⑤ 支持人机交互的重要手段⑥ 支持计算机之间的高速通信⑦ 支持建立多任务系统和多处理机系统

181

试题二 三、 2 回答中断处理功能在计算机系统中的主要作用，至少说出 5 点。（ 15 分）答案：（任意选答 5 个）① 一种重要的输入输出方式② 硬件故障报警处理③ 支持多道程序运行④ 支持实时处理功能⑤ 支持人机交互的重要手段⑥ 支持计算机之间的高速通信⑦ 支持建立多任务系统和多处理机系统

182

6.8.3 DMA的概念和 DMA处理过程 1. DMA 的概念及 DMA接口卡组成 DMA—— 在专门的硬件（ DMA接口卡）的控制下，完成高速 I/O 设备与主存之间成批交换数据的输入输出操作方式。

采用 DMA传送的目的： 为了在尽量少打扰 CPU 的情况下，让高速外设通过 DMA卡成批地与主存直接进行数据交换，既保证 CPU高速运算的能力，又得到了高速外设高效率的输入输出能力。

183

交换一批数据的两种处理方式： ① 独占总线方式 ② 周期挪用方式

184

① 独占总线方式 从传送第一个字开始到整批数据传输完成的整个过程中， DMA 都把住总线不放，使总线只为 DMA 使用。

缺点： CPU 和其它 DMA 等总线主设备（ bus masters ）都要停止运行，影响系统运行效率。

185

② 周期挪用方式 在 DMA占用总线一个周期传送一个

字期间，若 CPU 不使用总线，它就继续执行命令，二者同时运行，互不干涉；若 CPU 要使用总线（与 DMA竞争使用总线），则 CPU 要让出一个总线周期给 DMA 使用，之后自己才取得总线使用权并继续运行。

186

中断机构

设备识别

控制 / 状态逻辑

DMA请求

主存地址计数器

数据数量计数器

数据缓冲

CPU

高速设备

DMA接口的内部组成

主存

187

① 主存地址计数器 存放读写主存用到的主存地址，由 CPU写

入初值，每传送一个字，地址计数器加 1 ，使其指向下一个主存单元。

② 数据数量计数器 存放传送数据的数量，通常由补码给出，由

CPU写入其初值 ，以后每传送一个字，该计数器加 1 ，当计数到 0 时，表示这批数据传送完毕，此时， DMA 应向 CPU发中断请求。

188

中断机构

设备识别

控制 / 状态逻辑

DMA请求

主存地址计数器

数据数量计数器

数据缓冲

CPU

高速设备

DMA接口的内部组成

主存

189

③ DMA控制 /状态逻辑 由控制和状态等逻辑电路组成，用于修改主存地址计数器和数据数量计数器，指定传输功能（输入还是输出），协调 CPU 和 DMA 信号的配合与同步。

④ DMA请求与（屏蔽）触发器 接收并记忆设备送来的请求数据传送的信号。该触发器的“ 1” 输出端接到 DMA 的控制 / 状态逻辑，使其向 CPU发出 DMA请求信号。 CPU接到这一请求信号并响应后，送回响应回答信号； DMA 的控制状态逻辑接到这一回答信号，就取得了总线的使用权，启动数据传送，清“ 0”DMA请求触发器，为下一次的请求作好准备。

190

⑤ 数据缓冲寄存器 用于存放高速设备与主存之间交换的数据。

⑥ 中断机构 与通用接口中的中断逻辑电路完全相同。

中断请求发生在数据数量计数器计数到 0值的时刻，用于向 CPU报告本组数据传送完毕，并等待新的传送命令。

191

DMA请求、响应

送主存地址

数据传送

中断请求

修改主存地址修改数据个数

启动设备，准备传送（ CPU完成）

传送结束否？

结束中断（ CPU完成）

否

是

2. DMA 传送数据的过程

192

一次 DMA传送过程 由三个阶段组成： 传送前的预处理 数据传送 传送结束处理

193

①传送前的预处理是由CPU完成的。 例如， CPU 执行到读写磁盘的系统调用语句时，就要启动 DMA 传送过程，向 DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据的数据个数， DMA 的功能控制信号等。

此后， CPU继续执行原来的程序，数据传送将在 DMA卡控制下，在磁盘和主存之间自动完成（不用 CPU干预，也不必通过 CPU转手传递）。

194

②数据传送 数据传送是 DMA卡控制下自动完成的。 以读写磁盘为例，当磁盘准备好一个数据，

它就向 DMA卡发出请求信号， DMA卡向CPU发出请求总线使用权的信号； 若总线空闲，总线控制器将送响应回答信号给 DA

M 卡， DMA卡就取得了总线使用权，清“ 0”DMA请求触发器以撤消请求总线的信号，并启动数据传送过程；

195

把内存地址计数器的内容送地址总线，送一个回答信号给设备，设备就可以把一个准备好的数据送到数据总线； DMA向内存发读写命令，从而完成一次数据传送。在这个过程中， DMA 还要完成对内存地址计数器和数据数量计数器的计数操作，并通过检查数据数量计数器是否为 0决定要启动下一次传送，还是结束本批全部数据的传送过程。

196

③传送结束处理 数据数量计数器是值为 0 时， DMA将向 CPU发出中断请求信号， CPU响应这一请求信号后，转入中断服务程序；中断服务过程中， CPU检查是结束数据传送（例如相应一个磁盘读的系统调用语句全部完成），或向 DMA发去新的操作命令，以便继续执行该系统调用语句中尚未完成的部分的传递操作。

197

2005年 1月试题 二、 2

2．在 DMA 方式下，高速 I/O 设备与主存储器每交换一个数据一般要占用一个

。要交换一批数据，则可以有不同的处理方式。一是 ，二是 。

 

答案：  总线周期 独占总线方式 周期挪用方式

198

7．说明使用 DMA （直接存储器访问）传送方式的目的？ DMA接口中比一般输入输出设备要多出一些什么功能电路？

答：采用 DMA传送方式的目的，是为了在尽量少打扰 CPU 的情况下，让高速外设通过 DMA卡成批地与主存储器直接进行数据传送，既保证了 CPU 高速运算的处理能力，又得到了高速外设高效率的输入 /输出能力。

在 DMA接口卡中，比一般通用接口卡中要多出内存地址计数器，传送数据数量的计数器。DMA运行方式与 DMA 请求、处理的逻辑线路。

199

2001年 1月试题 三、 3 在计算机系统中，使用直接存储器访问的目的是什么？在采用总线周期“挪用”方式把外围设备送来的一个数据写进内存储器的一个单元期间， CPU 可能处于何种运行方式？对采用直接存储器访问的外围设备，要给出中断请求器功能吗？为什么？答：在计算机系统中，使用直接存储器访问的目的是：既提高外围设备与计算机主机（内存储器）之间传送数据的速度，又减低数据输入输出对 CPU 时间的开销。

200

在采用总线周期“挪用”方式把外围设备传送来的一个数据写进内存储器的一个单元的期间， CPU 可能处于等待使用总线的状态（与 DMA 竞争使用总线而未取得总线使用权），或正在正常执行程序（未遇到与 DMA竞争使用总线的情况）。

对采用直接存储器访问的外围设备，也要给出中断请求功能，因为一次数据传送可能要多次（每次传送一批数据）启动 DMA传送过程才能完成，每传送一批数据， DMA卡要送中断请求信号给 CPU 。

201

作业 4.11． DMA传输方式的优点是什么？ DMA接口中通常应包括哪些逻辑部件？各自的功能是什么？答： DMA传输方式优点是实现数据的高速传送，又减少了对 CPU 的打扰，提高了 CPU 的工作效率。

DMA接口中通常应包括：①主存地址计数器，用于存放读写主存用到的主存地址；②数据数量计数器，用于存放传送数据的数量；③ DMA控制状 /态逻辑，用于修改主存地址计数器和数据数量计数器，指定传输功能，协调 CPU 和 DMA信号的配合与同步；④ DMA 请求与（屏蔽）触发器，接收并记忆设备送来的请求数据传送的信号。⑤数据缓冲寄存器，用于存放高速设备与主存之间交换的数据；⑥中断机构，中断请求发生在数据数量计数器计数到0值的时刻，用于向 CPU报告本组数据传送完毕，并等待新的传送命令。

202

作业 4.12. 简述一次 DMA处理的完整过程。

答：一次 DMA传送过程由三个阶段组成：传送前处理，数据传送、传送结束处理。

传送前的预处理是由 CPU 完成的。其操作过程包括启动 DMA传送过程，向 DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据的数据个数， DMA的功能控制信号等。

203

数据传送是 DMA卡控制下自动完成的。当磁盘准备好一个数据，它就向 DMA卡发出请求信号， DMA卡向 CPU 发出请求总线使用权的信号；若总线空闲，总线控制器将送响应回答信号给 DAM 卡， DMA卡就取得了总线使用权，并启动数据传送过程。

传送结束处理，一个数据块传送结束后， DMA 将向 CPU 发出中断请求信号， CPU响应这一请求信号后，转入中断服务程序，CPU检查是结束数据传送或向 DMA发去新的操作命令，以便继续执行该系统调用语句中尚未完成的部分的传递操作。

204

2000 年 7月试题 三、 1．比较程序控制方式、程序中断方式、直接存储器访问方式在完成输入输出操作时的优缺点。

答：程序直接控制方式在用户程序中直接使用I/O 指令完成输入输出操作，它是由 CPU 通过查询设备的运行状态，来控制数据传送过程。其优点是控制简单，容易实现。缺点是CPU 工作效率低，实时性差，计算机系统可靠性不高

205

程序中断方式是指由被读写的设备主动“报告” CPU 它是否已进入准备好状态， CPU 就不必花费时间去循环测试，而是在接收到外设的中断请求后转去进行输入输出处理的。其优点是实现 CPU 与外设并行工作，大大提高了 CPU 的工作效率，增强计算机系统的实时性，提高了计算机系统的可靠性。

直接存储器访问方式是一种由硬件执行I/O 操作的传送方式。其优点是实现数据的高速传送，又减少了对 CPU 的打扰，提高了CPU 的工作效率。

206

在采用总线周期“挪用”方式把外围设备传送来的一个数据写进内存储器的一个单元的期间， CPU 可能处于等待使用总线的状态（与 DMA 竞争使用总线而未取得总线使用权），或正在正常执行程序（未遇到与 DMA竞争使用总线的情况）。

对采用直接存储器访问的外围设备，也要给出中断请求功能，因为一次数据传送可能要多次（每次传送一批数据）启动 DMA传送过程才能完成，每 `传送一批数据， DMA卡要送中断请求信号给 CPU 。

207

2003 年 7月试题 三、 5 直接控制方式，程序中断方式和直接内存访问方式在计算机系统的输入 /输出过程中，各自的主要作用是什么？各自对 CPU的运行负荷有什么样的影响？（ 9分） 答案： 在计算机系统的输入 /输出过程中，程序直接控制方式，是通过输入 / 输出指令查询接口状态来控制数据的输入 / 输出操作的运行方式，简单且运行速度快，但占据 CPU 的过多时间，也难以完成 CPU 计算与外围设备入出操作，或多个外围设备入出操作的并发执行。

208

程序中断方式仅在设备已经准备就绪的时候（准备好送给 CPU 的数据已经完成一次写入操作），才通过发出中断请求信号，请求 CPU开始一次输入 /输出操作，使得 CPU有更多的时间执行运算操作，故可以完成 CPU 计算与外围设备入出操作，或多个外围设备入出操作的并发执行；但响应与处理一次中断要用较多条指令才得以完成，故主要用于慢速设备的输入 /输出操作。

直接内存访问方式，主要用于快速设备与主存储器直接进行数据传送的输入 /输出操作，进一步降低了 CPU 的开销。