1

微型计算机原理及其应用——第二章： 8086/8088 微处理器

合肥工业大学计算机与信息学院

2

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

3

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

4

8086/8088 微处理器——微处理器的结构 8086/8088 微处理器

• 8086/8088 微处理器是 Intel 公司推出的第三代 CPU 芯片，它们的内部结构基本相同，都采用 16 位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的 40 脚双列直插组件中。

5

8086/8088 微处理器——微处理器的结构 8086/8088 微处理器的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能

结构。从功能上来看， 8086CPU 可分为两部分，即总线接口部件BIU（ Bus Interface Unit ）和执行部件 EU（ Execution Unit ）。

6

8086/8088 微处理器——微处理器的结构 8086/8088 微处理器的组成 总线接口部件（ BIU ） 组成：①段寄存器 (DS、 CS、 ES、 SS) ；

② 16 位指令指针寄存器 IP( 指向下一条要取出的指令代码 ) ；

③ 20 位地址加法器 ( 用来产生 20 位地址 ) ； ④ 6 字节 (8088为 4 字节 ) 指令队列缓冲器； ⑤总线控制逻辑。

功能：负责从内存中取指令，送入指令队列，实现 CPU 与存储器和I/O 接口之间的数据传送。

执行部件（ EU ） 组成：① ALU( 算术逻辑单元 ) ；

②通用寄存器 (AX、 BX、 CX、DX) ； ③专用寄存器 (BP、 SP、 SI、DI) ； ④标志寄存器 (PSW) ； ⑤ EU 控制系统。

功能：负责分析指令和执行指令。

7

8086/8088 微处理器——微处理器的结构BIU和 EU 的动作协调原则BIU和 EU 按以下流水线技术原则协调工作，共同完成所要求的任务：① 每当 8086 的指令队列中有两个空字节， BIU 就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。② 每当 EU 准备执行一条指令时，它会从 BIU 部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者 I／ O 端口，那么 EU 就会请求 BIU ，进入总线周期，完成访问内存或者 I／ O 端口的操作；如果此时 BIU 正好处于空闲状态，会立即响应 EU 的总线请求。如 BIU 正将某个指令字节取到指令队列中，则 BIU 将首先完成这个取指令的总线周期，然后再去响应EU 发出的访问总线的请求。③ 当指令队列已满，且 EU 又没有总线访问请求时， BIU 便进入空闲状态。④ 在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除， BIU 会接着往指令队列装入转向的另一程序段中的指令代码。

8

8086/8088 微处理器——微处理器的结构BIU和 EU 的动作协调原则 将 8086/8088 CPU 分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高 CPU 的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的 RAM ，它的工作原理是 "先进先出 "，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。 EU和 BIU 之间就是通过指令队列联系起来，多数情况下， BIU 在不停地向队列写入指令，而 EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。

取指令 执行指令 取指令 执行指令 取指令 执行指令

时间

取指令 取指令 取指令 取指令 取指令 得到数据

等待 执行 执行 执行

BIU

EU

8位微处理器的执行顺序

8086的执行顺序

9

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

10

8086/8088 微处理器——微处理器的内部寄存器 8086/8088 内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。

一 . 通用寄存器 8086/8088有 4 个 16 位的通用寄存器（ AX、 BX、 CX、DX ），可以存放 16 位的操作数，也可分为 8 个 8 位的寄存器（ AL、 AH； BL、 BH；CL、 CH；DL、DH ）来使用。其中 AX 称为累加器， BX 称为基址寄存器， CX称为计数寄存器， DX 称为数据寄存器，这些寄存器在具体使用上有一定的差别。

寄存器 用 途AX 字乘法，字除法，字 I/O

AL 字节乘，字节除，字节 I/O ，十进制算术运算AH 字节乘，字节除BX 转移CX 串操作，循环次数CL 变量移位，循环控制DX 字节乘，字节除，间接 I/O

11

8086/8088 微处理器——微处理器的内部寄存器二 . 指针寄存器 系统中有两个 16位的指针寄存器 SP和 BP，其中 SP是堆栈指针寄存器，由它和堆栈段寄存器 SS 一起来确定堆栈在内存中的位置； BP是基数指针寄存器，通常用于存放基地址。

三 . 变址寄存器 系统中有两个 16位的变址寄存器 SI和DI，其中 SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。

12

8086/8088 微处理器——微处理器的内部寄存器四 . 控制寄存器 IP、标志寄存器是系统中的两个 16位控制寄存器，其中 IP是指令指针寄存器，用来控制 CPU的指令执行顺序，它和代码段寄存器 CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时， CPU每取一个指令字节， IP自动加 1，指向下一个要读取的字节；当 IP单独改变时，会发生段内的程序转移；当 CS和 IP同时改变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字 PSW，用来存放 8086 CPU在工作过程中的状态。

五 . 段寄存器 系统中共有 4 个 16 位段寄存器，即代码段寄存器 CS 、数据段寄存器 DS 、堆栈段寄存器 SS 和附加段寄存器 ES 。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常 CS划定并控制程序区， DS和 ES 控制数据区， SS 控制堆栈区。

13

8086/8088 微处理器——微处理器的内部寄存器 标志寄存器 8086/8088内部标志寄存器的内容，又称为处理器状态字 (PSW,Processor Status Word) ，共有 9个标志位。可分成两类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后， ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。

状态标志位：CF— 进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置 1 ，反之为 0 。PF—奇偶标志位，当运算结果的低 8 位中 l的个数为偶数时，则该位置 1 ，反之为 0 。AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置 1 。通常用于对 BCD 算术运算结果的调整。（例： 1101 1000+1010 1110=1 1000 0110 其中 AF＝ 1 ， CF＝ 1 ）

14

8086/8088 微处理器——微处理器的内部寄存器 标志寄存器

状态标志位：ZF—零标志位，运算结果为 0 时，该标志位置 1 ，否则清 0 。SF—符号标志位，当运算结果的最高位为 1 ，该标志位置 1 ，否则清 0 。即与运算结果的最高位相同。OF—溢出标志位，反映运算结果是否超出了 8 位或 16 位带符号数所能表达的范围。控制标志位：TF—陷阱标志位 ( 单步标志位、跟踪标志 ) 。当该位置 1 时，将使 8086/8088 进入单步工作方式，通常用于程序的调试。IF— 中断允许标志位，若该位置 1 ，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。DF—方向标志位，若该位置 1 ，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。

15

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

16

8086/8088 微处理器——微处理器的引脚功能8086/8088 引脚结构图

17

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构 VCC(40)、GND(1、 20) ：电源、接地引脚， 8088/8086CPU 采用单一的

+5V电源，但有两个接地引脚。 CLK/(Clock， 19) ：时钟信号输入引脚，时钟信号的方波信号，占空比约为

33% ，即 1/3 周期为高电平， 2/3 周期为低电平， 8088/8088 的时钟频率（又称为主频）为 5MHz ，即从该引脚输入的时钟信号的频率为 5MHz 。

RESET(Reset， 21) ：复位信号输入引脚，高电平有效。 8088/8086CPU要求复位信号至少维持 4 个时钟周期才能起到复位的效果，复位信号输入之后， CPU 结束当前操作，并对处理器的标志寄存器、 IP、DS、 SS、 ES 寄存器及指令队列进行清零操作，而将 CS设置为 0FFFFH 。

READY(Ready， 22)：“准备好”状态信号输入引脚，高电平有效，“ Ready”输入引脚接收来自于内存单元或 I/O 端口向 CPU 发来的“准备好”状态信号，表明内存单元或 I/O 端口已经准备好进行读写操作。该信号是协调CPU 与内存单元或 I/O 端口之间进行信息传送的联络信号。

TEST(Test， 23) ：测试信号输入引脚，低电平有效。 TEST 信号与 WAIT 指令结合起来使用， CPU 执行 WAIT 指令后，处于等待状态，当 TEST 引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。

RD(Read， 32 ，三态 ) ：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或 I/O 端口的读操作，具体是读内存单元还是 I/O 端口，取决于控制信号。

18

8086/8088 微处理器——微处理器的引脚功能 CPU 部分引脚的三态性 所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻

状态时，该总线在逻辑上与所有连接负载断开。

19

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构 NMI(Non-Maskable Interrupt， 17)、 INTR(Interrupt

Request， 18) ：中断请求信号输入引脚，引入中断源向 CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。

AD15—AD0(Address Data Bus ， 2—16 ，三态 ) ：地址 /数据复用信号输入 / 输出引脚，分时输出 低 16 位地址信号及进行数据信号的输入 / 输出。

A19/S6—A16/S3(Address Status Bus， 35—38 ，三态 ) ：地址 /状态复用信号输出引脚，分时输出地址的高 4 位及状态信息，其中 S6为 0 用以指示8086/8088CPU 当前与总线连通； S5为 1 表明 8086/8088CPU 可以响应可屏蔽中断； S4、 S3 共有四个组合状态，用以指明当前使用的段寄存器， 00—ES，01—SS， 10—CS， 11—DS 。

BHE/ S7 (Bus High Enable/Status， 34， 8086 中，三态 ) ：高 8 位数据允许 /状态复用信号输出引脚，输出。分时输出有效信号，表示高 8 为数据线D15—D8 上的数据有效和 S7 状态信号，但 S7 未定义任何实际意义。

8086/8088 总线分时复用含义和特点 所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的

作用是不同的。 8086/8088 采用总线分时复用方法在不影响 CPU 功能的情况下，减少了 CPU 的引脚数目，使系统得到简化。

跳转到存储器分段知识

20

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构 SS0(34， 8088中 ) ：在 8088 系统中，该引脚用来与 DT/R、M/IO 一起决定 8088 芯片当前总线周期的读写操作。

21

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构 MN/MX(Minimum/Maximum Model Control， 33) ：最小 /最大模式设置信号输入引脚，该输入引脚电平的高、低决定了 CPU 工作在最小模式还是最大模式，当该引脚接 +5V 时， CPU 工作于最小模式下，当该引脚接地时， CPU 工作于最大模式下。

最小模式下的 24到 31 引脚 INTA(Interrupt Acknowledge， 24 ，三态 ) ：中断响应信号输出引脚，低电平有效，该引脚是 CPU 响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。

ALE(Address Lock Enable， 25) ：地址锁存允许输出信号引脚，高电平有效， CPU 通过该引脚向地址锁存器 8282/8283 发出地址锁存允许信号，把当前地址 /数据复用总线上输出的是地址信息，锁存到地址锁存器 8282/8283 中去。 ALE 信号不能被浮空。

DEN(Data Enable， 26 ，三态 ) ：数据允许输出信号引脚，低电平有效，为数据总线收发器 8286提供一个控制信号，表示 CPU 当前准备发送或接收一项数据。

跳转到最小模式和最大模式

22

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构最小模式下的 24到 31 引脚 DT/R(Data Transmit/Receive， 27 ，三态 ) ：数据收发控制信号输出引脚，

CPU 通过该引脚发出控制数据传送方向的控制信号，在使用 8286/8287 作为数据总线收发器时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由 CPU 经总线收发器 8286/8287输出，否则，数据传送方向相反。

M/IO(Memory/Input &Output， 28 ，三态 ) ： 存储器或 I/O 端口选择信号输出引脚，这是 CPU区分进行存储器访问还是 I/O 访问的输出控制信号。

WR (Write， 29 ，三态 ) ：写控制信号输出引脚，低电平有效，与 M/IO配合实现对存储单元、 I/O 端口所进行的写操作控制。

HOLD(Hold Request， 31) ：总线保持请求信号输入引脚，高电平有效。这是系统中的其它总线部件向 CPU 发来的总线请求信号输入引脚。

HLDA(Hold Acknowledge， 30) ：总线保持响应信号输出引脚，高电平有效，表示 CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。

23

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构最大模式下的 24到 31 引脚 QS1、QS0(Instruction Queue Status， 24、 25) ：指令队列状态信号输出引脚，这两个信号的组合给出了前一个 T状态中指令队列的状态，以便于外部8088/8086CPU 内部指令队列的动作跟踪。

QS1 QS0 性 能0 0 无操作

0 1 从指令队列的第一个字节取走代码

1 0 队列为空

1 1 除第一个字节外，还取走了后续字节中的代码

24

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构最大模式下的 24到 31 引脚 S0、 S1、 S2(26、 27、 28 ，三态 ) ：总线周期状态信号输出引脚，低电平的

信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器 8288利用这些信号来产生对存储单元、 I/O 端口的控制信号。 S0 S1 S2 性 能

1 0 0 中断相应

1 0 1 读 I/O 端口

1 1 0 写 I/O 端口

1 1 1 暂停

0 0 0 取指令

0 0 1 读存储器

0 1 0 写存储器

0 1 1 无作用

25

8086/8088 微处理器——微处理器的引脚功能 8086/8088 引脚结构最大模式下的 24到 31 引脚 LOCK (Lock， 29 ，三态 ) ：总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线。信号是由指令前缀LOCK 产生的，在 LOCK 前缀后面的一条指令执行完毕之后，便撤消信号。此外，在 8088/8086的 2 个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。

RQ/GT0 、 RQ/GT1(Request/Grant， 31、 30) ：总线请求信号输入 /总线允许信号输出引脚，这两个信号端可供 CPU 以外的两个处理器，用来发出使用总线的请求信号和接收 CPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中 31 脚比的 30 脚优先级高。

26

8086/8088 微处理器——微处理器的引脚功能 总结 具有分时复用总线功能的引脚： AD0~AD15、 A16/S3~A19/S6 、 BHE/S7 ； 具有三态性的引脚： AD0~AD15、 A16S3~A19S6

、 BHE/S7 、 RD、WR、M/IO、DT/R、DEN、 INTA等； 最大模式下和最小模式下含义不同的引脚： 24腿~31腿； 8086和 8088不同的引脚： 2~8腿， 39腿， 28腿， 34腿；

27

8086/8088 微处理器——微处理器的引脚功能8086和 8088CPU 的不同之处1. 8086 指令队列长度为 6 个字节， 8088为 4 个。 8086 要在指令队列中至少出现 2 个空闲字节时才预取后续指令，而 8088只要出现一个空闲字节 BIU 就会自动访问存储器；

2. 8088CPU 中， BIU 总线控制电路与外部交换数据的总线宽度是 8 位，总线控制电路与专用寄存器组之间的数据总线宽度也是 8 位，而 EU 的内部总线是 16 位，这样，对 16 位数的存储器读 /写操作要两个读 /写周期才可以完成；

3. 8086和 8088 有若干引脚信号不同，分别是 2~8腿， 39腿， 28腿， 34腿；

28

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

29

8086/8088 微处理器——系统中的存储器组织8086/8088 系统有 20根地址总线，它可以直接寻址的存储器单元数为220=1Mb而微处理器中所有的寄存器都是 16 位的如何实现 16 位的存储单元存放 20 位的地址空间？

存储器分段 由于 CPU 内部的寄存器都是 16 位的，为了能够提供 20 位的物理地址，系统中采用了存储器分段的方法。规定存储器的一个段为 64KB ，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于相应段起始地址的 16 位偏移量。这样，系统的整个存储空间可分为 16 个互不重叠的逻辑段。存储器的每个段的容量为 64KB ，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活。

30

8086/8088 微处理器——系统中的存储器组织与存储单元地址相关的几个概念物理地址：一个存储单元的实际地址 (20位 ) 。物理地址与存储单元是一一对应关系。 (20202H)逻辑地址：是指段地址和偏移地址，是指令中引用的形式地址。一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。(2000:0202H)段地址：是指一个段的起始地址，最低 4 位为零，一般将其有效数字 16位存放在段寄存器中。 (2000H)偏移地址：段内存储单元相对段地址的距离 (16位 ) 。同一个段内，各个存储单元的段地址是相同的，偏移地址是不同的。 (0202H)

物理地址的计算方法物理地址 = 段地址 + 偏移地址　　　　 = 段寄存器内容×10H+偏移地址取指令物理地址 =(CS)×10H+(IP)堆栈操作物理地址 =(SS)×10H+(SP)/(BP 的表达式 )存储器操作数物理地址 =(DS)/(ES)×10H+偏移地址

31

8086/8088 微处理器——系统中的存储器组织物理地址的计算方法

32

8086/8088 微处理器——系统中的存储器组织存储器分段的特点（ 1 ）在程序代码量、数据量不是太大的情况下，可使它们处于同一段内，即使它们在 64Kb 的范围内，这样可以减少指令长度，提高指令运行速度；（ 2 ）内存分段为程序的浮动分配创造了条件；（ 3 ）物理地址与逻辑地址并不是一一对应的；

2000:0202H=2010:0102H=20202H（ 4 ）各个分段之间可以重叠。特殊的内存区域 8088/8086 系统中，有些内存区域的作用是固定的，用户不能随便使用，如：中断矢量区： 00000H—003FFH共 1K 字节，用以存放 256 种中断类型的中断矢量，每个中断矢量占用 4 个字节，共 256×4=1024=1K ；显示缓冲区： B0000H—B0F9FH约 4000（ 25×80×2 ）字节，是单色显示器 的显示缓冲区，存放文本方式下，所显示字符的 ASCII 码及属性码； B8000H—BBF3FH约 16K 字节，是彩色显示器的显示缓冲区，存放图形方式下，屏幕显示象素的代码。启动区： FFFF0H—FFFFFH共 16 个单元，用以存放一条无条件转移指令的代码，转移到系统的初始化部分。

33

8086/8088 微处理器——系统中的存储器组织CS、 DS、 SS和其他寄存器组合指向存储单元的示意图

34

8086/8088 微处理器——系统中的存储器组织8086 存储体的结构 8086将 1M 字节存储体分为两个库，每个库的容量都是 512K 字节。其中与数据总线 D15—D8相连的库全由奇地址单元组成，称高字节库或奇地址库， 并用 BHE 信号作为库选信号；另一个库与数据总线的 D7—D0相连，由偶地址单元组成，称低字节库或偶低址库，利用 A0作为库选信号。显然，只需 A19—A1共 19 位地址用来作为两个库内的单元寻址。

35

8086/8088 微处理器——系统中的存储器组织8086 存储体的结构 在组成存储系统时，总是使偶地址单元的数据通过 AD0—AD7传送，而奇地址单元的数据通过 AD8—AD15传送，显然，并不是所有总线周期都存取总线高字节，只有存取规则字，或奇地址的字节，或不规则字的低八位，才进行总线高字节传送。

跳转到微处理器的引脚功能

36

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

37

8086/8088 微处理器——最小模式和最大模式 为了尽可能适应各种各样的使用场合，在设计 8086 CPU 芯片时， 使它们可以在两种模式下工作，即最小模式和最大模式。 最小模式 所谓最小模式，就是系统中只有一个8086/8088微处理器，在这种情况下，所有的总线控制信号，都是直接由 CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于小规模的微机应用系统。①MN/MX 端接 +5V ，决定了工作模式；② 有一片 8284A ，作为时钟信号发生器；③ 有三片 8282或 74LS273 ，用来作为地址信号的锁存器；④ 当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时，需用 2 片 8286/8287 作为数据总线收发器。

38

8086/8088 微处理器——最小模式和最大模式最大模式 所谓最大模式，是指系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU ，其它的微处理器称之为协处理器，它们是协助主处理器工作的。该模式适用于大中型规模的微机应用系统。① 最小模式所拥有的配置；② 有一片 8288 总线控制器来对 CPU 发出的控制信号进行变换和组合，以得到对存储器或 I/O 端口的读 /写信号和对锁存器 8282及数据总线收发器 8286 的控制信号。 ③有 8259A （可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。

39

8086/8088 微处理器——最小模式和最大模式最大模式 与 8086/8088CPU配合工作的协处理器有两类，一类是数值协处理器 8087另一类是输入 / 输出协处理器 8089 。 8087 是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引入了 8087 协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。 8089 协处理器，在原理上有点象带有两个 DMA 通道的处理器，它有一套专门用于输入 / 输出操作的指令系统，但是 8089 又和 DMA 控制器不同，它可以直接为输入 / 输出设备服务，使主处理器不再承担这类工作。所以，在系统中增加 8089 协处理器之后，会明显提高主处理器的效率，尤其是在输入 / 输出操作比较频繁的系统中。

跳转到微处理器的引脚功能

40

第二章： 8086/8088 微处理器1. 微处理器的结构2. 微处理器的内部寄存器3. 微处理器的引脚功能4. 微处理器的存储器组织5. 最大模式和最小模式6. 微处理器的时序

41

8086/8088 微处理器——微处理器的时序 什么是时序？？？ 时序是计算机操作运行的时间顺序。 为什么要研究时序？？？1. 进一步了解在微机系统的工作过程中， CPU各引脚上信号之间的相对

时间关系；2. 深入了解指令的执行过程；3. 在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长

度及程序的运行时间；4. 对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为 CPU 与存储器、 I/O 端口协调工作时，存在一个时序上的配合问题；

5. 更好地处理微机用于过程控制及解决实时控制的题。

42

8086/8088 微处理器——微处理器的时序几个基本概念 指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执

行完毕，所用的时间，称为相应指令的指令周期。 总线周期：是指 CPU 与存储器或外设进行一次数据传送所需要的时间。 时钟周期：又称为 T状态，是一个时钟脉冲的重复周期，是 CPU 处理

动作的基本时间单位。它是由主频来确定，如 8086 的主频为 5MHz ，则一个时钟周期为 200ns 。

等待周期：是在一个总线周期的 T3和 T4 之间， CPU根据 Ready 信号来确定是否插入 TW ，插入几个 TW 。

空闲周期：是指在二个总线周期之间的时间间隔 ( 总线处在空闲状态 ) 。若为 3 个时钟周期，则空闲周期为 3 个 Ti。

时钟周期 (T) 作为基本时间单位，一个等待周期 TW=T ；一个空闲周期Ti=T ；一个总线周期通常由四个 T组成，分别称为 T1T2 T3 T4 ；一个指令周期由一到几个总线周期组成。

43

8086/8088 微处理器——微处理器的时序典型的 8086/8088 总线周期序列

T1状态，发地址信息；T2状态，总线的高 4位输出状态信息；T3状态，高 4位状态信息，低 16位数据信息；T3之后，可能插入 TW；在 T4状态，结束。

44

8086/8088 微处理器——微处理器的时序8086/8088 微机系统的主要操作 系统的复位与启动操作； 暂停操作； 总线操作；（ I/O读、 I/O写、存贮器读、存贮器写） 中断操作； 最小模式下的总线保持； 最大模式下的总线请求 / 允许。

45

8086/8088 微处理器——微处理器的时序典型的总线时序图——最小模式下的读周期时序

46

8086/8088 微处理器——微处理器的时序典型的总线时序图——最小模式下的写周期时序

47

8086/8088 微处理器——微处理器的时序典型的总线时序图——最大模式下的读周期时序

48

8086/8088 微处理器——微处理器的时序典型的总线时序图——最大模式下的写周期时序

49

8086/8088 微处理器——微处理器的时序典型的总线时序图——中断响应周期时序

50

8086/8088 微处理器——微处理器的时序典型的总线时序图——系统复位时序

RESET 是外部引入 CPU 的信号，高电平有效，脉冲宽度不低于 4 个时钟周期。每当 RESET 有效时， CPU 便结束当前的操作，使系统回到初始状态，即：

(a) 使所有的三态输出线被置成高阻状态，输出控制信号失效；(b)除 CS=FFFFH 外，指令队列和其他所有的寄存器被清零；(c)CPU从 FFFF0H 单元读取指令，执行操作；(d)对系统进行测试，引入 DOS 。

51

8086/8088 微处理器——微处理器的时序典型的总线时序图——最小模式下的总线保持

利用利用 HOLDHOLD和和 HLDAHLDA 信号实现总线保持信号实现总线保持

52

8086/8088 微处理器——微处理器的时序典型的总线时序图——最大模式下的总线请求 / 允许

53

8086/8088 微处理器——本章要点 8086/8088 微处理器的结构。

8086/8088 微处理器的结构特点，要求达到“识记”层次。 8086/8088 微处理器的寄存器结构，要求达到“领会”层次。 8086/8088 系统中的存储器分段与物理地址的形成，要求达到“领会”层次。

8086/8088 微处理器的引脚功能和相关知识，要求达到“综合应用”层次。

8086/8088 总线分时复用的特点。 8086/8088常用控制信号的功能，这些控制信号的应用。 8086/8088 存储器的组织结构，段地址偏移地址等概念的综合应用。 8086/8088 两种工作方式——最小方式与最大方式的区别。

8086/8088 微处理器的总线时序，要求达到“领会”层次。 三种周期——指令周期、总线周期和时钟周期的区别及联系。 8086/8088 几种主要的总线周期时序图，有关信号的时序关系。