Upload
agrata
View
121
Download
0
Embed Size (px)
DESCRIPTION
第十一讲 C6000 的片内存储器 IRAM. 片内存储器的构成 片内程序存储器 片内数据存储器 存取的优化 高速缓存 cache C6211/C6711 两级存储结构. 内容简介. 概述 —— 框图. 概述 —— 资源. 概述 ——IRAM 请求的来源. 片内 RAM 是资源的一部分 CPU 和 DMA 是最主要的两个访问者 DMC 和 PMC 控制访问者与资源之间的通信. IPRAM. 总容量 64k bytes (甚至 384k bytes ) 一次读取一个取指包 256-bit 数据宽度 配置 映射的程序存储器 程序 cache. - PowerPoint PPT Presentation
Citation preview
第十一讲 IRAMBIT / TI 1
第十一讲 C6000 的片内存储器IRAM
第十一讲 IRAMBIT / TI 2
内容简介• 片内存储器的构成• 片内程序存储器• 片内数据存储器• 存取的优化• 高速缓存 cache• C6211/C6711 两级存储结构
第十一讲 IRAMBIT / TI 3
概述——框图
第十一讲 IRAMBIT / TI 4
概述——资源器件 CPU 片内存储器
结构片内存储器总的容量(bit)
片内程序存储器(bit)
片内数据存储器(bit)
C6201 6200 哈佛结构 1M 512K(map/cache) 512K(map)
C6701 6700 哈佛结构 1M 512K(map/cache) 512K(map)
C6202 6200 哈佛结构 3M 1M(map)1M(map/cache)
1M(map)
C6203 6200 哈佛结构 7M 2M(map)1M(map/cache)
4M(map)
哈佛结构 32K(cache) 32K(cache)C6211 6200
统一结构
576K
512K(unified)
哈佛结构 32K(cache) 32K(cache)C6711 6700
统一结构
576K
512K(unified)
第十一讲 IRAMBIT / TI 5
概述—— IRAM 请求的来源
•片内 RAM 是资源的一部分
•CPU 和 DMA 是最主要的两个访问者
•DMC 和 PMC 控制访问者与资源之间的通信
第十一讲 IRAMBIT / TI 6
IPRAM
• 总容量 64k bytes (甚至 384k bytes )
• 一次读取一个取指包– 256-bit 数据宽度
• 配置– 映射的程序存储器– 程序 cache
第十一讲 IRAMBIT / TI 7
IPRAM—— 模式• 两种工作状态
– 静态存储器– 高速缓存 cache
• 4 种模式– 存储器映射– cache 使能– cache 冻结– cache bypass
BIT / TI 8
IPRAM—— 结构
第十一讲 IRAMBIT / TI 9
IDRAM
• 总容量 64k bytes (甚至 512k bytes )
• 单周期双存取
• CPU 与 DMC 间 2*64-bit 数据总线
• DMC 与 IDRAM 间 4*16-bit 数据总线
BIT / TI 10
IDRAM — 结构— C6201
C6201 的 IDRAM 结构
第十一讲 IRAMBIT / TI 11
IDRAM — 结构— C6201B
C6201B 的 IDRAM 结构
BIT / TI 12
IDRAM — 结构— C6701
第十一讲 IRAMBIT / TI 13
IDRAM — 结构— C6201B
第十一讲 IRAMBIT / TI 14
IDRAM — 结构— C6701
第十一讲 IRAMBIT / TI 15
IDRAM — 存取效率
访问冲突•byte/half-word/word•双存取
解决:•不同块中•offset array•unrolled loop
第十一讲 IRAMBIT / TI 16
cache — 概述
•Cache hit•Cache miss
第十一讲 IRAMBIT / TI 17
cache — 模式• 三种模式
– enable– freeze– bypass
• 直接映射式• cache 的操作
– 缓冲的刷新– frame 的置换
第十一讲 IRAMBIT / TI 18
cache — 机制
CACHE空间 容量(Bytes)
关联方式 线宽(Bytes)
C6201程序区 64K 直接映射 32
C6701程序区 64K 直接映射 32
C6202程序区 128K 直接映射 32
第十一讲 IRAMBIT / TI 19
cache — 机制
3226
21 10
对于 c6000 的 cache 模式,需要多少根地址线呢?
第十一讲 IRAMBIT / TI 20
cache — 机制
2Kx11bit 的标记 RAM
第十一讲 IRAMBIT / TI 21
cache — 地址的解析
•5-bit 作为取指包的固定偏移单位 (alignment)
•11-bit 作为块偏移地址,表明一个取指包在某个2K frame 块中的位置•10-bit 作为标记
第十一讲 IRAMBIT / TI 22
两级存储—概述• C6211/C6711 特有• 第一级 cache
– L1P– L2D
• 第二级– L2– 五种配置
• 第一级与第二级联系
第十一讲 IRAMBIT / TI 23
两级存储—框图
第十一讲 IRAMBIT / TI 24
两级存储—资源总结
•由 27 个控制寄存器完成维护和控制
两级存储资源
两级存储结构
第十一讲 IRAMBIT / TI 25
小结• 内部 RAM 的结构
• 访问
• CACHE