Embed Size (px)
DESCRIPTION
辅导讲座. 基于 DDS 原理构建的函数发生器. 利用 DDS 原理构建的函数发生器. ( DDS : Direct Digital Frequency Synthesis ). 概述：. 1 、 DDS 与基于 PLL 的频率合成器相比具有简便、精确、快速、廉价和灵活等优点。 2 、 DDS 的基本工作原理：以数控振荡器的方式产生频率、相位可控制的任意函数波形。 3 、 DDS 的基本组成：包括基准时钟、频率累加器、相位累加器、幅度 / 相位转化器、 D/A 转换器和低通滤波器等。. 基于 DDS 原理的 正弦波发生器框图. - PowerPoint PPT Presentation
Citation preview
第 1页第 1页
基于 DDS 原理构建的函数发生器基于 DDS 原理构建的函数发生器
辅导讲座辅导讲座辅导讲座辅导讲座
第 2页第 2页
利用 DDS 原理构建的函数发生器
利用 DDS 原理构建的函数发生器( DDS : Direct Digital Frequency Synthesis )( DDS : Direct Digital Frequency Synthesis )
1 、 DDS 与基于 PLL 的频率合成器相比具有简便、精确、快速、廉价和灵活等优点。 2 、 DDS 的基本工作原理：以数控振荡器的方式产生频率、相位可控制的任意函数波形。 3 、 DDS 的基本组成：包括基准时钟、频率累加器、相位累加器、幅度 / 相位转化器、 D/A 转换器和低通滤波器等。
1 、 DDS 与基于 PLL 的频率合成器相比具有简便、精确、快速、廉价和灵活等优点。 2 、 DDS 的基本工作原理：以数控振荡器的方式产生频率、相位可控制的任意函数波形。 3 、 DDS 的基本组成：包括基准时钟、频率累加器、相位累加器、幅度 / 相位转化器、 D/A 转换器和低通滤波器等。
概述：概述：
第 3页第 3页
基于 DDS 原理的正弦波发生器框图基于 DDS 原理的正弦波发生器框图
基本关系式：频率分辨率：基本关系式：频率分辨率：
clkmaxout F)Y/X(F ×= clkmaxout F)Y/X(F ×=
maxclk Y/FF = maxclk Y/FF =
全加器
全加器
XX
YY
DACDAC寄存器
寄存器
波形数据
波形数据
存储器
存储器
时钟发生器时钟发生器 控制逻辑控制逻辑频率基准Fclk
频率基准Fclk
FoutFout
频率设定
频率设定
第 4页第 4页
波形数据访问示意波形数据访问示意YY
XX 此处地址溢出此处地址溢出
波型取样点波型取样点maxmax
第 5页第 5页
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1
指标
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1
指标
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1K 步进数 1,024
F clk 时钟频率 409,600Y max 地址范围 4,096
指标
计算
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1K 步进数 1,024
F clk 时钟频率 409,600Y max 地址范围 4,096
指标
计算
DDS 有关计算公式 DDS 有关计算公式
F/FY clkmax F/FY clkmax
） （ FFmin 取 ） （ FFmin 取
）（ minmaxclk FFY/F ）（ minmaxclk FFY/F ）＞（ maxmaxs F2F4F ）＞（ maxmaxs F2F4F
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1K 步进数 1,024
F clk 时钟频率 409,600Y max 地址范围 4,096
X 频率设定控制数 1,000F out 输出频率 100,000
指标
计算
验证
项目 符 号 定 义 数 值F min 输出最低频率 100F max 输出最高频率 102,400F Δ 频率分辨率 100H 谐波数 1K 步进数 1,024
F clk 时钟频率 409,600Y max 地址范围 4,096
X 频率设定控制数 1,000F out 输出频率 100,000
指标
计算
验证
第 6页第 6页
“串行进位” 2-Bit 加法器
“串行进位” 2-Bit 加法器
第 7页第 7页
Module dds;X=.x.;a0_1,a1_1,b0_1,b1_1,c1_i,z0_1,z1_1,c1_o pin;TEST_VECTORS([c1_i,b1_1,b0_1,a1_1,a0_1]->[c1_o,z1_1,z0_1]);[0,0,0,0,0]->[X,X,X];[0,0,0,0,1]->[X,X,X];[0,0,0,1,0]->[X,X,X];[0,0,0,1,1]->[X,X,X];[0,0,1,0,0]->[X,X,X];[0,0,1,0,1]->[X,X,X];[0,0,1,1,0]->[X,X,X];……[1,1,0,1,0]->[X,X,X];[1,1,0,1,1]->[X,X,X];[1,1,1,0,0]->[X,X,X];[1,1,1,0,1]->[X,X,X];[1,1,1,1,0]->[X,X,X];[1,1,1,1,1]->[X,X,X];END
Module dds;X=.x.;a0_1,a1_1,b0_1,b1_1,c1_i,z0_1,z1_1,c1_o pin;TEST_VECTORS([c1_i,b1_1,b0_1,a1_1,a0_1]->[c1_o,z1_1,z0_1]);[0,0,0,0,0]->[X,X,X];[0,0,0,0,1]->[X,X,X];[0,0,0,1,0]->[X,X,X];[0,0,0,1,1]->[X,X,X];[0,0,1,0,0]->[X,X,X];[0,0,1,0,1]->[X,X,X];[0,0,1,1,0]->[X,X,X];……[1,1,0,1,0]->[X,X,X];[1,1,0,1,1]->[X,X,X];[1,1,1,0,0]->[X,X,X];[1,1,1,0,1]->[X,X,X];[1,1,1,1,0]->[X,X,X];[1,1,1,1,1]->[X,X,X];END
“串行进位” 2-Bit 加法器
“串行进位” 2-Bit 加法器时序仿真时序仿真
第 8页第 8页
Module dds;
c,X=.c.,.x.;
a0_1,a1_1,z0_1,z1_1,clk pin;
TEST_VECTORS
([clk,a1_1,a0_1]->[z1_1,z0_1]);
[c,0,0]->[X,X];
[c,0,0]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
END
Module dds;
c,X=.c.,.x.;
a0_1,a1_1,z0_1,z1_1,clk pin;
TEST_VECTORS
([clk,a1_1,a0_1]->[z1_1,z0_1]);
[c,0,0]->[X,X];
[c,0,0]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
[c,0,1]->[X,X];
END
2-Bit 累加器及其仿真2-Bit 累加器及其仿真
第 9页第 9页
具有强制复位和 BFSK 调制功能的 “串行进位” 12-Bit 频率累加器具有强制复位和 BFSK 调制功能的 “串行进位” 12-Bit 频率累加器
第 10页第 10页
64K （ 8K×8 ）电可擦除
（ EEPROMs ） AT28c64
管脚及其“读”时序
64K （ 8K×8 ）电可擦除
（ EEPROMs ） AT28c64
管脚及其“读”时序
第 11页第 11页
数字信号到模拟信号的转换 — “ 权电流” DAC 基本原理
数字信号到模拟信号的转换 — “ 权电流” DAC 基本原理IR=VREF / RIR=VREF / R
IR / 21 IR / 21
IR / 22 IR / 22 IR / 28 IR / 28
R•256
V•Data=
I•2
Data=I
REF
R8O
R•256
V•Data=
I•2
Data=I
REF
R8O
Data =( 0 ～ 255 )10Data =( 0 ～ 255 )10
b0b0b5b5b6b6b7b7
8R
03R
52R
61R
7O 2
I•b+…+
2
I•b+
2
I•b+
2
I•b=I 8
R03
R52
R61
R7O 2
I•b+…+
2
I•b+
2
I•b+
2
I•b=I
8R
00
55
66
77
2
I•2•b+…+2•b+2•b+2•b=
）（8
R0
05
56
67
7
2
I•2•b+…+2•b+2•b+2•b=
）（
IO
第 12页第 12页
8-Bit 数模转换器DAC0832
8-Bit 数模转换器DAC0832
第 13页第 13页
DAC0832 单缓冲接法及其简化时序DAC0832 单缓冲接法及其简化时序
VCC (+5V)VCC (+5V)
片选 CS片选 CS
写入 WR写入 WR
DATADATA
CSCS
WRWR
第 14页第 14页
符 号 数 值R 1 (Ω) 7,500
C 1 (pF) 82
R 2 (Ω) 7,500
C 2 (pF) 510
Q 1.2469
f c (Hz) 103,769
符 号 数 值R 1 (Ω) 7,500
C 1 (pF) 82
R 2 (Ω) 7,500
C 2 (pF) 510
Q 1.2469
f c (Hz) 103,769
低通滤波器（ LPF ）计算公式 低通滤波器（ LPF ）计算公式
211
1•
2
1=
CCRfc 211
1•
2
1=
CCRfc 122
1= C/CQ 122
1= C/CQ
++
－－R1R1 R2R2
C1C1
C2C2
第 15页第 15页
实际使用的三阶低通滤波器实际使用的三阶低通滤波器
LPF 频率特性
LPF 频率特性
第 16页第 16页
LPF 频率特性
LPF 频率特性
第 17页第 17页
第 18页第 18页
27- 分频器27- 分频器KHz./MHz.Fclk 6409=27059211= KHz./MHz.Fclk 6409=27059211=
第 19页第 19页
基于 DDS 原理的 FM / PM 调制器框图
基于 DDS 原理的 FM / PM 调制器框图
波形数据
波形数据
存储器
存储器
寄存器
寄存器
控制逻辑控制逻辑时钟发生器时钟发生器 频率基准Fclk
频率基准Fclk
FoFo
ΔfΔf
FF Φn+1Φn+1
XX
YY
ΦnΦn
ΔΔφφ
ΦΦ
第 20页第 20页
一、技术指标（基本要求）： 1 、输出波形：正弦函数（ 5V/p-p ） 2 、输出频率： 100Hz ～ 100KHz 3 、分辨率： 100Hz 4 、数字键盘设定：频率 5 、显示：频率二、技术指标（发挥提高） ： 1 、产生 100Hz ～ 20KHz 的三角波、方波、锯齿波 （含 5次谐波） （ 5V/p-p ） 2 、数字键盘设定：频率、波形代码 3 、显示：频率、波形 4 、如何优化系统，提高综合性价比？ 5 、给出 BFSK 或 BPSK 调制器的设计方案
一、技术指标（基本要求）： 1 、输出波形：正弦函数（ 5V/p-p ） 2 、输出频率： 100Hz ～ 100KHz 3 、分辨率： 100Hz 4 、数字键盘设定：频率 5 、显示：频率二、技术指标（发挥提高） ： 1 、产生 100Hz ～ 20KHz 的三角波、方波、锯齿波 （含 5次谐波） （ 5V/p-p ） 2 、数字键盘设定：频率、波形代码 3 、显示：频率、波形 4 、如何优化系统，提高综合性价比？ 5 、给出 BFSK 或 BPSK 调制器的设计方案
实验要求 实验要求
第 21页第 21页
实验要求 实验要求 系统基本要求结构： 系统基本要求结构：
显示显示
键盘键盘
MCUMCU
频率数
频率数
DDSDDS输出输出
波形数据ROM
波形数据ROM
第 22页第 22页
实验要求 实验要求 系统发挥提高结构： 系统发挥提高结构：
显示显示
键盘键盘
MCUMCU
频率数
频率数
DDSDDS
波形下载波形下载
输出输出
波形数据RAM
波形数据RAM
