低電力プログラマブルガンマバッファ · max9599 低電力プログラマブルガンマバッファ

MAX9599

低電力プログラマブルガンマバッファ

�� Maxim Integrated Products 1

簡略ブロックダイアグラム

19-5841; Rev 0; 5/11

型番はデータシートの最後に記載されています。

関連部品およびこの製品とともに使用可能な推奨製品については、 japan.maxim-ic.com/MAX9599.relatedを参照してください。

ピン配置

注：このデバイスの一部の改訂版には公表された仕様とは異なる内容が含まれている場合があり、正誤表の形で告知されています。様々な販売チャネルを通し、いずれのデバイスについても複数の改訂版が同時に存在する場合があります。デバイスの正誤表については、japan.maxim-ic.com/errataを参照してください。

E V A L U A T I O N K I T A V A I L A B L E

概要

MAX9599は、TFT LCDのガンマ補正用に複数の設定可能なリファレンス電圧を提供します。個々のガンマ出力は、10ビットのデジタル-アナログコンバータ(DAC)と大電流バッファを備えており、クリティカルなレベルやパターンを表示する場合にも出力電圧の回復時間を短縮します。高精度の設定可能な内部リファレンスによってDACのフルスケール電圧が設定されます。

このICは、リファレンスデータおよびすべてのガンマ出力コードを保存するための不揮発性マルチタイムプログラマブル(MTP)メモリを内蔵しています。

ガンマ出力電圧、設定可能なリファレンス、および不揮発性メモリは、すべて1MHz (ファーストモードプラス)のI2Cインタフェースを介してデジタル方式で設定します。

アプリケーション

ノートブックおよびタブレットTFT LCD

モニタ

特長♦♦ 自己消費電力：28mW

♦♦ 4mm x 4mmのパッケージ

♦♦ 14チャネル、10ビットプログラマブルガンマ

♦♦ 不揮発性MTPメモリ(書換え回数300回)

MAX9599

14GAMMAOUTPUTS

PROGREF

MTPMEMORY

DACREGISTERS

I2CCONTROL

PROGREF

14 DACs14

GAMMABUFFERS

GAMMABANK

PROGREF

GAMMABANK

23

24

22

21

8

7

9

N.C.

DVDD SC

L

SDA

10

N.C.

GMA9

GMA7

GMA6

GMA1

0

GMA5

1 2

GMA14

4 5 6

1718 16 14 13

PGM

N.C.

GMA2

GMA1

AVDD

GND

EP*

MAX9599

N.C.

GMA8

3

15

GMA13

20 11 GMA3GMA12

19 12 GMA4GMA11

TQFN

TOP VIEW

+

*CONNECT EXPOSED PAD TO GND

本データシートは日本語翻訳であり、相違及び誤りのある可能性があります。設計の際は英語版データシートを参照してください。

価格、納期、発注情報についてはMaxim Direct (0120-551056)にお問い合わせいただくか、Maximのウェブサイト (japan.maxim-ic.com)をご覧ください。

http://japan.maxim-ic.com/MAX9599.related

http://japan.maxim-ic.com/errata

http://japan.maxim-ic.com


MAX9599


(All voltages are with respect to GND.)Supply Voltages AVDD .................................................................-0.3V to +12V DVDD ...................................................................-0.3V to +6V PGM ...................................................................-0.3V to +36VOutputs GMA1–GMA14 .................................. -0.3V to (VAVDD + 0.3V)Inputs SDA, SCL .............................................................-0.3V to +6VContinuous Current SDA, SCL .....................................................................Q20mA GMA1–GMA14 .............................................................Q50mA

Continuous Power Dissipation (TA = +70NC) 24-Pin TQFN Multilayer Board (derate 27.8mW/NC above +70NC) .........................2222.2mWJunction Temperature .....................................................+125NCOperating Temperature Range .......................... -40NC to +85NCStorage Temperature Range ............................ -65NC to +150NCLead Temperature (soldering, 10s) .............................. +300NCSoldering Temperature (reflow) ......................................+260NC

TQFN Juction-to-Ambient Thermal Resistance (BJA) ............36NC/W Junction-to-Case Thermal Resistance (BJC) .................3NC/W

Absolute MAXiMuM RAtings

note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to japan.maxim-ic.com/thermal-tutorial.

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional opera-tion of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

PAckAge theRMAl chARActeRistics (note 1)

electRicAl chARActeRistics(VAVDD = 8V, VDVDD = 2.5V, VPGM = 24V, VGND = 0V, programmable reference code = 800, no load, TA = -40NC to +85NC, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)

PARAMeteR sYMbol conDitions Min tYP MAX units

suPPlies

AVDD Analog Supply Voltage Range

VAVDD1 Guaranteed by PSRR 7 11 V

Digital Supply Voltage VDVDD 2.25 5.5 V

AVDD Analog Quiescent Current

IAVDD 3 4 mA

Digital Quiescent Current IDVDD No SCL or SDA transitions 1.5 2.1 mA

PGM Program Supply Voltage Range

VPGMRequired when programming MTP mem-ory only

18 33 V

PGM Supply Current IPGMWhen programming MTP memory 5 mA

Normal operation 5 16 µA

Thermal Shutdown 160 NC

Thermal Shutdown Hysteresis 15 NC

DVDD Undervoltage Lockout Threshold

UVLO_D 1.8 V

http://japan.maxim-ic.com/thermal-tutorial


MAX9599


note 2: 100% production tested at TA = +25NC. Specifications over temperature limits are guaranteed by design.

electRicAl chARActeRistics (continued)(VAVDD = 8V, VDVDD = 2.5V, VPGM = 24V, VGND = 0V, programmable reference code = 800, no load, TA = -40NC to +85NC, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)


PRogRAMMAble ReFeRence (VPReF)

Full-Scale Voltage Referred to output, TA = +25NC 9.99 10 10.01

VTA = -40NC to +85NC 9.98 10 10.02

Resolution 10 Bits

Integral Nonlinearity Error TA = +25NC, 16 P reference code P 1008 0.7 1.5 LSB

Differential Nonlinearity Error TA = +25NC, 16 P reference code P 1008 0.5 1 LSB

DAc

Resolution 10 Bits

Integral Nonlinearity Error TA = +25NC, 16 P code P 1008 0.5 1 LSB

Differential Nonlinearity Error TA = +25NC, 16 P code P 1008 0.5 1 LSB

gAMMA outPuts

Short-Circuit Current Output connected to either supply rail 50 mA

Total Output Error TA = +25NC, code = 768 2 mV

Load Regulation -5mA P ILOAD P +5mA, code = 768 0.5 mV/mA

Low Output Voltage Sinking 2mA, referred to lower supply rail 0.15 0.2 V

High Output Voltage Sourcing 2mA, referred to upper supply rail

-0.25 -0.15 V

Power-Supply Rejection Ratio Code = 768, VAVDD = 7V to 11V 60 90

dBCode = 768, frequency = 120kHz 34

Output Resistance Buffer is disabled 154 kI

Maximum Capacitive Load Placed directly at output 100 pF

Settling Time Settling to 0.5 LSB, CLOAD = 50pF, 0 to 15mA load step

2 Fs

Noise RMS noise (10MHz bandwidth) 375 FV

MtP MeMoRY

Maximum Writes to Each Register

300 Times

MTP Write Time Per 10-bit register programmed 35 ms

MTP Transfer Time Time to transfer all data to DAC registers 400 Fs


MAX9599


DigitAl i/o chARActeRistics(VDVDD = 2.5V, VGND = 0V, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)

i2c tiMing chARActeRistics(VDVDD = 2.5V, VGND = 0V, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)


Input High Voltage VIH0.7 x

VDVDD V

Input Low Voltage VIL 0.3 x

VDVDDV

Hysteresis of Schmitt Trigger Inputs

VHYS0.05 x VDVDD

V

Low-Level Output Voltage VOL Open drain, ISINK = 3mA 0 0.4 V

Low-Level Output Current IOL VOL = 0.4V 20 mA

Input Leakage Current IIH, IIL VIN = 0V or DVDD -10 +0.01 10 FA

Input Capacitance 5 pF

Power-Down Input Current IIN VDVDD = 0V, VIN = 1.98V -10 +10 FA


Serial-Clock Frequency fSCL 0 1000 kHz

Hold Time (REPEATED) START Condition

tHD,STAAfter this period, the first clock pulse is generated

0.26 Fs

SCL Pulse-Width Low tLOW 0.5 Fs

SCL Pulse-Width High tHIGH 0.26 Fs

Setup Time for a REPEATED START Condition

tSU,STA 0.26 Fs

Data Hold Time tHD,DAT I2C bus devices 0 ns

Data Setup Time tSU,DAT 50 ns

SDA and SCL Receiving Rise Time

tR 120 ns

SDA and SCL Receiving Fall Time

tF 120 ns

SDA Transmitting Fall Time tF 140 ns

Setup Time for STOP Condition tSU,STO 0.26 Fs

Bus Free Time Between STOP and START Conditions

tBUF 0.5 Fs

Bus Capacitance CB 550 pF

Data Valid Time tVD;DAT 0.45 Fs

Data Valid Acknowledge Time tVD;ACK 0.45 Fs

Pulse Width of Suppressed Spike

tSP 0 50 ns


MAX9599

低電力プログラマブルガンマバッファ標準動作特性

(VAVDD = 8V, VDVDD = 2.5V, VGND = 0V, Programmable Reference Code = 800, no load, TA = -40NC to +85NC, unless otherwise noted. Typical values are at TA = +25NC.)

VAVDD (V)

I AVD

D (m

A)

1110987

2.6

2.7

2.8

2.9

3.0

3.1

2.56 12

AVDD SUPPLY CURRENTvs. AVDD SUPPLY VOLTAGE

MAX

9599

toc0

1TA = +125°C

TA = +25°C

TA = -55°C

TA = +85°C

TA = -40°C

DVDD SUPPLY CURRENTvs. DVDD SUPPLY VOLTAGE

MAX

9599

toc0

2

VDVDD (V)

I DVD

D (m

A)

543

1.2

1.4

1.6

1.8

2.0

2.2

2.4

2.6

2.8

3.0

1.02 6

TA = +125°C

TA = -40°C

TA = -55°C

TA = +25°C

TA = +85°C

GAMMA OUTPUT LOAD REGULATION

MAX

9599

toc0

3

LOAD CURRENT (mA)

LOAD

REG

ULAT

ION

(I)

155-5-15

0.5

1.0

1.5

2.0

2.5

3.0

0-25 25

GAMMA DNL

MAX

9599

toc0

4

CODE

81661641621616 1016

DNL

(LSB

)

-0.4

-0.3

-0.2

-0.1

0

0.1

0.2

0.3

0.4

0.5

-0.5

GAMMA OUTPUT LOAD TRANSIENTMAX9599 toc07

GAMMAOUTPUT CURRENT50mA/div

GAMMAOUTPUT VOLTAGE2V/div

2µs/div

GAMMA OUTPUT vs. TEMPERATURE

MAX

9599

toc0

8

TEMPERATURE (°C)

VGM

A (V

)

11095-40 -25 -10 20 35 50 655 80

4.985

4.990

4.995

5.000

5.005

5.010

5.015

5.020

4.980-55 125

GAMMA INL

MAX

9599

toc0

5

CODE

81661641621616 1016

INL

(LSB

)

-0.4

-0.3

-0.2

-0.1

0

0.1

0.2

0.3

0.4

0.5

-0.5

POWER-SUPPLY REJECTION RATIO(GAMMA)

MAX

9599

toc0

6

FREQUENCY (Hz)

PSRR

(dB)

1M100k

-60

-50

-40

-30

-20

-10

0

-7010k 10M

VAVDD = 8V ± 100mVP-P512 GAMMA CODE


MAX9599

低電力プログラマブルガンマバッファ標準動作特性(続き)

(VAVDD = 8V, VDVDD = 2.5V, VGND = 0V, Programmable Reference Code = 800, no load, TA = -40NC to +85NC, unless otherwise noted. Typical values are at TA = +25NC.)

GAMMA OUTPUT vs. AVDD VOLTAGE

MAX

9599

toc0

9

VAVDD (V)

V PRE

F (V

)

108

4.998

4.999

5.000

5.001

5.002

4.9976 12

PGM CURRENT DURING MTP BURNINGMAX9599 toc11

VSDA2V/div

PGM CURRENT10mA/div

100ms/div

POWER-DOWN SEQUENCE MAX9599 toc13

VAVDD5V/div

VDVDD2V/div

VPGM10V/div

VGMA15V/div

200ms/div

GAMMA PROGRAM TO OUTPUT DELAYMAX9599 toc10

VSDA2V/div

GAMMAOUTPUT VOLTAGE100mV/div

20µs/div

POWER-UP SEQUENCE MAX9599 toc12

VAVDD5V/div

VDVDD2V/div

VPGM10V/div

VGMA15V/div

200ms/div

PHASE MARGINvs. LOAD CAPACITANCE

MAX

9599

toc1

4

LOAD CAPACITANCE (farad)

PHAS

E M

ARGI

N (d

egre

e)

10

20

30

40

50

60

70

80

90

100

0

10pF1pF

100p

F

10nF

100n

F

1nF

1µF

10µF

10µF

100µ

F

1mF


MAX9599


端子説明

ピン配置

端子名称機能1, 2, 3, 24 N.C. 内部接続なし

4 DVDD デジタル電源。0.1µFのコンデンサでDVDDをGNDに接続してください。

5 SCL I2C対応シリアルクロック入力

6 SDA I2C対応シリアルデータ入出力

7 GND グランド端子。基板のGNDに接続する必要があります。

8 AVDD アナログ電源。0.1µFのコンデンサでAVDDをGNDに接続してください。

9 GMA1 ガンマDACアナログ出力1









23

24

22

21

8

7

9

N.C.

DVDD SC

L

SDA

10

N.C.

GMA9

GMA7

GMA6

GMA1

0

GMA5

1 2

GMA14

4 5 6

1718 16 14 13

PGM

N.C.

GMA2

GMA1

AVDD

GND

EP*

MAX9599

N.C.

GMA8

3

15

GMA13

20 11 GMA3GMA12

19 12 GMA4GMA11

TQFN

TOP VIEW

+

*CONNECT EXPOSED PAD TO GND


MAX9599

低電力プログラマブルガンマバッファ端子説明(続き)

詳細

MAX9599は、14チャネルの完全に設定可能な10ビットガンマDACおよびバッファを内蔵しています。ガンマ出力バッファの過渡応答は高速で、ソースドライバの電荷注入やその他の過渡に起因する表示の問題が発生しません。さらに、ガンマ出力バッファは大きな容量性負荷を駆動することができます。

MAX9599は、DAC用の設定可能なリファレンス電圧(VPREF)を内蔵しているため、外部リファレンス電圧が不要です。フルスケール設定が可能なリファレンス電圧の精度は±0.1%で、分解能は10ビットです。設定可能なリファレンス電圧は、非常に高いDCおよびAC電源除去比を備えています。

設定可能なリファレンス

MAX9599は設定可能なリファレンスを内蔵しており、出力基準の場合のフルスケール電圧は10V (±0.1%)です。リファレンス電圧は、次式を使用して計算されます。

VPREF = (10V x CODE)/1024

ここで、CODEは内部レジスタに格納する数値(0〜1023)です。CODEの最大値は1024ではなく1023であるため、VPREFは10Vに達することはできないことに注意してください。

PREFブロックは内部的に低電圧であるため、PREFの値はAVDDの電源電圧には依存せず、電圧ヘッドルームは重要ではありません。たとえば、AVDDの電源が8Vの場合にも、PREFを最大10Vに設定可能です。ガンマバッファはAVDDを正の電源としているため、実際のガンマ出力電圧はAVDDによって制限されます。

10ビットデジタル-アナログコンバータ

VPREFによって、DACのフルスケール出力が設定されます。次式を使用して、出力電圧を決定してください。

VGMA_ = (VPREF x CODE)/1024

ここで、CODEはDACのバイナリ入力コードの数値(0〜1023)です。

CODEの最大値は常にリファレンスより1 LSB小さいため、DACは絶対にVPREFを出力することができないことに注意してください。

ガンマバッファ

水平ラインの移行や極性の切替え時に、ソースドライバが大量の電流をバッファ出力にキックバックする可能性があります。DACの出力バッファは50mAのピーク過渡電流を供給/シンク可能で、クリティカルなレベルおよびパターンの表示時に出力電圧の回復時間を短縮します。

マルチタイムプログラマブル(MTP) 不揮発性メモリ

このICはガンマおよびリファレンス値を保存するための不揮発性メモリを内蔵しています。個々のレジスタは最大300回の書換えが可能です。MTPメモリへの書込みを行うためには、3つすべての電源端子(AVDD、DVDD、およびPGM)がそれぞれの最小電圧を上回っている必要があります。そうでない場合は、送信したすべてのMTP書込みコマンドが無視されます。

MTPからの読取りには、DVDD電源のみが必要です。パワーアップ時、DVDDが最小電圧を上回った時点で、MTPメモリの値が自動的にDACレジスタに転送されます。

端子名称機能18 GMA10 ガンマDACアナログ出力10





23 PGMプログラム電源電圧端子。MTPメモリの書込みにのみ必要です。MTPメモリの書込み時には、5mA (typ)の電流が要求されます。

— EP エクスポーズドパッド。EPは基板のGNDに接続する必要があります。


MAX9599


図1. I2Cインタフェースのタイミング図

プログラム端子(PGM)このICは、MTPメモリの書込み時にのみハイの電圧を必要とするプログラム端子を備えています。MTPメモリの書込みを行う場合、書込み時間全体にわたってPGM端子が最小電圧を上回り、電源が最大20mAを供給可能である必要があります。MTPメモリの書込み時以外は、PGM端子はほとんど電流をシンクせず、端子の電圧は重要ではありません。

パワーオンリセット(POR)/パワーアップ

このICは、パワーアップ時にすべてのレジスタが既知の状態にリセットされることを保証するPOR回路を内蔵しています。DVDDがUVLOスレッショルドを上回った時点で、POR回路はレジスタを通常動作に移行させます。内部電源入力がこのスレッショルドを下回った場合、ICのレジスタ内容は保証されません。パワーアップまたはPORイベント後は、MTPメモリからDACレジスタへのガンマデータの転送が完了するまで、出力(GMA1〜GMA14)はハイインピーダンス状態になります。

カラムドライバ保護パワーアップ中およびレジスタに有効なデータが書き込まれるまで、ICはセーフモードで動作してカラムドライバを保護します。このモードの間は、14のガンマ出力はハイインピーダンスのままになります。MTPメモリからすべてのI2Cレジスタに有効なデータが書き込まれた時点で、出力バッファがイネーブルされます。

サーマルシャットダウン

このICは、温度ヒステリシスを持ったサーマルシャットダウン保護を備えています。ダイの温度が+165℃に達した場合、すべてのガンマ出力がディセーブルされます(ハイインピーダンスになります)。ダイの温度が15℃低下した時点で、出力が再びイネーブルされます。

I2Cシリアルインタフェース

このICは、シリアルデータライン(SDA)とシリアルクロックライン(SCL)で構成されるI2C/SMBus™対応の2線式シリアルインタフェースを備えています。図1に、2線式インタフェースのタイミング図を示します。

プルアップ抵抗および入力保護

SDAとDVDDの間に、500Ω以上の値のプルアップ抵抗が必要です。SCLは、入力としてのみ動作します。バス上に複数のマスターが存在する場合、またはシングルマスターシステムでマスターのSCL出力がオープンドレインの場合は、SCLに500Ω以上の値のプルアップ抵抗が必要になります。必要に応じて、SDAおよびSCLと直列に抵抗を挿入することもできます。直列抵抗によって、バスライン上の高電圧スパイクからデバイスのデジタル入力が保護されるとともに、バス信号のクロストークとアンダーシュートが最小限に抑えられます。

SMBusはIntel Corp.の商標です。

SCL

SDA

STARTCONDITION

STOPCONDITION

REPEATED START CONDITION

START CONDITION

tHD,STA

tSU,STAtHD,STA tSP

tBUF

tSU,STOtLOW

tSU,DAT

tHD,DAT

tHIGH

tR tF


MAX9599


図2. START、STOP、およびREPEATED START条件図3. アクノリッジ

ビット転送

各SCLサイクル内で1ビットのデータが転送されます。SDA上のデータは、SCLパルスがハイの期間にわたって安定している必要があります。SCLがハイの間にSDAが変化した場合は、制御信号になります。｢STARTおよびSTOP条件｣の項を参照してください。I2Cバスが使用されていない場合、SDAおよびSCLはアイドル状態を示すハイになります。

STARTおよびSTOP条件

マスターは、START (S)条件を発行することによって通信を開始します。START条件とは、SCLがハイの状態でSDAがハイからローに遷移することです。STOP (P)条件とは、SCLがハイの状態でSDAがローからハイに遷移することです。マスターからのSTART条件によって、ICに対して転送の開始が通知されます。マスターは、STOP条件を発行することによって転送を終了して、バスを解放します。STOP条件の代わりにREPEATED START (Sr)条件が生成された場合、バスはアクティブのままになります。

早期STOP条件

このICはデータ転送中の任意の時点でSTOP条件を認識しますが、例外として、START条件と同じハイのパルス内でSTOP条件が発生した場合は認識しません。正常に動作させるためには、START条件と同じSCLのハイのパルス内でSTOP条件を送信しないでください。

アクノリッジ

アクノリッジビット(ACK)はクロックの9番目のビットであり、このICが書込みモードの場合、データの各バイトの受信をハンドシェイクするために使用します(図3)。直前のバイト

の受信に成功した場合、このICはマスターが生成する9番目のクロックパルス全体にわたってSDAをプルダウンします。ACKを監視することによって、データ転送の失敗を検出することができます。データ転送の失敗は、受信側デバイスがビジーであるか、またはシステム障害の発生によって起こります。データ転送に失敗した場合、バスマスターは通信を再試行することができます。

このICが読取りモードの場合は、マスターが9番目のクロックサイクルの間SDAをプルダウンして、データの受信をアクノリッジします。個々のバイトの読取り後に、マスターによってアクノリッジが送信され、データ転送の続行が可能になります。マスターがこのICからのデータの最後のバイトを読み取った場合には非アクノリッジ(NACK)が送信され、その後にSTOP条件が続きます。

スレーブアドレス

スレーブアドレスは、7つの上位ビット(MSB)と、それに続く読取り/書込み(R/W)ビットで定義されます。このICを読取りモードに設定するには、R/Wビットに1をセットしてください。このICを書込みモードに設定するには、R/Wビットに0をセットしてください。アドレスは、START条件のあとでICに送信される情報の最初の1バイトです。ICのスレーブアドレスは内部で設定されます。表1に、このICで設定可能なアドレスを示します。

表1. このICのスレーブアドレス

ReAD ADDRess WRite ADDRess

E9h (11101001) E8h (11101000)

SCL

SDA

S Sr P

1SCL

STARTCONDITION

SDA

2 8 9

CLOCK PULSE FORACKNOWLEDGMENT

ACKNOWLEDGE

NOT ACKNOWLEDGE


MAX9599


表2. データレジスタの構造

10ビットレジスタの構造

このICは10ビットのレジスタを備えており、個々のトランザクションでの読取りまたは書込みに2つのデータバイト(16ビット)を必要とします。下位10ビット(LSB)のみがレジスタに書き込まれます(表2)。書込み動作時には、書込み制御ビット(上位2ビット)が受信データストリームから分離され、MTPまたはDACレジスタのどちらを更新するかの判断に使用されます(表3)。

ICへのデータ書込み

書込み制御ビット書込み制御ビットは受信した時点で使用されるため、書込みトランザクションで最後に送信するデータワードについてのみセットしてください。書込み制御ビットに01または10がセットされたワードのあとで受信されたデータは無視され、さらにデータを書き込むためには新しいI2Cトランザクションが必要になります。

コマンド書込み形式このICへの書込みは、START条件、(R/Wビットに0をセットした)スレーブアドレス、内部レジスタのアドレスポインタを設定するための1バイトのデータ、1ワード(2バイト)以上

のデータ、およびSTOP条件で構成されます。1ワードのデータをICに書き込むための適切なフレーム形式を図4に示します。複数ワードのデータをICに書き込むためのフレーム形式を図5に示します。

これらの図に示すように、レジスタアドレスはアドレスバイトの下位6ビットに位置しています。2つのメモリ転送ビット(M1およびM0)は、MTPからDACレジスタにデータを転送するために使用され、データの書込み時には0b00をセットしてください。このポインタは、次の1バイトのデータを書き込む位置をICに指示します。DACレジスタへの書込み時には、アドレスポインタのデータを受信した時点でアクノリッジパルスがICによって送信されます。MTPへの書込み時には、マスターが最後のデータバイトを書き込んだあとにICから非アクノリッジが送信され、そのあとにSTOP条件が続きます。

ICに送信される3番目と4番目のバイトには、書き込むデータとともに、2つの書込み制御ビットが含まれます。16ビットのデータワード(2バイト)を受信するごとに、アドレスポインタが次のレジスタアドレスに自動インクリメントされます。この自動インクリメント機能によって、ユーザーは1つの連続したフレーム内でICのすべてのレジスタに書込みを行うことができます。

注：下位10ビットに10ビットのデータが格納され、上位2ビットにはDACレジスタとMTPレジスタのどちらを更新するかを決める書込み制御ビットが格納されます。

表3. 書込み制御ビット

注：これらの2ビットは、すべての10ビット書込みコマンドに含まれています。これらのビットに0b01または0b10がセットされた16ビットのデータワードを受信した時点で、直ちにMTPレジスタまたはDACレジスタが更新されます。

b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0

W1 W0 X X X X b9 b8 b7 b6 b5 b4 b3 b2 b1 b0

W1 W0 動作0 0 更新なし。

0 1現在の16ビットのデータワードを受信した時点で、MTPレジスタが更新されます。詳細については、｢マルチタイムプログラマブル(MTP)不揮発性メモリ｣の項を参照してください。

1 0 現在の16ビットのデータワードを受信した時点で、DACレジスタが更新されます。

1 1 更新なし。


MAX9599


MTPメモリへの書込みMTPレジスタへの書込みによって、DACレジスタおよび出力電圧が同一のコードで自動的に更新されます。すべての出力の書込みと更新が同時に行われます。しかし、MTPレジスタの数に応じて、それらの値をMTPメモリに格納するために最大430msかかります。この間、I2Cバス上でICが利用不可となるため、マスターからのすべての通信はMTPの書込みが完了するまで遅延させてください。I2CマスターからICへの通信を試みた場合、アクノリッジは行われません。

ICからのデータ読取り

データ読取り形式ICからデータを読み取るためには、マスターが(スレーブアドレスのR/Wビットに0をセットした)書込みコマンドに続けて目的のレジスタアドレスを送信することによって、アドレスポインタをプリセットする必要があります。次にREPEATED START条件を送信して、それに続けて(スレーブアドレスのR/Wビットに1をセットした)読取りコマンドを送信してください。その後、ICが指定されたレジスタの内容からデータの送信を開始します。個々のデータワード(2バイト)を送信するごとに、アドレスポインタが自動インクリメントされます。この自動インクリメント機能によって、1つの連続したフレーム内ですべてのレジスタを順番に読み取ることができます。

図4. ICのDACまたはMTPレジスタへの1ワードのデータの書込み

図5. ICのDACまたはMTPレジスタへの複数ワードのデータの書込み

1 WORD

ACKNOWLEDGE FROM MAX9599

AA P0


R/W

S SLAVE ADDRESS REGISTER ADDRESS

THE MEMORY BITS M1:M0 SHOULD BE SET TO ZERO, AND THE WRITE CONTROL BITS W1:W0 SHOULD BE SET ACCORDING TO THE DESIRED DATA DESTINATION.WHEN WRITING TO DAC REGISTERS, THE IC RETURNS AN ACK; WHEN WRITING TO MTP, IT RETURNS A NACK.

DATA BYTE 2

AUTOINCREMENT INTERNALREGISTER ADDRESS POINTER

A 0 0 DATA BYTE 1



W1 W0 D9 D8XX XX D7 D6 D1 D0D2D4 D3D5

M0M1

A/A

1 WORD


AA A0


R/W

S SLAVE ADDRESS REGISTER ADDRESS DATA BYTE 2


A 0 0 DATA BYTE 1




1 WORD


A A/A PDATA BYTE nDATA BYTE n-1

THE MEMORY BITS M1:M0 SHOULD BE SET TO ZERO, AND THE WRITE CONTROL BITS W1:W0 SHOULD BE SET ONLY ON THE FINAL DATA WORD IN THE TRANSACTION.WHEN WRITING TO DAC REGISTERS, THE IC RETURNS AN ACK AFTER THE FINAL DATA WORD RECEIVED; WHEN WRITING TO MTP, IT RETURNS A NACK.



M0M1


MAX9599


任意のバイト数のデータを読み取ったあとで、STOP条件を送信することができます。アドレスポインタはSTOP条件によってリセットされないため、後続の読取りは以前の読取りが中断された位置から再開されます。

I2Cマスターは、最後のバイト以外のすべての受信データバイトに対してアクノリッジを行う必要があります。最後のバイトのあとには、マスターから非アクノリッジを送信し、それに続けてSTOP条件を送信する必要があります。図6

および7に、ICからデータを読み取るためのフレーム形式を示します。

MTPメモリからのデータ読取りMTPメモリ内のデータを読み取るためには、最初にメモリのデータをDACレジスタに転送して、次にこの項で説明したようにDACレジスタの読取りを行う必要があります。詳細については、｢MTPメモリからのDAC出力の更新｣の項を参照してください。

図6. ICからの1ワードのデータの読取り

図7. ICからの複数ワードのデータの読取り

A0 Sr


R/W

S SLAVE ADDRESS REGISTER ADDRESS


A 0 0


1 WORD

NOT ACKNOWLEDGE FROM MASTER

A A PDATA BYTE 2DATA BYTE 1

ACKNOWLEDGE FROM MASTER

X X D9 D8XX XX D7 D6 D1 D0D2D4 D3D5

M0M1

1


R/W

SLAVE ADDRESS A

REPEATED START

A0 Sr


R/W

S SLAVE ADDRESS REGISTER ADDRESSA 0 0


1 WORD

NOT ACKNOWLEDGE FROM MASTER

A A PDATA BYTE nDATA BYTE n-1



M0M1

1


R/W

SLAVE ADDRESS A


1 WORD


A ADATA BYTE 2DATA BYTE 1



REPEATED START


MAX9599

低電力プログラマブルガンマバッファMTPメモリからのDAC出力の更新

1つのDACレジスタに対応するMTPレジスタからコードを転送するか、またはすべてのDACレジスタを同時に更新することが可能です。手順としては、I2Cレジスタアドレスとともに送信される上位2ビットのメモリ転送ビットを設定する必要があります。SingleまたはGeneral Memory Acquireコマンドの図による説明は、図8および図9を参照してください。

メモリ転送ビット表4に、この機能を設定するために使用するメモリ転送ビットを示します。これらの2つのビットは、標準の読取りまた

は書込みコマンドの一部として、I2Cレジスタアドレスバイトととともに送信されます。

レジスタおよびビットの説明

表5に、MTPメモリに書き込まれる出荷時のデフォルト値を含む、このICのレジスタマップを示します。個々のレジスタアドレスは10ビットのデータレジスタの位置を示しており、I2Cインタフェース上で2つの完全なバイトを使用して読取りおよび書込みを行う必要があります。表2で示したように、下位バイト(LSB)に10ビットデータの下位8ビットが格納され、上位バイト(MSB)に上位2ビットが格納されます。

図8. MTPメモリのデータによるすべてのDACレジスタの更新(General Acquireコマンド)

図9. MTPメモリのデータによる1つのDACレジスタの更新(Single Acquireコマンド)

表4. MTPメモリ転送ビット

M1 M0 動作0 0 MTPの転送なし。

0 1 アドレス指定されたDACレジスタのみに、対応するMTPの値が設定されます。

1 0 すべてのI2CレジスタおよびDACレジスタに、それぞれに対応するMTPの値が設定されます。

1 1 MTPの転送なし。

SLAVE ID M1

S R/W= 0 A1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 A

M0

THE SLAVE ADDRESS R/W BIT SHOULD BE SET TO ZERO (WRITE MODE), AND THE MEMORY TRANSFER BITS (M1:M0) SHOULD BE SET TO 0B10; SINCE ALL REGISTERS ARE UPDATED, THE LAST 6 BITS OF THE REGISTER ADDRESS ARE IGNORED.

P

SLAVE ID DAC/VCOM ADDRESSM1

S R/W= 0 A1 1 1 0 1 0 0 0 1 D5 D4 D3 D2 D1 D0 A

M0

THE SLAVE ADDRESS R/W BIT SHOULD BE SET TO ZERO (WRITE MODE). THE MEMORY TRANSFER BITS (M1:M0) SHOULD BE SET TO 0B01, FOLLOWED BY THE 6-BIT ADDRESS OF THE REGISTER TO BE UPDATED.

P


MAX9599


アプリケーション情報

電源シーケンス

AVDDとDVDDの電源端子は相互に独立しており、ICに損傷を与えることなく任意のシーケンスでパワーアップおよびパワーダウンを行うことができます。アナログ出力が常に既知の状態になることを保証するために、図10のシーケンスが推奨されます。

パワーアップ時には、AVDDおよびDVDDの両方が低電圧ロックアウト(UVLO)電圧を上回った時点で、直ちにMTPメモリがDACレジスタに転送されます。PGM出力も立ち上がった時点で、MTPメモリの書込みが可能になります。

PCBレイアウトおよびグランド処理

リフローはんだまたはウェーブはんだを使用してICを実装する場合は、エクスポーズドパッドへの適切なはんだ上がりを保証するために、エクスポーズドパッド用グランドビアの仕上がりホール径は少なくとも14milにしてください。はんだマスク技法を使用してICを実装する場合は、このビアの要件は該当しません。いずれの場合も、適切な放熱

を保証するために、低熱抵抗の経路を通してデジタルとアナログ両方のグランドにTQFNパッケージのエクスポーズドパッドを電気的に接続します。これらのパッケージの下にトレースを配線しないでください。図11に示すように、エクスポーズドパッドのレイアウトには1つの大径ビアよりも複数の小径ビアを使用してください。複数の小径ビアによって表面層とグランド層の間の熱抵抗を最適化することが可能で、15mil径のメッキビアの使用が推奨されます。良好な熱性能を得るために、ビアははんだで埋めてください。

電源のバイパス処理

このICは、1つのアナログ電源(AVDD)と1つのデジタル電源(DVDD)で動作します。並列に接続した0.1µFと10µFのコンデンサでAVDDをGNDに接続してください。最高の性能を保証するために、広いグランドプレーンを使用してください。0.1µFのコンデンサでDVDDおよびPGMをGNDに接続してください。0.1µFのバイパスコンデンサはできる限りICの近くに配置して、これらの電圧の処理に適した定格のものを使用してください。実証済みPCBレイアウトについては、MAX9599の評価キットを参照してください。

表5. ICの10ビットDACおよびMTPメモリレジスタの詳細

RegisteR ADDRess

RegisteR nAMe

RegisteR DescRiPtion ReAD/WRite?MtP MeMoRY

DeFAult VAlue

0x00 PREF Programmable voltage reference Read and write 0x0333

0x01 GMA1 Gamma 1 Read and write 0x03BC

0x02 GMA2 Gamma 2 Read and write 0x0377


0x04 GMA4 Gamma 4 Read and write 0x02EF

0x05 GMA5 Gamma 5 Read and write 0x02AB



0x08 GMA8 Gamma 8 Read and write 0x01DE

0x09 GMA9 Gamma 9 Read and write 0x019A

0x0A GMA10 Gamma 10 Read and write 0x0155

0x0B GMA11 Gamma 11 Read and write 0x0111

0x0C GMA12 Gamma 12 Read and write 0x00CD

0x0D GMA13 Gamma 13 Read and write 0x0089

0x0E GMA14 Gamma 14 Read and write 0x0044


MAX9599


図10. 標準的なパワーアップおよびパワーダウンシーケンス

図11. PCBレイアウトでは1つの大径ビアより複数の小径ビアが推奨されます。

PGM PGM

AVDDAVDD

DVDD DVDD

VOLTAGE

PGMMIN

AVDDMIN

MTP MEMORYTRANSFERREDTO DACs

TIMEMTP MEMORY CANBE PROGRAMMED

NOT RECOMMENDEDRECOMMENDED


MAX9599

低電力プログラマブルガンマバッファファンクションダイアグラム

I2C INTERFACESDA

SCL

DVDD

PGM

MAX9599

PROGREF

MTPMEMORY

DACREGISTERS

GAMMABANK

PROGREF

GAMMABANK

10

10

DACGMA1

AVDD

10DAC

GMA2

10DAC

GMA3

10DAC

GMA4

10DAC

GMA5

10DAC

GMA6

10DAC

GMA7

10DAC

GMA8

10DAC

GMA9

10DAC

GMA10

10DAC

GMA11

10DAC

GMA12

10DAC

GMA13

10DAC

GMA14

GND

PROGREF

VPREF


MAX9599

低電力プログラマブルガンマバッファ標準アプリケーション回路

I2C INTERFACESDA

SCL

DVDD

PGM

MAX9599

PROGREF

MTPMEMORY

DACREGISTERS

GAMMABANK

PROGREF

GAMMABANK

10

10

DACGMA1

AVDD

10DAC

GMA2

10DAC

GMA3

10DAC

GMA4

10DAC

GMA5

10DAC

GMA6

10DAC

GMA7

10DAC

GMA8

10DAC

GMA9

10DAC

GMA10

10DAC

GMA11

10DAC

GMA12

10DAC

GMA13

10DAC

GMA14

GND

PROGREF

VPREF

TCON

VIN

AVDD

TO LCDPANEL

LX

VGHPMIC

SOURCEDRIVER

CHIP


MAX9599


+は鉛(Pb)フリー/RoHS準拠パッケージを表します。*EP = エクスポーズドパッド

型番チップ情報

PROCESS: BiCMOSPARt teMP RAnge Pin-PAckAge

MAX9599ETG+ -40NC to +85NC 24 TQFN-EP*


MAX9599

低電力プログラマブルガンマバッファパッケージ

最新のパッケージ図面情報およびランドパターン(フットプリント)はjapan.maxim-ic.com/packagesを参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。

パッケージタイプパッケージコード外形図No. ランドパターンNo.24 TQFN-EP T2444+4 21-0139 90-0067

http://japan.maxim-ic.com/packages

http://pdfserv.maxim-ic.com/package_dwgs/21-0139.PDF

http://pdfserv.maxim-ic.com/land_patterns/90-0067.PDF


MAX9599

低電力プログラマブルガンマバッファパッケージ(続き)

最新のパッケージ図面情報およびランドパターン(フットプリント)はjapan.maxim-ic.com/packagesを参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。

http://japan.maxim-ic.com/packages

MAX9599


Maximは完全にMaxim製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maximは随時予告なく回路及び仕様を変更する権利を留保します。｢Electrical Characteristics (電気的特性)｣の表に示すパラメータ値(min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 22

© 2011 Maxim Integrated Products MaximはMaxim Integrated Products, Inc.の登録商標です。

改訂履歴

版数改訂日説明改訂ページ

0 5/11 初版 —

マキシム･ジャパン株式会社　　〒141-0032　東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F　　TEL: 03-6893-6600

Documents

低電力プログラマブルガンマバッファ · max9599 低電力プログラマブルガンマバッファ