積分型 SOI ピクセル検出器の開発

武田　彩希　 ( 総研大 )atakeda ＠ post.kek.jp

SOIPIX Group : http://rd.kek.jp/project/soi/

積分型 SOI ピクセル検出器の開発〜次世代の X 線天文衛星搭載へ向けた SOI ピクセル検出器〜

原子核三者若手夏の学校 - 高エネルギーパート＠ホテルエバーグリーン富士

2012. 08 / 03 FRI

2

Outline

- SOI ピクセル検出器の X 線天文学への応用

- X 線天文学向け SOI ピクセル検出器 (XRPIX) の紹介

- XRPIX の試験状況

- まとめ

原子核三者若手夏の学校 - 高エネルギーパート（武田彩希） @ ホテルエバーグリーン富士 - Aug. 3, 2012

- 積分型 SOI ピクセル検出器の開発現状

X 線天文衛星の現状

日本の代表的な X 線天文衛星- 現在の衛星：すざく- 次期衛星： ASTRO-H (2014 年打ち上げ予定 )

3

すざく

ASTRO-H


- CCD ， DEPFET ，両面シリコンストリップセンサ， CdTe/CdZnTe ピクセル検出器- 軟 X 線から硬 X 線の範囲を複数の検出器により　カバーしている．- CCD ， DEPFET は非 X 線バックグラウンドが高い（分光性能は高いが・・・） --> 10 keV 以上で顕著- 両面シリコンストリップセンサ， CdTe/CdZnTe ピクセル　検出器は分光性能が低い --> 軟 X 線の観測が困難

ASTRO-H の観測領域

X 線天文衛星の現状

日本の代表的な X 線天文衛星- 現在の衛星：すざく- 次期衛星： ASTRO-H (2014 年打ち上げ予定 )

- 次世代の X 線分光器は，軟 X 線から硬 X 線の範囲を　同時に観測，分離可能であるものが求められる．　 --> 広エネルギー帯域・精密撮像・精密分光性能

4

- CCD ， DEPFET ，両面シリコンストリップセンサ， CdTe/CdZnTe ピクセル検出器- 軟 X 線から硬 X 線の範囲を複数の検出器により　カバーしている．- CCD ， DEPFET は非 X 線バックグラウンドが高い（分光性能は高いが・・・） --> 10 keV 以上で顕著- 両面シリコンストリップセンサ， CdTe/CdZnTe ピクセル　検出器は分光性能が低い --> 軟 X 線の観測が困難

すざく

ASTRO-H


5

次世代の X 線天文衛星搭載へ向けた SOI ピクセル検出器

目標性能

(1) FWHM ≤140 eV at 6 keV (Readout Noise ≤ 10 electrons) (2) <100 μm pitch pixel(3) ∼10 μs per event readout (Trigger, Direct Pixel Access) (4) Wide energy range : 0.5– 40 keV (Thick Depletion Stacks)

X-rayHard Soft

Cosmic Ray(Non-Xray-BG)Field of View

Active

Shield

Onboard Processor ・ Anti-coincidence (NXB rejection) ・ Hit-pattern Selection (NXB rejection) ・ Direct Pixel Access (X-ray Readout)

XRPIX

X-ray SOIPIX with Active Shield

目標性能を達成するために，SOI ピクセル検出器の技術を基盤に新たな検出器を開発 (XRPIX).XRPIX はトリガ情報出力機能を持つ！

Scintillation counter


6

SOI ピクセル検出器

基本構成 Circuit Layer : ~40 nm Buried Oxide (BOX) : 200 nm Sensor Layer : 100 - 725 mm

SOI ピクセルプロセスラピスセミコンダクタ ( 株 ) と共同開発している SOI ピクセル検出器をプロセスするための新しい技術．実用レベルでは世界唯一．

- Silicon-on-Insulator (SOI) 技術によるセンサ部・読み出し部一体型検出器- SOI ピクセル検出器 (SOIPIX) ： KEK の測定器開発室を中心に開発が進む． --> ラピスセミコンダクタ ( 株 ) による 0.2 mm FD - SOIピクセルプロセスSOI ピクセル検出器の特徴- 金属バンプボンディングがない --> 高密度・低寄生容量・高感度- 一般的な CMOS 回路により構成- 一般的な産業技術を基盤とする


7

UNIBONDTM Process (1995, France LETI) -> SOITEC


8

SOI ピクセルプロセス

725

50-725


9

The Buried p-Well (BPW)

Buried p-Well (BPW)


10

The Buried p-Well (BPW)


シリコン結晶内での粒子の反応

信号量可視光：　～ 1 e-h / photonX 線：　～ 3000 e-h / X-ray @ 10 keV荷電粒子：～ 3000 e-h / track @ 40 mm

放射線は計数することができる．

11原子核三者若手夏の学校 - 高エネルギーパート（武田彩希） @ ホテルエバーグリーン富士 - Aug. 3, 2012

X 線が生成する e-h ペアの数1 e-h 生成するのに必要なエネルギーは 3.65 eV 例えば、 17.5 keV ならば 4800 e-h 程度 ( = 17500 / 3.65)

X 線の検出効率

空乏層厚 350 mm 時 ( 計算値）

数 keV から ~20 keV までの X 線を検出！

薄く安く出来るので，複数毎重ねて検出効率を上げたり，さらに高エネルギー側まで感度を上げる事も出来る．

荷電粒子、中性子等も検出可能．


additional conduction layersensor

circuit

Increase radiation hardness by compensating Oxide/Interface Trap charge with middle layer bias.

Shield sensors from circuit


Double SOI Layer Wafer

13

基本的な積分型 SOI ピクセル検出器


44mm

煮干しの X 線画像（３枚を合成）

Chip Size: 10.3 x 15.5 mm2 (Effective Area: 8.7 x 14.1 mm2) 　Pixel Size: 17 mm□ Number of Pixel: 512 x832 (= 425,984)Pixel Circuit: Correlated Double Sampling (CDS)Thick of Sensor Layar: 260 mmSensor Wafer: Czochralski (CZ) -> 700 Ωcm Floating Zone (FZ) -> 7 kΩcmIrradiation Type : Front / Back illumination

15

XRPIX シリーズ2010 2011 2012 2013 2014

XRPIX2Mar. 2012

XRPIX

X-ray Imaging area

256 x 256 pixels

Pixel Selection

Analog Signal Output

HitDetect

&PositionOutput

ADC

XRPIX1 XRPIX1b

XRPIXΔΣ-type

ADC

2.4 mm 2.4 mm

2.4 mm

6.0 mm

1.0 mm1.0 mm 4.0 mm

X-ray Imaging area

現在評価中

本発表 !


XRPIX シリーズの特徴トリガ情報出力機能： X 線到来の時間と位置 -> X 線が入射したピクセルのみを読み出す --> 低バックグラウンド & 高速 X 線分光

16

XRPIX1/1b Design : 仕様

2.4 mm

2.4

mm

Chip Size: 2.4 mm□ (Effective Area: 1.0 mm□) 　Pixel Size: 30.6 mm□ Number of Pixel: 32 x 32 (= 1,024)Pixel Circuit: Correlated Double Sampling (CDS), Trigger FunctionThick of Sensor Layar: 260 mmSensor Wafer: Czochralski (CZ) -> 700 Ωcm Floating Zone (FZ) -> 7 kΩcmIrradiation Type : Front / Back illumination

1.0

mm

1.0 mm


17

XRPIX1/1b Design : ピクセル回路

VTH

VTH

INTRIG_CA

TRIG_RA

TRIG_OUTTRIGGER

H/L OUT

RA_READ CA_READ

ANALOGOUT

COL_AMP OUT_BUF

SF

VTH

_RST

CD

S_R

ST

CDS Cap.Sam

ple

Cap.

STORESF

PD

_RST

CDS_RSTVPD_RSTV

Pro

tect

ion D

iode

VDD18VB_SF

PD

Sense-node

GND

Pixel Circuit

Comparator

Column Readout

Trigger Info. Output

X-ray

Blue : Analog Signal (with CDS)

Magenta : Trigger Signal

kT/C NoiseSave & Cancel

-> 回路のリセット (PD_RSTV, CDS_RSTV, VTH)-> 露光

-> X 線の検出-> アナログ信号の読み出し

外部 FPGA による制御


ピクセルレイアウトの例 (XRPIX)

ピクセルの領域

BPW の領域

18


PSUB ( 電極 )

CNTPIX5 Pixel Layout

CNTPIX5 Pixel Layout

64x64 um2

~600 Tr/pix

x 72列 x 212行 1千万 Transistor

ピクセルレイアウトの例 ( 計数型 )

19


20

DAQ System

Sub Board for XRPIX

SEABAS

Data TransferviaEthernet

ADC & DAC

300mm

Power Supply : ± 5 VClock : 25 MHzNetwork : 100 MbpsADC, DAC, NIM IN x2, NIM OUTx 2

SiTCP

XRPIXSetup Parameter

Digital DataAnalog Signal

Control Signal

- Soi EvAluation Board with Sitcp (SEABAS)- （ SOI ピクセル検出器用）汎用データ読み出しボード- FPGA により検出器を制御 .- Ethernet により PC へデータを転送 .

USERFPGA


21

XRPIX1->XRPIX1b: 性能改善点

Kβ 24.9 keV

109CdAg-Kα 22.2 keVFWHM=810 eV

PH (ADU)

Cou

nts

Spectrum in Frame Mode

XRPIX1(T=-50C, VBB=100V)

XRPIX1b(T=-50C, VBB=100V)

x 1.7

# Sense-node Cap. = 41 -> 24 fF #• Sensitivity = 3.6 -> 6.1 μV/e-• Noise = 120 -> 74 e- (rms)• ΔE = 1.5 keV -> 0.8 keV (FWHM)

X-ray Energy Calibrationレイアウトデザインの改良-> sense-node のサイズを小さくする .

-> センサ部寄生容量が低減 .


22

XRPIX1b: Single Pixel Readout Mode - 分光性能の限界を求めるための試験 . (cf. Prigozhin et al., 2009)

- １ピクセルを固定しアナログ出力の波形を読み出し観測

- オフライン解析で X 線のヒットポイントを探す .

-> Signal Level - Base Level

X 線のエネルギー

Signal Level

Base Level


23

XRPIX1b: Single Pixel Readout Mode

ΔE = 278 eV @ 8.0 keV (FWHM)Readout Noise = 14.6 e- (rms)

- single pixel readout mode による X 線スペクトル .

ΔE = 190 eV @ 1.49 keV (FWHM)Readout Noise = 18 e- (rms)

ADU

　　　　　　Readout Noise : 14.6 e- (rms)

Cou

nts

Readout Noise : 18 e- (rms)

FWHM=190 eV

@ 1.49 keV

Al-Kα

Soft X-ray-> First Result !

Energy [eV]

Cou

nts


24

XRPIX1b : Trigger-Driven Readout Mode

FPGA

ADC

Trigger Info. Output

Direct Pixel Access

Analog Signal Output

COL Hit ADDR Resister

RO

W H

it AD

DR

Resiste

r

1

1

COL ADDR DECODER

RO

W A

DD

R D

EC

OD

ER

OR

2TRIG (TIMING)

ANALOG OUT5

TRIG ROW ADDR

TRIG COL ADDR

3

ROW ADDR

COL ADDR

4

PC6

Dead Time : ~100 μs/event

(HIT POSITION)

Future -> ~10 μs

X-ray0


25

トリガ情報出力試験

22 23 24 25 26 27 28 29 30 31

31 3

0 2

9 2

8 2

7 2

6 2

5 2

4

23 2

2

30.6 um

30.6

um

PIXEL [23][24]

Laser Spot

CA

RA

Column Address (CA) -> 23 Row Address (RA) -> 24


26

トリガ情報出力試験

Laser Light in 1

Pixel

23

24

2D Image of Aout (1Frame)

TRIG_COL (Hit Pattern)

TRIG_ROW (Hit Pattern)

SCLKTRIG

ADR=

TRIG_O

0 5 10 15 20 25 31

23

24

1Pixel Hit Pattern @OSCRst

STORE

TRIG_O

Laser_INPUT

Rst Rst

1 Frame Scan

On

TRIG_O @OSC

Scan

TRIG Signal Diagram

VPD>VTH ?


27

XRPIX1b : Trigger-Driven Readout Mode- Trigger-Driven readout mode により取得した初めての X 線スペクトル .

- 全フレーム読み出しとゲインが異なる .--> ピクセル回路に原因があるので，デザインを改善する .


28

まとめ- KEK の測定器開発室を中心に SOI 技術によるピクセル検出器の開発を進める． . - 基本的な要素技術の開発には成功し，実用を目指していく段階- そのひとつに，次世代の X 線天文衛星搭載へ向けた分光器の開発がある．

- X 線天文衛星搭載用 SOI ピクセル検出器： XRPIX シリーズ

- 軟 X 線のスペクトルを取得．

XRPIX1b : Sense-node Cap. = 24 fF Sensitivity = 6.1 μV/e

Noise = 74 e (rms) ΔE = 0.8 keV (FWHM) @ 22 keV

ΔE = 190 eV @ 1.5 keV (FWHM) Readout Noise = 18 e- (rms) by single pixel readout mode

- Trigger-Driven readout にて X 線スペクトルを初めて取得．


- 今後は，面積を拡大した新チップの評価，より低ノイズな検出器の開発を行う．

Backup

30

LAPIS 0.2 μm FD-SOI Pixel ProcessProcess 0.2μm Low-Leakage Fully-Depleted SOI CMOS (LAPIS)

1 Poly, 5 Metal layers, MIM Capacitor (1.5 fF/um2), DMOSCore (I/O) Voltage = 1.8 (3.3) V

SOI wafer Diameter: 200 mmφ, 725 um thickTop Si : Cz, ~18 Ω-cm, p-type, ~40 nm thick Buried Oxide: 200 nm thickHandle wafer: Cz(n) ~700 Ω-cm, FZ(n) ~7 kΩ-cm, FZ(p) ~40 kΩ-cm

Backside Mechanical Grind, Chemical Etching, Back side Implant, Laser Annealing and Al plating

M5


X 線の検出効率


31

13

MPW (Multi Project Wafer) run

多くのユーザーを集め年に２回実施

33

XRPIX Control Diagram

≈≈

≈≈

1) Reset

One Frame

2) Integration 3) Readout

≈

Hit Pattern

≈≈

32 x 32 PixXXX XXX

PD_RST

CDS_RST

STORE

Pix (CA, RA)

Analog Readout


34

XRPIX1/1b Design : ピクセル回路


X 線イメージ検出器

Direct Detection Indirect Detection

No On-Chip Logic

シンチレータ + 光検出器（高感度だが位置・エネルギー

分解能に難）

X 線用 CCD...( 読出し速度に制限）

CMOS APS...( 空乏層が薄く、感度が悪い）

HybridMonolithic

Medipix, Pilatus ...(Mechanical Bonding で性能

に制限）

小型、安価

高精度

高機能

高感度

SOI Pixel ! SOI Pixel !

On-Chip Logic

Bulk CMOSSOI CMOS

35


m

通常の半導体ウエハー(Bulk Wafer)

SOI Wafer

BOX(埋込み酸化膜 )

Top Si (SOI Layer)

20-200 nm50-400 nm

circuit circuit

PhysicalSupport

RadiationSensor

Bulk and SOI Wafer

36


Documents

積分型 SOI ピクセル検出器の開発