https://teknikelektronika.com/pengertian-aljabar-boolean-hukum-aljabar-boolean/

Pengertian Aljabar Boolean dan Hukumnya – Aljabar Boolean atau dalam bahasa Inggris disebut dengan Boolean

Algebra adalah matematika yang digunakan untuk menganalisis dan menyederhanakan Gerbang Logika pada Rangkaian-rangkaian Digital Elektronika. Boolean pada dasarnya merupakan Tipe data yang hanya terdiri dari dua nilai yaitu “True” dan “False” atau “Tinggi” dan “Rendah” yang biasanya dilambangkan dengan angka “1” dan “0” pada Gerbang Logika ataupun bahasa pemrograman komputer. Aljabar Boolean ini pertama kali diperkenalkan oleh seorang Matematikawan yang berasal dari Inggris pada tahun 1854. Nama Boolean sendiri diambil dari nama penemunya yaitu George Boole.

Hukum Aljabar BooleanDengan menggunakan Hukum Aljabar Boolean ini, kita dapat mengurangi dan menyederhanakan Ekspresi Boolean yang kompleks sehingga dapat mengurangi jumlah Gerbang Logika yang diperlukan dalam sebuah rangkaian Digital Elektronika.

Dibawah ini terdapat 6 tipe Hukum yang berkaitan dengan Hukum Aljabar Boolean

Hukum Komutatif (Commutative Law)

Hukum Komutatif menyatakan bahwa penukaran urutan variabel atau sinyal Input tidak akan berpengaruh terhadap Output Rangkaian Logika.

Contoh :

Perkalian (Gerbang Logika AND)

X.Y = Y.X

Penjumlahan (Gerbang Logika OR)

X+Y = Y+X

Catatan : Pada penjumlahan dan perkalian, kita dapat menukarkan posisi variabel atau dalam hal ini adalah sinyal Input, hasilnya akan tetap sama atau tidak akan mengubah keluarannya.

Hukum Asosiatif (Associative Law)

Hukum Asosiatif menyatakan bahwa urutan operasi logika tidak akan berpengaruh terhadap Output Rangkaian Logika.

Contoh :

Perkalian (Gerbang Logika AND)

W . (X . Y) = (W . X) . Y

Penjumlahan (Gerbang Logika OR)

W + (X + Y) = (W + X) + Y

Catatan : Pada penjumlahan dan perkalian, kita dapat mengelompokan posisi variabel dalam hal ini adalah urutan operasi logikanya, hasilnya akan tetap sama atau tidak akan mengubah keluarannya. Tidak peduli yang mana dihitung terlebih dahulu, hasilnya tetap akan sama. Tanda kurung hanya sekedar untuk mempermudah mengingat yang mana akan dihitung terlebih dahulu.

 

Hukum Distributif

Hukum Distributif menyatakan bahwa variabel-variabel atau sinyal Input dapat disebarkan tempatnya atau diubah urutan sinyalnya, perubahan tersebut tidak akan mempengaruhi Output Keluarannya.

Hukum AND (AND Law)

Disebut dengan Hukum AND karena pada hukum ini menggunakan Operasi Logika AND atau perkalian. Berikut ini

contohnya :

Hukum OR (OR Law)

Hukum OR menggunakn Operasi Logika OR atau Penjumlahan. Berikut ini adalah Contohnya :

Hukum Inversi (Inversion Law)

Hukum Inversi menggunakan Operasi Logika NOT. Hukum Inversi ini menyatakan jika terjadi Inversi ganda (kebalikan 2 kali) maka hasilnya akan kembali ke nilai aslinya.

Jadi, jika suatu Input (masukan) diinversi (dibalik) maka hasilnya akan berlawanan. Namun jika diinversi sekali lagi, hasilnya akan kembali ke semula.

https://teknikelektronika.com/pengertian-gerbang-logika-dasar-simbol/

Pengertian Gerbang Logika Dasar dan Jenis-jenisnyaDickson Kho Teori ElektronikaPengertian Gerbang Logika Dasar dan Jenis-jenisnya– Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah satu atau beberapa Input (masukan) menjadi sebuah sinyal Output (Keluaran) Logis. Gerbang Logika beroperasi berdasarkan sistem bilangan biner yaitu bilangan yang hanya memiliki 2 kode simbol yakni 0 dan 1 dengan menggunakan Teori Aljabar Boolean.Baca juga :  Pengertian Aljabar Boolean dan Hukumnya. Gerbang Logika yang diterapkan dalam Sistem Elektronika Digital pada dasarnya menggunakan Komponen-komponen Elektronika seperti Integrated Circuit (IC), Dioda, Transistor, Relay, Optik maupun Elemen Mekanikal.

Jenis-jenis Gerbang Logika Dasar dan SimbolnyaTerdapat 7 jenis Gerbang Logika Dasar yang membentuk sebuah Sistem Elektronika Digital, yaitu :

1. Gerbang AND2. Gerbang OR3. Gerbang NOT4. Gerbang NAND5. Gerbang NOR6. Gerbang X-OR (Exclusive OR)7. Gerbang X-NOR (Exlusive NOR)

Tabel yang berisikan kombinasi-kombinasi Variabel Input (Masukan) yang menghasilkan Output (Keluaran) Logis disebut dengan “Tabel Kebenaran” atau “Truth Table”.

Input dan Output pada Gerbang Logika hanya memiliki 2 level. Kedua Level tersebut pada umumnya dapat dilambangkan dengan :

HIGH (tinggi) dan LOW (rendah) TRUE (benar) dan FALSE (salah) ON (Hidup) dan OFF (Mati) 1 dan 0

Contoh Penerapannya ke dalam Rangkaian Elektronika yang memakai Transistor TTL (Transistor-transistor Logic), maka 0V dalam Rangkaian akan diasumsikan sebagai “LOW” atau “0” sedangkan 5V akan diasumsikan sebagai “HIGH” atau “1”.

Berikut ini adalah Penjelasan singkat mengenai 7 jenis Gerbang Logika Dasar beserta Simbol dan Tabel Kebenarannya.

Gerbang AND (AND Gate)Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang

menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali. Contohnya : Z = X.Y atau Z = XY.

Simbol dan Tabel Kebenaran Gerbang AND (AND Gate)

 Gerbang OR (OR Gate)Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol yang menandakan Operasi Logika OR adalah tanda Plus (“+”). Contohnya : Z = X + Y.

Simbol dan Tabel Kebenaran Gerbang OR (OR Gate)

 Gerbang NOT (NOT Gate)Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.

Simbol dan Tabel Kebenaran Gerbang NOT (NOT

Gate)  Gerbang NAND (NAND Gate)Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.

Simbol dan Tabel Kebenaran Gerbang NAND (NAND

Gate) Gerbang NOR (NOR Gate)Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol dan Tabel Kebenaran Gerbang NOR (NOR

Gate)  Gerbang X-OR (X-OR Gate)X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.

Simbol dan Tabel Kebenaran Gerbang X-OR (X-OR

Gate)  Gerbang X-NOR (X-NOR Gate)Seperti Gerbang X-OR,  Gerban X-NOR juga terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari Gerbang X-OR (Exclusive OR).

Simbol dan Tabel Kebenaran Gerbang X-NOR (X-NOR

Gate) 

http://yan-aprendi1994.blogspot.com/2015/07/rangkaian-logika-kombinasional-dan.html

RANGKAIAN LOGIKA KOMBINASIONAL DAN SEKUENSIAL

Rangkaian KombinasionalRangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu

tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.

Ada beberapa Rangkaian logika kombinasional yang akan dibahas adalah Enkoder, Dekoder, Multiplexer, dan Demultiplexer.

1.Encoder

Enkoder adalah rangkaian logika kombinasional yang berfungsi untuk mengubah atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode biner.Enkoder disusun dari gerbanggerbang logika yang menghasilkan keluaran biner sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Hasil keluarannya dinyatakan dengan aljabar boole, tergantung dari kombinasi - kombinasi gerbang yang digunakan.Sebuah Enkoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi masukan dan n adalah jumlah bit keluaran sebuah enkoder. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

Perhatikan contoh tabel fungsi keluaran Encoder berikut :

Tabel Fungsi keluaran encoder  8 ke 3

Dari tabel diatas, dapat dibuat fungsi keluaran sebagai berikut :Y0 = I1 + I3 + I5 + I7Y1 = I2 + I3 + I6 + I7Y2 = I4 + I5 + I6 + I7

Dari persamaan tersebut, maka rangkaian gerbangnya dapat dibuat seperti pada

gambar berikut :

Encoder merupakan kebalikan  dari decoder.

Encoder merupakan rangkaian kombinasional yang berfungsi mengubah data yang ada pada inputnya menjadi kode-kode biner pada outputnya.

Contoh encoder oktal ke biner atau disebut juga encoder 8 ke 3, berfungsi mengubah data bilangan oktal pada inputnya menjadi kode biner 3-bit pada outputnya.

Pada umumnya encoder menghasilkan kode 2-bit, 3-bit atau 4-bit. Encoder n bit memiliki 2n saluran input.

2.    Decoder

            Rangkaian Dekoder mempunyai sifat yang berkebalikan dengan Enkoder yaitu merubah kode biner menjadi sinyal diskrit. Sebuah dekoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi keluaran dan n adalah jumlah bit masukan. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

Perhatikan gambar 1, keluaran gerbang AND = 1 jika masukan BCD adalah 0101 dan sama dengan untuk instruksi masukan yang lain. Karena kode ini merupakan representasi bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5. Sehingga keluaran decoder ini harus dihubungkan dengan peralatan yang dapat dibaca dan dimengerti manusia.

Jenis-jenis rangkaian decoder1. BCD to & 7segment Decoder

Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder, sehingga akan membentuk kombinasi nyala LED peraga (7 segmentLED), yang sesuai kombinasi masukan biner tersebut. Sebagai contoh, Jika masukan biner DCBA = 0001, maka decoder akan memilih jalur keluaran mana yang akan diaktifkan. Dalam hal ini saluran b dan c diaktifkan sehinggalampu LED b dan C menyala dan menandakan angka 1.2. Decoder BCD ke decimal.Keluarannya dihubungkan dengan tabung indikator angka. Sehingga kombinasi angka biner akan menghidupkan lampu indikator angka yang sesuai. Sebagai contoh D = C = B = 0 , A= 1, akan menghidupkan lampu indikator angka 1. Lampu indikator yang menyala akan sesuai dengan angk abiner dalam jalan masuk.

Gambar 3. Decoder BCD ke Decimal

3.   Rangkaian logika kombinasional Multiplexer

            Rangkaian logika kombinasional Multiplexer atau disingkat MUX adalah alat atau komponen elektronika yang bisa memilih input (masukan) yang akan diteruskan ke bagian output (keluaran). Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di bagian kontrol (kendali) Select.

Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan ke 1 saluran adalah sebagai berikut:

4.    Rangkaian Logika kombinasional Demultiplekser

            Rangkaian logika kombinasional Demultiplekser adalah Komponen yang berfungsi kebalikan dari MUX. Pada DEMUX, jumlah masukannya hanya satu, tetapi bagian keluarannya banyak. Signal pada bagian input ini akan disalurkan ke bagian output (channel) yang mana tergantung dari kendali pada bagian SELECTnya.

Gambar realisasirangkaianDemultiplekser untukmasukan 1 keluaran 4 Karnaugh Map untuk perencanaan rangkaian demultiplexer masukan 1 keluaran 4.

5.    Adder

Adder merupakan rangkain ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan. Karena adder digunakan untuk memproses operasi aritmatika, maka adder juga sering disebut rangkaian kombinasional aritmatika. Ada 3 jenis Adder, yaitu:1. Rangkaian adder yang hanya menjumlahkan dua bit disebut Half Adder.2. Rangkaian adder yang hanya menjumlahkan tiga bit disebut Full Adder.3. Rangkaian adder yang menjumlahkan banyak bit disebut Paralel Adder.

1.      Half Adder.

Rangkain half adder merupakan dasar bilangan biner yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 0.Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 1.Jika A=1 dan B=1 dijumlahkan, hasilnya S (Sum) = 0. Dengan nilai pindahan Cy (Carry Out) = 1.Dengan demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan Cy). A B S Cy

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Dari tabel diatas, terlihat bahwa nilai logika dari Sum sama dengan nilai logika dari gerbang XOR, sedangkan nilai logika Cy sama dengan gerbang logika  AND. Dari tabel diatas, dapat dibuat rangkaian half adder seperti dibawah ini.

2. Full Adder

Full adder adalag mengolah data penjumlahan 3 bit bilangan atau lebih (bit tidak terbatas), oleh karena itu dinamakan rangkaian penjumlah lengkap. Perhatikan tabel dibawah ini.

A B C S Cy

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

3. Paralel Adder            Paralel Adder adalah rangkaian Full Adder yang disusun secara paralel dan berfungsi untuk menjumlahkan bilangan biner berapa pun bitnya, tergantung jumlah Full Adder yang

diparalelkan. Gambar dibawah ini menunjukan Paralel Adder yang terdiri dari 4 buah Full Adder yang disusun paralel sehingga membentuk sebuah penjumlahan 4 bit.

RANGKAIAN SEKUENSIALPada rangkaian logika sekuensial, keadaan keluaran selainditentukan oleh keadaan

masukan juga ditentukan olehkeadaan keluaran sebelumnya. Hal itu menunjukkan bahwarangkaian logika sekuensial harus mempunyai pengingat(memory), atau kemampuan untuk menyimpan informasi.Rangkaian dasar yang dapat dipakai untuk membentukrangkaian logika sekuensial adalah latch dan flip-flop.Perbedaan latch dan flip-flop terletak pada masukanclock. Pada flip-flop dilengkapi dengan masukan clock,sedangkan pada latch tidak. Flip-flop hanya akan bekerjapada saat transisi pulsa clock dari tinggi ke rendah ataudari rendah ke tinggi, tergantung dari jenis clock yangdigunakan. Transisi pulsa clock dari rendah ke tinggi disebut transisi positif, sedangkan transisi tinggi kerendah di sebut transisi negatif.

1.      RS FLIP-FLOPFlip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini

mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0).a. FF-RS (dirangkai dari NAND gate)

Rangkaian Logika FF-RS

Tabel Kebenaran FF RS

b. FF – RS BerdetakDengan adanya detak akan membuat FF-RS bekerja sinkron atau aktif HIGH

Simbol Logika

Rangkaian Logika FF-RS Berdetak

Tabel Kebenaran FF-RS Berdetak

2.      D FLIP-FLOPSebuah masalah yang terjadi pada Flip-flop RS adalah dimana keadaan R = 1, S = 1 harus

dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja dimana FF-D mampu mengatasi masalah tersebutSimbol Logika

Rangkaian Logika

Tabel Kebenaran

3.      JK FLIP-FLOP FF JK mempunyai masukan “J” dan “K”. FF ini “dipicu” oleh suatu pinggiran pulsa

clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clockSimbol logika

Rangkaian Logika

Tabel Kebenaran

4.      T FLIP-FLOPNama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap ada sinyal

pemicu (trigger) pada masukannya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari scalar toggle/pasak).Simbol Logika

  Rangkaian Logika

Tabel Kebenaran

5.      REGISTERRegister adalah himpunan dari sejumlah sel yang masing-masing terdiri dari sebuah flip-

flop, dimana setiap sel dapat menyimpan data sebanyak 1-bit. Register ini umumnya dapat dibaca dan ditulis sehingga berfungsi sebagai memori yang berukuran kecil. Fungsi dari register kadang-kadang lebih dari hanya sekedar menyimpan data, tetapi dapat juga mengolahnya secara terbatas, misalnya menggeser kekiri atau kekanan.Register Pemalang (Latch)

Disebut pemalang karena register ini berfungsi untuk memalang data. Artinya nilai data yang menjadi masukannya akan dipertahankan pada keluarannya, walaupun masukan tersebut telah dihilangkan. Register ini sangat diperlukan untuk menghubungkan peralatan berkecepatan tinggi dengan yang berkecepatan rendah. Dalam hal ini register berfungsi sebagai penyangga (buffer). Pemalang umumnya dibentuk dengan menggunakan flip-flop D.

Jika masukan LE (Latch Enable) tinggi maka semua flip-flop mendapat pulsa clock sehingga menangkap data masukannya. Selanjutnya jika data masukan dihilangkan maka nilai data sebelumnya akan tetap ada pada keluaran register. Data ini akan tetap dipertahankan sampai ada pengambilan data yang baru.

Pemalang TransparanPemalang umumnya dibuat transparan dimana masukan LE bersifat level sensitive. Jika

LE bernilai tinggi maka nilai keluaran flip-flop yang bersangkutan akan sama dengan nilai keluarannya. Saat LE beralih ke rendah maka nilai masukan pada saat itu akan ditangkap dan dipertahankan.

MemoriMemori berfungsi untuk menyimpan informasi. Jumlah data yang dapat disimpan

tergantung kapasitas memori tersebut. Ada memori yang hanya dapat dibaca (ROM) ada pula yang dapat dibaca dan ditulis (RAM)

Register Geser Kanan

Pada register ini flip-flop yang dikanan mendapat masukan dari keluaran flip-flop yang dikiri.Register Geser Kiri

Pada register ini flip-flop yang dikiri mendapat masukan dari keluaran flip-flop yang dikanan.Register Geser Kanan / Kiri

Masukan suatu flip-flop bisa dari flip-flop yang dikiri ataupun yang dikanannya, tergantung pada nilai logika masukan S (select).Parallel Input Serial Output

Data untuk masing-masing flip-flop akan di-loading pada saat masukan LD (load) berlogika tinggi. Selanjutnya data akan digeser kekanan pada setiap pulsa CP.Serial Input Parallel Output

Data untuk masing-masing flip-flop akan dikeluarkan pada saat masukan OE (output enable) berlogika tinggi.

http://matkul.xyz/pengertian-peta-karnaugh-k-map-dan-contohnya/

Sistem Digital 

PENGERTIAN PETA KARNAUGH (K-MAP) DAN CONTOHNYA SYAH PUDIN K-MAP, KARNOUGH MAP, PETA KARNOUGH

PENGERTIAN

Peta Karnaugh atau sering di sebut juga K-map adalah metode untuk menyederhanakan rangkaian logika. K-map mempunyai keiripan dengan tabel kebenaran yang menampilkan keluaran persamaan Boolean untuk tiap kemungkinan kombinasi variabel masukkan. Menentukan jumlah sel identik dengan mencari jumlah kombinasi sebuah tabel kebenaran.

1. Variabel yang mempunyai 2n kotak (n adalah banyaknya masukkan), dimana dalam kotak-kotak atau sel-sel tersebut merupakan kombinasi masukkan yang terjadi.

Misalnya :

a). 2 variabel masukkan membutuhkan 22 atau 4 sel (kombinasi yang terjadi).

b). 3 variabel masukkan membutuhkan 23 atau 8 sel (kombinasi yang terjadi).

c). dan seterusnya

Contoh berbagai variabel pada Peta Karnaugh:

2. Peta Karnaugh dapat digunakan untuk :

a). Menyederhanakan rangkaian (miniaturisasi).

b). Merancang rangkaian.

LANGKAH-LANGKAH PENYEDERHANAAN PETA KARNAUGH

1). Masukan keluaran sesuai dengan nomor minterm atau maxterm.

2). Untuk penyederhanaan, kelompokkan yang minterm bernilai 1 untuk SOP atau maxterm yang bernilai 0 untuk POS.

3). Setiap kelompok harus berkelipatan 2 yaitu: 2, 4, 8, 16, dan seterusnya.

4). Usahakan mencari kelompok terbesar terlebih dahulu, lalu mencari kelompok yang lebih kecil.

PETA KARNAUGH DENGAN 2 VARIABEL MASUKAN (22 = 4)

Aturannya yaitu:

a. Dalam masing-masing kotak kombinasi yang terjadi adalah AND GATE.

b. Antar kotak mempunyai hubungan OR GATE.

Contoh :

a) Gerbang OR

b) Dari gerbang EX-OR.

1). Aturan miniaturisasi untuk 2 variabel masukan.Bila 4 kotak dari K-Map terisi bernilai “1” semua, maka persamaan tersebut adalah 1 (X = 1).

X = A¯ B¯ + A B + A B¯ + A¯B = A¯ ( B¯ + B ) + A ( B¯ + B ) = A¯ + A = 1

2). Pernyataan persamaan Bokan dari 2 kotak yang berdekatan (bukan bersilangan), dapat disederhanakan dari 2 komponen menjadi satu kombinasi persamaan Bokan.

Contoh :

Perhatikan ekspresi Z = f (A,B) = A B +A B + A B yang diplot di Peta Karnaugh ini.

Penyelesaian:

Pasangan 1 dikelompokkan seperti gambar di atas, dan jawaban diperoleh dengan melihat nilai 1 yang masuk ke kelompok lingkaran yang menyebabkan nilai A dan B hilang. Hasil dari penyederhanaan persamaan di atas ialah: Z = A + B .

PETA KARNAUGH DENGAN 3 VARIABEL MASUKAN (23 = 8)

Aturannya yaitu:

a). Seluruh kotak (8 kotak) dapat disederhanakan dengan F = 1.

b). 4 kotak dapat disederhanakan dari 3 variabel menjadi 1 variabel.

c). 2 kotak dapat disederhanakan dari 3 variabel menjadi 2 variabel.

Dari 2 buah peta Karnaugh di atas dapat disederhanakan menjadi sebagai berikut:

Contoh:

Sederhanakan persamaan menggunakan Peta Karnaugh dari soal berikut:

1.  Z = f (A,B,C) = A¯B¯C¯ + A¯B + ABC¯ + AC

2.  Z = f (A,B,C) = A¯B + B C¯ + BC + A B¯ C¯

Penyelesaian :

1. Z = f (A,B,C) = A¯B¯C¯ + A¯B + ABC¯ + AC

Menggunakan aturan simplifikasi, hasil persamaan yang telah disederhanakan ialah = B.

2. Z = f (A,B,C) = A¯B + B C¯ + BC + A B¯ C¯

Menggunakan aturan simplifikasi, hasil persamaan yang disederhanakan ialah = B+A C.

PETA KARNAUGH DENGAN 4 VARIABEL MASUKAN (24 = 16)

Aturannya yaitu :

a. Seluruh kotak (16 kotak) dapat disederhanakan dengan F = 1.

b. 8 kotak dapat disederhanakan dari 4 variabel menjadi 1 variabel.

c. 4 kotak dapat disederhanakan dari 4 variabel menjadi 2 variabel.

d. 2 kotak dapat disederhanakan dari 4 variabel menjadi 3 variabel.

PENGELOMPOKAN MINTERM

1). Pengelompokan dua-an (n = 1), yang perlu diperhatikan adalah variabel yang tidak berubah.

2). Pengelompokan empat-an (n = 2), yang perlu diperhatikan adalah variabel yang tidak berubah.

3). Pengelompokan delapan-an (n = 3), yang perlu diperhatikan adalah variabel yang tidak berubah.

4). Pengelompokan enam belas-an (n = 4), yang perlu diperhatikan adalah variabel yang tidak berubah.

PERISTIWA TUMPANG TINDIH (OVERLEAPING)

a). Tanpa tumpang tindih

b). Dengan tumpang tindih

Dari gambar-gambar di atas nampak bahwa dengan menggunakan peristiwa tumpang tindih persamaan menjadi lebih sederhana.

PERISTIWA PENGGULUNGAN (ROLLING)

a). Penggulungan dua-an (n = 1)

b). Penggulungan empat-an (n = 2)

c). Penggulungan delapan-an (n = 3)

PERISTIWA KELEBIHAN PENGELOMPOKAN (REDUNDANT)

Peristiwa redundant adalah pengelompokan kembali semua suku baik minterm ataupun maxterm yang sudah dikelompokkan.

a). Tidak terjadi kelebihan pengelompokan

b). Terjadi kelebihan pengelompokan

KONDISI TIDAK PEDULI (DON’T CARE)

Suatu kondisi dimana keluaran suatu rangkaian logika sembarang (“1” atau “0”) yang tidak mempengaruhi kerja dari sistem rangkaian tersebut, kondisi ini dapat menyebabkan can’t happen (keadaan tak pernah terjadi) dan juga dapat menyebabkan keadaan redundant (kelebihan suku).

Langkah-langkah penyederhanaan :

a). Suku-suku pada K-map berisi kondisi don’t care diberi tanda “d”.

b). “d” boleh bernilai “0” atau “1”.

c). “d” dipakai hanya bila menyumbang penyederhanaan.

Contoh:

1). Cara kerja suatu rangkaian logika dapat dijelaskan pada tabel kebenaran berikut ini.

Tentukan fungsi Boolean yang telah disederhanakan dengan :

a). Tanpa memanfaatkan kondisi don’t care.

b). Dengan memanfaatkan kondisi don’t care.

Penyelesaian

a). Tanpa memanfaatkan kondisi don’t care : Y(A,B,C) = B¯ C + A B C¯

b). Dengan memanfaatkan kondisi don’t care: Y(A,B,C) = C + A B

Demikian artikel terkait materi kuliah yang berjudul “Pengertian PETA KARNAUGH (K-MAP) dan contohnya”. Untuk dapat mendapatkan materi seputar Peta karnough secara lengkap, dapat di download melalui link berikut ini MatKul sisdig. Semoga bermanfaat

https://teknikelektronika.com/pengertian-flip-flop-jenis-flip-flop/

Pengertian Flip-Flop dan Jenis-jenisnyaDickson Kho Teori ElektronikaPengertian Flip-Flop dan Jenis-jenisnya – Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).  Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada komputer maupun Smartphone.  Flip-flop juga dapat digunakan sebagai penghitung detak dan sebagai penyinkronsasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi.

Jenis-jenis Flip-flopRangkaian Flip-flop pada umumnya dapat dibagi menjadi beberapa jenis, yaitu S-R Flip-flop, D Flip-flop, T Flip-flop dan JK Flip-flop. Berikut dibawah ini adalah penjelasan singkatnya.

S-R Flip-flop

S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya, S-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R.  S-R Flip-flop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-R Flip-flop ini umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang logika NAND. Ada juga S-R Flip-flop yang terbuat dari gabungan 2 gerbang Logika NOR dan NAND.

Berikut ini adalah diagram logika NOR Gate S-R Flip-flop, NAND Gate S-R Flip-Flop dan Clocked S-R Flip-flop (gabungan gerbang logika NOR dan NAND).

D Flip-flop

D Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan menambahkan gerbang logika NOT (Inverter)  dari Input S ke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D. Berikut ini diagram logika D Flip-flop.

J-K Flip Flop

J-K Flip-flop juga merupakan pengembangan dari S-R Flip-flop dan paling banyak digunakan. J-K Flip-flop memiliki 3 terminal Input J, K dan CL (Clock). Berikut ini adalah diagram logika J-K Flip-flop.

 

T Flip-flip

T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop.