0-Ind Sys i Protokoli - osnovna znanje dig el Sys i... · Industrijski sistemi i protokoli – osnovna znanja- digitalna elektronika 2 1 Digitalna integrisana kola U elektronici,

Industrijski sistemi i protokoli – osnovna znanja- digitalna elektronika

1

Industrijski sistemi i protokoli - Osnovna znanja - digitalna elektronika -

(ponavljanje – ne za ispit)

1 Digitalna integrisana kola .............................................................................................................................. 2 1.1. Razvoj digitalne tehnologije do sada.................................................................................................... 2 1.2. Tranzistor kao prekidački element u prenosu digitalnog signala.......................................................... 2 1.3. Integrisana kola malog stepena integracije........................................................................................... 3 1.4. Osnovne kombinacione mreže , logička kola (logic ICs)..................................................................... 4 1.5. Kombinacione mreže srednjeg i visokog stepena integracije ............................................................... 5

1.5.1. Funkcija prenosa SSI i MSI ........................................................................................................ 5 1.5.2. Dekoderi ..................................................................................................................................... 6 1.5.3. Koderi ......................................................................................................................................... 6 1.5.4. Multiplekseri............................................................................................................................... 6 1.5.5. Demultiplekseri........................................................................................................................... 7 1.5.6. Digitalni komparatori.................................................................................................................. 7 1.5.7. Aritmetičko logička jedinica....................................................................................................... 8 1.5.8. Programabilne kombinacione mreže – PAL , GAL.................................................................... 9

1.6. Memorijska kola srednjeg i visokog stepena integracije .................................................................... 10 1.6.1. Osnovna memorijska kola – Flip flopovi.................................................................................. 10 1.6.2. Složenija memorijska kola – Stacionarni registri...................................................................... 11 1.6.3. Pomerački registri – serijski prenos informacija....................................................................... 12 1.6.4. Binarni brojački moduli ............................................................................................................ 14

1.7. Integrisana kola visokog i veoma visokog stepena integracije........................................................... 18 1.7.1. CMOS tehnologija .................................................................................................................... 18 1.7.2. Izlazi VLSI integrisanih kola .................................................................................................... 18

1.8. VLSI poluprovodničke memorije....................................................................................................... 19 1.8.1. RAM - Random Access Memory.............................................................................................. 20 1.8.2. ROM – Read Only Memory ..................................................................................................... 20 1.8.3. EPROM –Erasable Programable ROM..................................................................................... 21 1.8.4. EEPROM –Electrically Erasable Programable ROM............................................................... 21 1.8.5. FLASH memorija ..................................................................................................................... 22


2

1 Digitalna integrisana kola

U elektronici, integrisano kolo (integrated circuit - IC, microcircuit, microchip, silicon chip, or chip) predstavlja minimizirano elektronsko kolo (načinjeno uglavnom od poluprovodničkih ureñaja, kao i od pasivnih elemenata) koje je proizvedeno na površini tankog poluprovodničkog materijala. Hibridno integrisano kolo je minimizirano elektronsko kolo koje sadrži individualne poluprovodničke delove, kao i pasivne elemente, povezane na elektronskoj pločici. Integrisana kola mogu biti analogna, digitalna ili miksovana. Digitalna IC mogu da sadrže i do nekoliko hiljada do milion logičkih kapija, flip flopova, multipleksera ili drugih elemenata na površini od nekoliko kvadratnih milimetara. Mala veličina omogućuje brz rad, malu disipaciju i mali trošak tokom proizvodnje (u odnosu na rešenja realizovana na nivou el. pločica). Digitalna integrisana kola rada na binarnom principu, procesiraju "jedinice" i "nule" (binarni digitalni signal). Analogni IC, kao što su senzori, napajanja, operacioni pojačavači, procesiraju kontinualne signale. Ona vrše pojačanje , filtriranje , demodulaciju, miksiovanje analognih signala. Umanjuju količinu šuma u sistemu, predstavljaju proverena rešenja i olakšavaju dizajn analognog dela sistema. IC mogu da budu i kombinovani, sa analognim i digitalnim delom. Tipičan primer za to su A/D i D/A konvertori.

1.1. Razvoj digitalne tehnologije do sada..

• Masovna proizvodnja tranzistora, sredina 20-tog veka. Tranzistor u prekidačkom režimu, poluprovodnički elementi zamenjuju vakumske cevi.

• Integrisana kola počinju da zamenjuju rad više tranzistora. Izbegnute velike elektronske ploče i veliki broj veza izmeñu tranzistora. Ušteda u ceni i povećana rubusnost rada. Prvo IC izrañeno Feb 1957, za US vojsku. Jack Kilby. To je bilo Small-Scale Integration" (SSI) kolo sa samo nekoliko tranzistora.

• Medium-Scale Integration" (MSI ) , 1960 , stotine tranzistora u jednom čipu. Ne mnogo skuplji od SSI, a mnogo više funkcija. logička kola : AND , OR , NOT

• "Large-Scale Integration" (LSI ) , 1970 , 10 000 tranzistora u jednom čipu. Opet Ne mnogo skuplji od MSI, a mnogo više funkcija. Do 4000 tranzistora prve memorije (1KB) i prvi mikroprocesori. Kasnije 10000 transitora, druga generacija mikroprocesora.

• Very Large-Scale Integration VLSI, grupa sa maksimalnim stepenom integracije, 100 000 tranz. 1980, do nekoliko stotina miliona 2007.

• ULSI, WSI, Ultra-Large Scale Integration (isto što i VLSI), wafer-scale integration (WSI) ( ceo kompijuter u chipu - propalo, zasad).

• SOC –System-on-Chip , ceo sistem u jednom chipu

1.2. Tranzistor kao prekidački element u prenosu digitalnog signala

Pod digitalnim prenosom se podrazumeva prenos binarno kodovanog signala. Ovaj signal je vrlo

prosto stvoriti (magnetisano/nenamagnetisano , otvoreno /zatvoreno, pod naponom, bez napona) a i detektovati. Praktična realizacija kola digitalne elektronike zahteva samo dva stanja na liniji : logička 0 – low – binarno 0 – nizak napon (uglavnom 0V) i logička 1 – high – binarno 1 –uglavnom 3.3V ili 5V.

Ovakva kola su prosta i jeftina za realizaciju i izuzetno otporna na šum tako se u digitalnoj elektronici i u svim mikroprocesorskim sistemima zastupa isključivo binarni brojni sistem. Često se koriste termini 0 -low i 1-high zbog napona na liniji.

Dakle, za najprostiji prenos digitalnog signala nama treba bipolarni tranzistor ili neki drugi prekidač koji radi u prekidačkom režimu Ovaj režim se ostvaruje dovoljno velikom baznom strujom tranzistora koji ulazi u zasićenje i radi samo sa dva moguća stacionarna stanja na izlazu. Prelazni režim donosi nepoželjne gubitke i neophodno je brzo izaći iz njega.


3

Ulaz (X)

Izlaz (Y=X)

5 V 0 V

0.2 V 5 V

Vcc = 5 V

R1

R2

Slika 1.1. Bipolarni tranzistor kao prekidač.

TTL ili tranzistorska tehnika je odavno napuštena prelaskom na CMOS i druge tehnologije koje ne zahtevaju struju uključenog stanja. Ovakve sisteme karakterišu

• minimalni gubici u stacionarnom stanju, u oba stanja važi U⋅I ≈ 0 • ali i dalje prisutni gubici u prelaznom režimu U⋅I ≈ f2 koji značajno rastu sa prekidačkom

frekvencijom na kojoj se signali prenose.

1.3. Integrisana kola malog stepena integracije

Prva integrisana kola su bila malog stepena integracije (Small-Scale Integration - SSI) rañena u TTL i CMOS tehnologiji izrade. Uporedni prikaz TTL i CMOS invertora je dat na sledećoj slici.

Slika 1.2. TTL invertor (levo) i CMOS invertor (desno) varijanta izrade

Veoma bitne su serije: TTL serija (74xxx) i CMOS serija (4xxxx). U ovim serijama su zastupljeni razni tipovi logičkih kola (N, NI (4011), NILI ,I, ILI, EXNILI ...) , Uporedne karakteristike TTL i CMOS date su u tabeli 1. Parametre u tabeli shvatiti uslovno, oni variraju za razne SSI čipove.

PARAMETAR TTL CMOS

Napon napajanja 5 V 5 – 15 V Visok izlaz VI(1) Nizak izlaz VI(0)

>2.4 V <0.8 V

VDD 0 V

Disipacija 10mW 10nW Frekvencija 30MHz 15MHz

Faktor grananja 10 50 Tabela 1.1. Uporedne karakteristike TTL i CMOS – stari podaci


4

1.4. Osnovne kombinacione mreže , logička kola (logic ICs)

Izlazna stanja kombinacionih mreža su potpuno definisana njihovom prekidačkom funkcijom i trenutnim stanjima na ulazima. Ova kola nemaju memorijske elemente. Jedna kombinaciona mreža se sastoji od niza logičkih operacija i njenu realizaciju je moguće upostiti primenom Bulove algebre. Osnovna logička kola i njima odgovarajuće kombinacione tabele su data na sledećoj slici (A i B ulazi, F –funkcija ili izlaz) . U TTL 74xxx i CMOS 4xxxx serijama su zastupljene sve ove funkcije.

Tabela 1.2. Osnovna logička kola – oznake i funkcije.

Prva masovno proizvedena SSI kola su bila TTL kola 7400 serije. Postoji i CMOS verzija 7400 serije.

Slika 1.3. Integrisana kola 7400 serije

Osnovna logička kola su malog stepena integracije, mogu da se izrade samo primenom nekoliko tranzistora. Primer za logičko NILI kolo u TTL logici

IC No. Gate

7400 NAND

7402 NOR

7404 NOT gate

7408 AND

7432 OR

7486 XOR


5

Slika 1.4. NILI kolo u TTL tehnologiji a) idejno rešenje, b) komercijalna realizacija

1.5. Kombinacione mreže srednjeg i visokog stepena integracije

Integrisana kola se dalje usložnjavaju uvećanjem stepena integracije. Kola srednjeg stepena integracije (Small-Scale Integration - SSI) sadrže i do 100 tranzistora i počinje da integriše složenije logičko-brojačke funkcije, na primer: razne kombinacione mreže, binarni brojači, johnsonov brojač, serijski registri, paralelni registri, flip flopovi. Oznake za gore navedena integrisana kola u slučaju TTL 74xxx serije i CMOS 4xxxx serije. Flip-flopovi (RS, JK (4027), D(4013) itd.), brojači (raznih osnova (7493 TTL binarni - 4510 CMOS BCD ) , Johnsonov brojač (4017) itd.), registri , registri - buffers ( 4050 4060 ). Kola prikazana u ovom poglavlju već polako prelaze u LSI (large scale integration).

1.5.1. Funkcija prenosa SSI i MSI

Integracija velikog broja tranzistora u jedno integrisano kolo otvora mogućnost usložnjavanja funkcije prenosa ka izlazima.

? D0

Dn-1

Q0

Qm-1

n ulaza

m ulaza

Slika 1.4. Funkcija prenosa sa n ulaza ka m izlaza.

Te funkcije prenosa se mogu opisati primenom Karnaufovih (Karnaugh) tablica. Te tablice su ujedno i način za obradu i minimizaciju matematičkih izraza Boolove algebre (boolean algebraic). Primer Karnaufove tablice je dat u sledećoj tabeli

A 0 1

0 0 1 B 1 1 0

Tabela 1.3. Primer Karnaufove mape sa dva ulaza Nakon analiza Karnaufove mape vidimo da je funkcija prenosa ka izlazu Q data sa

ABBAQ +⋅=

U slučaju većeg broja ulaza stvari se umnogome uslažnjavaju i koriste se razni načini da se te prenosne funkcije umanje (optimizira se broj tranziostora ili broj NI , NILI kola).Karnaufova mapa je dobra za minimizaciju funkcija do 4 varijable, makisimalno 6. Danas se za ručni optimizaciju primenjuje Quine – McCluskey algoritam. Mada, danas se za minimizaciju Bulovih funkcija prenosa uglavnom koristi kompijuter, za koji je Espresso heuristic logic minimizer postao standarni program za minimizaciju.


6

1.5.2. Dekoderi

Kola koja binarno kodovanu informaciju pretvaraju u neki pogodniji oblik nazivaju se dekoderi. Dekoder sa n-bitnim ulaznim podatakom može imati 2n izlaza. Za svaki binarni broj na ulazu samo jedan od izlaza postaje aktivan. Dekoder se često koristi za selekciju pojedinih kola (chip select- CS) u adresnoj (IO) mapi složenog mikroprocesorskog sistema. Dekoder često i sam poseduje svoj CS ulaz, i aktivira se samo u slučaju aktivnog CS ulaza. U slučaju neaktivnog CS ulaza, izlazi dekodera nisu definisani, i poseduju visoku impendancu.

f0

f15

DEKODER 4/16

d0

d3

CS

Slika 1.5. Blok dijagram 4/16 dekodera

1.5.3. Koderi

Kodovanje raznih ulaznih informacija (broj stisnutog tastera, uneto slovo azbuke, sami BCD (binary coded decimal) brojevi) vrši se specijalnim kolima za kodovanje informacija tzv. koderima. Na ovaj način se umanjuje broj linija za prenos, sistem fizički smanjuje i problem šuma se umanjuje. Moguće je preneti 2n različitih informacija korišćenjem n žica. Šematski prikaz BCD kodera (10/4) dat je na sledećoj slici

q0

KODER 10/4

q3

CS

d0

d9

Slika 1.6. Blok dijagram 10/4 BCD kodera

1.5.4. Multiplekseri

Vremenski multiplekser poseduje više ulaza i samo jedan izlaz. Ulazi se u vremenski različitim trenucima prosleñuju na taj jedan izlaz. Ulaz se povezuje sa izlazom samo ako stanja kontrolnih ulaza odgovaraju njegovom broju. Ukoliko MUX poseduje 2n ulaza, neohodno je n kontrolnih ulaza). Prosleñuje. Šematski prikaz MUX 8/1 prikazan je na sledećoj slici:

Q0 MUX 8/1

CS

D0

D7

A B C Slika 1.7. Blok dijagram MUX 8/1


7

1.5.5. Demultiplekseri

VremensKi demultiplekser poseduje jedan ulaz koji se u različitim vremenskim trenucima prosleñuje na pojedine izlaze. Demultiplekser u zavisnosti od stanja kontrolnih ulaza (ukoliko ima 2n izlaza kontrolnih ulaza mora biti n ) prosleñuje na željeni izlaz trenutni ulazni signal. Izlaz zadržava poslednje zapisano stanje sa i zadržava to stanje dok ponovo ne bude prozvan. Šematski prikaz DEMUX 1/8 dat je na sledećoj slici

D0 DEMUX

1/8

CS

Q0

Q7

A B C

Slika 1.8. Blok dijagram DEMUX 1/8 Multiplekseri i demultiplekseri mogu biti digitalni i analogni. Gore opisani su digitalne verzije, jednostavne za realizaciju. Realizacija analognih varijanti zahteva primenu analognih prekidača sa minimalnim padom napona i šumom i daleko je složenija. Primer prenosa osam digitalnih signala preko jedne linije.

Linija sa podacima MUX

8/1

D0

D7

DEMUX 1/8

Q0

Q7

A B C A B C

A B C Johnson brojač

clock

Kontrolni signali

Slika 1.9. Primer primena MUX 1/8 i DEMUX 1/8

1.5.6. Digitalni komparatori

Vrše poreñenje dve ulazne digitalne reči (n-bitne) i u slučaju jednakosti postavljaju izlaz na aktivan nivo. Mogu da posluži za adresiranje ulazno- izlaznih (IO) ureñaja, prepoznavanje odgovarajuće reči, itd.

B0

KOMPARATOR

Bn-1

CS

A0

An-1

OUT

Slika 1.10. Blok dijagram digitalnog komparatora


8

1.5.7. Aritmetičko logička jedinica

Koristeći osnovna logička kola, lako se može realizovati integrisano kolo koje vrši N – bitnu OR, AND , XOR funkciju. Sabiranje i oduzimanje na novou bita je takoñe prosto, i može se proširiti na N – bitne brojeve. Pri sabiranju dva bita, pored rezultata , neophodno je uvesti i bit prenosa, carry bit - C.

Ulazi sabirača Izlazi sabirača A B + C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

Tabela 1.4. Jednostavna tablica prenosa 1- bitnog sabirača

Jednobitno sabiranje nije nañ cilj. Da bi se 1-bitni sabirači mogli povezati u N-bitne, nephodno je predvideti i carry-in ulaz koji signalizira prekoračenje u prethodnom stepenu.

Ulazi sabirača Izlazi sabirača Cin A B + Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Tabela 1.5. Tablica prenosa 1- bitnog sabirača

Sada je moguće izvršiti sintezu jednog 1-bitnog sabirača, prikazanog na slici

A

+ B

REZ

Cout Cin

Slika 1.11. Blok dijagram 1-bitnog sabirača

Ako možemo sve ovo da uradimo, zašto ne spojiti sve aritmetičke logičke jedinice u jedan centar, mozak jednog budućeg mikroprocerosa. Tako nastaje aritmetičko logička jedinica, prvenstveno za obradu 8- bitnih podataka (A i B) , i davanje 8-bitnog rezultata. Ova jedinica poseduje dodatni multiplekser koji definiše koja operacija će biti prosleñena ka izlazu. Ovo je kontrolisano bitovima na OPERACIJA ulazu, koji definišu tip operacije koju treba izvršiti. Ovde je dat primer za 3-bitni OPERACIJA ulaz, koji omogućuje rad ALU sa 8 različitih operacija. Na primer,

OP = 000 → XOR OP = 001 → AND OP = 010 → OR OP = 011 → Addition OP = 011 → substraction …

Pored samog REZULTAT izlaza, za većinu operacija je neophodan i STATUS izlaz. Na primer, ako se vrši 8 bitno sabiranje dva broja, I rezultat prekorači 255, neophodno je u STATUS izlazu setovati bit C (carry - prenos) da bi se signaliziralo prekoračenje (overflow).


9

Blok dijagram tipične ALU je dat na sledećoj slici. A B

REZULTAT

OPERACIJA 000 → XOR 001 → AND 010 → OR 001 → ADD ......

STATUS

ALU

Slika 1.12. Blok dijagram N-bitne aritmetičko logičke jedinice

Slika 1.13. 2-bitna aritmetičku logička jedinica

1.5.8. Programabilne kombinacione mreže – PAL , GAL

Programabilna integrisana kola. Kombinaciona mreža koja čija se funkcija menja u zavisnosti od programa. Programabilna integrisana kola mogu za svaki izlaz da se postave nezavisnu prenosnu funkciju koja zavisi od svih raspoloživih ulaza. PAL čipovi se programiraju samo jednom, dok GAL više puta. Ukoliko u sebi imaju i memorijske elemente i clock ulaz u programiranu prenosnu funkciju je moguće uključiti i prethodno stanje na ulazima (kT-T). Ova opcija je neophodna pri realizaciji brojača, integratora, digitalnih filtera i itd ali to je već memorijsko kolo a ne kombinaciona mreža.


10

1.6. Memorijska kola srednjeg i visokog stepena integracije

1.6.1. Osnovna memorijska kola – Flip flopovi

Pri složenijoj digitalnoj obradi podataka javlja se potreba za pamćenjem i akumulisanjem pojedinih podataka (brojači, sumatori, digitalni filtri…). Ovim dolazi do izrade digitalnih kola čija prenosan funkcija tj vrednosti izlaza zavise kako od ulaznih podataka, tako i od prethodnog stanja ulaza (ili izlaza). Rad ovakvih kola može se opisati pomoću vremenskih dijagrama ili dijagrama sekvenci (grafički prikaz rada kola). Postoje asinhrone i sinhrone varijante memorijskih kola. Kod asinhronih memorijskih kola se izlaz menja u trenutku promene kombinacije na ulazu dok se kod sinhronih stanje menja samo sinhrono sa clock ulazom. Sinhrone mogu biti na nivo ili na ivicu. Ova kola u sebi sadrže barem jedan memorijski element (pamti stanje izlaza i po prestanku delovanja ulaza).

Flip flop je memorijsko kolo koje poseduje 2 stabilna stanja izlaza (RESET- 0 i SET - 1). Flip flop poseduju dva komplementarna izlaza radi lakšeg povezivanja. Postoje različite verzije FF kola.

RS Flip flop

Poseduje mogućnost setovanja i resetovanja. Ima S i R ulaze, koji odgovaraju setu izlaza i resetu izlaza. Može biti taktovan preko clock ulaza i to na nivo i ivicu (obično negativnu).

Slika 1.14. Logični blok dijagram RS flip flopa

Slika 1.15. Logični blok dijagram RS flip flopa sa clock ulazom.

R

S CL

Q

Q

Slika 1.16. Simbol RS flip flopa sa clock ulazom

C L K

S

R

Q asinh ro no

Q sync (n ivo )

Q sync iv ica

Slika 1.17. Vremenski dijagram RS FF, R , S ulazni signali. CLK clock signal, Q asinh. Izlaz u slučaju asinhronog rada, Q sync izlaz u slučaju sinhronog rada (promena izlaza na nivo i na ivici clock signala)


11

Tablica stanja prikazuje novo stanje Qn u funkciji R i S ulaza, kao i prethodnog stanja Qn-1.

R S Qn 0 0 Q n-1 0 1 1 1 0 0 1 1 zabranjeno

Tabela 1.6. Tablica stanja RS flip flopa JK Flip flop

JK je sličan kao RS flip flop. Jedina razlika je u stanju 11 koje je sada dozvoljneo i rezultuje

komplementiranjem izlaza 1−= nn QQ .

D Flip flop

D flip flop je čista memorija. Ulazni signal (D) se memoriše na izlazu Q sinhronizovano sa taktnim signalom (clockom). Pamćenje ulaza se uglavnom vrši na jednu od ivica clock signala.

D

CL

Q

Q

Slika 1.18. Simbol D flip flopa

D flip flop predstavlja osnovnu jedinicu memorije. Ukoliko želimo da zapamtimo podatak sa linije, clock-ujemo D flip flop i on taj podatak zapamti.

1.6.2. Složenija memorijska kola – Stacionarni registri

Registar je sklop koji služi za privremeno memorisanje podataka. Njegova je uloga da prihvati delimične ili konačne rezultate operacija. Ukoliko služi kao veza izmeñu dva bloka različitih brzina rada, ili različitih naponskih nivoa, nazivamo ga buffer. Postoje dve vrste registara, stacionarni i pomerački. Stacionarni registar se najjednostavnije može predstaviti kao skup meñusobno nepovezanih D flip flopova.

D

CL

Q

Q

D

CL

Q

Q

D

CL

Q

Q

D0

D1

D2

Q0

Q1

Q2

LE

Slika 1.19. Logični blok dijagram paralelnog 3-bitnog registra sa dozvolom upisa (LE).


12

Ukoliko sadrži n D flip flopova, stacionarni registar može paralelno da zapamti n podataka. Za svaki registar u komercionalnoj upotrebi kataloški podaci od važnosti su:

• Način upisa/čitanja podataka (uobičajeni su ulazi LE (latch enable) i OE (output enable)). Ukoliko je LE aktivan registar upisuje podatke sa ulaza. Konačno ostaju zapamćeni podaci koji su bili na ulazima u toku negativne ivice LE (kada se latch proces završio). Sa druge strane, ukoliko je aktivan OE ulaz, na izlaznim pinovima su postavljeni zadnje upisani podaci. Ukoliko je OE neaktivan, izlazi su u stanju visoke impedance. Postoje varijante registara bez OE ulaza , njihov izlaz uvek drži poslednji latch-ovan (upisan) podatak.

• Brzina rada. Fizički je nemoguće trenutno (t→0) upisati podatke. Za ulaz se definišu vremena postavljanja važećih podataka pre negativne ivice LE i zadržavanja podataka posle LE. Za izlaze se definiše vreme postavljanja podataka po postavljanju signala OE na aktivan nivo.

• Broj bitova.

ulazi izlazi

LE OE

D0 D7

Q0 Q7

Slika 1.20. Blok dijagram 8-bitnog stacionarnog (paralelnog) registra

Registri sa oznakom HC su CMOS registri a sa oznakom HCT su CMOS registri prilagoñeni TTL tehnologiji (često na izlazu mikrokontrolera) tako da su ranije često korišćeni.

1.6.3. Pomerački registri – serijski prenos informacija

Kod pomeračkih registara memorijski elementi su meñusobno povezani tako da se informacija može taktovano pomerati sa jednog stepena na drugi.

Slika 1.21. Logični blok dijagram serijskog 4-bitnog SIPO registra sa clock ulazom.

Slika 1.22. Logični blok dijagram serijskog 4-bitnog PISO registra sa clock ulazom

i Write/Shift selekcionim ulazom.


13

Mogu biti sa serijskim ulazom i paralelnim izlazom (SIPO) ili paralelnim ulazom a serijskim izlazom (PISO). Koriste se najčešće za realizaciju serijske komunikacije izmeñu dva ureñaja. Jedan ureñaj poseduje paralelno sačuvan podatak, upisuje ga u PISO registar, koji podatak šalje na liniju , SIPO ga prihvata i paralelno predaje drugom ureñaju. Kod SIPO registra D flip flop na Q0 poziciji je vezan za DI (serijski ulaz) na koji pristižu podaci. Flip flopvi unutar SIPO su sa povezanim izlazima Qn+1 na Qn. Preko CLK signala se informacija taktovano pomera udesno, sve dok prvonadošli podatak ne bude postavljen na izlazu zadnjeg desnog flip flopa. U tom trenutku se smatra da je serijskom vezom pristigla sva potrebna informacija i da su svi flip flopovi sa izlazima na potrebnim vrednostima. Zatim sledi postavljanje podataka na paralelne izlaze, koje se inicira aktivnim PO (parallel output enable) ulazom. Postavljanje treba vršiti po dolasku poslednje bita informacije na serijski ulaz. Šematski prikaz 8 bitnog SIPO registra

D I

CLK

D 0

PO

SIPO registar

D7

Slika 1.23. Blok šema 8-bitnog SIPO registra

Kod PISO registara je poslednji D flip flop (na Q7 poziciji) vezan za DO (serijski izlaz) a Qn na Qn+1. Paralelni upis podataka se inicira aktivnim PL ulazom. Šematski prikaz 8 bitnog PISO registra

D O

CLK

D 0

PL

PISO registar

D 7 Slika 1.24. Blok šema 8-bitnog PISO registra

Serijska veza sa dva pomeračka registra – detalji kasnije

Ukoliko se PISO i SIPO registar povežu radi serijske veze dva ureñaja neophodno je da rade na istom CLK signalu. U slučaju asinhrone serijske veze CLK žica se ne vodi kroz liniju za prenos. Oba registra imaju svoj izvor takta, čiji startovi se sinhronizuju sa inicijanim START bitom poruke. Oba izvora takta moraju da rade na istoj frekvenciji ! Standarde vrednosti brzine serijskog prenosa su date u bitima u sekundi i glase: 1200 , 2400, 4800 ,9600 ,17200,...b/s. U slučaju sinhrone serijske veze takt signal (clock) se prenosi dodatnom linijom veze, zajedno sa podacima. Prenos je brži ali postoji problem šuma.


14

1.6.4. Binarni brojački moduli

Brojačka mreža vrši funkciju brojanja i memorisanja broja nadošlih clock impulsa. Brojanje se vrši u binarnom sistemu, kao što je prikazano u sledećoj tabeli za 4-bitni brojač.

Clock period Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1

Tabela 1.7. 4- bitni binarni brojač

Vidimo da se LSB rezultata (Q0) menja stanje (toggle) za svaki nadošli clock ciklus. Bit rezultata (Q1) se menja za svaki drugi nadošli clock ciklus. Bit rezultata (Q2) se menja za svaki četvrti nadošli clock ciklus. Bit rezultata (Q23) se menja za svaki osmi nadošli clock ciklus. Brojač je najprostije realizovati pomoću T flip flopova koji je upravo dizajniran da vrši toggle funkciju.

Slika 1.25. Logični blok dijagram T flip flopa. Koji god da je izlaz (Q ili Q’) sa stanjem 1, nailaskom

T = CP =1 njegovo stanje se menja t.j. postaje nula. Za drugi izlaz važi obrnuto.

Slika 1.26. Simbol T flip flopa

Prenosna funkcija T flip flopa glasi

QTQTkQ +=+ )1( ili QTkQ ⊕=+ )1(

XOR, ekskluzivno ILI, daje jedinicu na izlazu samo ako je jedan od ulaza jedinica a drugi nula. U ovom slučaju XOR funkcija T ulaza i Qn-1 izlaza efektivno opisuje promenu stanja izlaza u slučaju T=1 i nailasku novog clock signala. Prenosna funkcija T FF je opisana u sledećoj tabeli:


15

T Qn-1 Q n 0 0 0 0 1 1 1 0 1 1 1 0

Tabela 1.8. Tablica stanja T flip flopa 4-bitni brojač realizovan primenom T FF prikazan je na sledećoj slici.

Slika 1.27. Blok šema 4-bitnog binarnog brojača na bazi T FF.

4-bitni brojač sa dodatni count enable ulazom je prikazan je na sledećoj slici.

Slika 1.28. Blok šema 4-bitnog binarnog brojača na bazi T FF i sa enable ulazom.

Brojač je moguće realizovati i primenom JK-FF, koji za J = K = 1, na dolazak clock signala, takoñe menjaju stanje. Na sledećoj slici je prikazan 4-bitni brojač sa JK FF i count enable ulazom.


16

Slika 1.29. Blok šema 4-bitnog binarnog brojača na bazi JK FF i sa enable ulazom.

Konačno, prikazana je realizacija 4-bitnog brojača sa mogućnošću paralelnog upisa podataka. Na taj način brojač ne mora da počne da broji od nule, početna vrednost brojanja može biti proizvoljna.

Slika 1.30. Blok šema 4-bitnog binarnog brojača na bazi JK FF , paralelni upisom proizvoljnog broja

i clock enable ulazom.


17

Ovaj brojač ima i Carry Output, koji otvara mogućnost nadogradnje, povezivanja više brojača i uvećanja modula brojanja.

CLK

Q 0

4-bitni brojač

Q 3

Car ry

Q 4

4-bitni b rojač

Q 7

Carry

Slika 1.31. Uvećanje modula brojanja povezivanje dva ili više brojačka modula.


18

1.7. Integrisana kola visokog i veoma visokog stepena integracije

VLSI (Very Large-Scale Integration) grupa su integrisana kola sa maksimalnim stepenom integracije, počinju 1980 sa 100 000 integrisanih tranzistora, do nekoliko stotina miliona 2007. Ovo je trenutno kraj razvoja integrisanih kola. Pokušaj da se integrisana kola sa preko milion tranzistora nazovu ULSI - Ultra-Large Scale Integration je propao i ostaje VLSI i za nekoliko stotina miliona tranzistora. Ne samo jedan odlučujući, već mnogo faktora dovodi do VLSI. Osnovni problemi za uvećanje broja tranzistora , kao što su disipacija snage, bolji dizajn, problem prašine su paralelno rešavani. Prvenstveno, energetski efikasnija CMOS tehnologija zamenjuje TTL, NMOS and PMOS, čime su umanjeni gubici snage i zagrevanje. Zatim, fabrike postaju čistije, koriste preciznije ureñaje, povećava se broj dizajnera i poboljšava se dizajn integrisanih kola. Godine 1986 dolazi do razvoja prve 1Mb RAM memorije, koja sadrži milion tranzistora. Mikroprocesori prelaze granicu milion tranzistora u 1989 i bilion tranzistora granicu u 2005. and the billion transistor mark in 2005. U 2007, pojavljuju se integrisana kola sa deset biliona memorijskih tranzistora.

1.7.1. CMOS tehnologija

CMOS (complementary-symmetry metal–oxide–semiconductor). Reči "complementary-symmetry" referišu na činjenicu da se tipični CMOS dizajn sastoji od komplementarnog i simetričnog para p-tipa i n-tipa MOSFET prekidača. Dve važne katakteristike CMOS kola je velika otpornost na šum i veoma mala potrošnja snage tokom stacionarnog režima (bilo da je u pitanje uključeno ili isključeno stanje). Snaga se gubi samo u trenucima prelaska izmeñu dva stanja što ima za posledicu u značajno manjem zagrevanju CMOS jedinica u odnosu na TTL jedinice. Mnogo manji problem odvoñenja toplote omogućava veću gustinu pakovanja CMOS baziranih digitalnih kola i kao direktnu posledicu veću količinu funkcija koje može da obavlja jedno integrisano kolo. Ovim se stekao preduslov za izradu VLSI (Very Large-Scale Integration) kola kod kojih upravo disipacija i odvoñenje toplote predstavljaju najveći problem.

1.7.2. Izlazi VLSI integrisanih kola

Služe za razmenu podatak izmeñu unutrašnjih kola VLSI integrisanog kola i spoljašnosti. Nisu iste tehnologije kao unutrašnjost (nisu običan CMOS). Kod izlaza je neophodno tolerisati veću struju i dozvoliti veću disipaciju, tako da su izlazi obično pojačani i izraćeni u TTL ili buffer CMOS tehnlogiji. Mnogi izlazi VLSI kola dozvoljavaju stanje visoke impedance, čime je omogućeno povezivanje više VLSI izlaza na istu liniju. Na primer, mikroprocesor, ROM i RAM memorija, svi su povezani na istu magistralu podataka (data bus). Ako bi sve pričali (imali definisane izlaze) došlo bi do kratkog spoja, i podatak bi se izgubio. Korišćenje iste magistrale je prikazano na sledećoj slici

VLSI kolo 1

Zajednička magistrala za podatke

izlaz 1

CS1

VLSI kolo 1

izlaz 2

CS2

Slika 1.32. Dva VLSI kola koriste zajedničku magistralu za podatke Uvek samo jedan izlaz definiše stanje na liniji! Ostali izlazi priključeni na istu liniju moraju biti u HZ (high impedance - stanje visoke impedance). Obično kontrolu rada magistrale vrši mikroprocesor i on kontroliše i proziva ostala VLSI kola sa kojima komunicira. Često su izlazi pojedinih kola open drain tipa tako da se na istu liniju može vezivati više izlaza bez opasnosti od kratkog spoja. Ali tada je jača


19

nula i može doći do greške. Open drain se koristi kod I2C bus protokola jer se ne može sinhronizovati početak komunikacije.

Podaci o izlazima

Svako VLSI integrisano kolo, pored velikog broja funkcija koje interno obavlja, preko svojih ulaza/izlaza uspostavlja vezu sa drugim kolima ili izlaznim ureñajima. Kada se projektuje prenos binarnih informacija izmeñu dva ureñaja neophodno je uskladiti prenos sa njihovim kataloškim podacima:

• Vreme uspostavljanja izlaznih signala logičke nule i jedinice. Brzine rada ureñaja se moraju uskladiti sa najsporijim ureñajem

• Logički nivoi (activ low – jedinica je 0V, activ high- jedinica je 5V). • Naponski nivoi, ureñaji rade na 5V ili na 3.3V. Za serijsku vezu primenom RS232 protokola

neophodni su ± 12V signali, tako da se koristi MAX232 integrisano kolo za prilagoñenje naponskih nivoa.

• Maksimalna izlazna struja, potrebna ulazna struja. Primer: ispis rezultata iz mikroprocesora na 7-segmentnom display-u. LED diodi je neophodno i do 10mA tako da izlaz mikroprocesora uobičajeno nije dovoljan (do 1mA strujne mogućnosti). Zato je neophodno baferovati prenos nekim od CMOS buffer-a sa većim izlaznim strujnim kapacitetom.

1.8. VLSI poluprovodni čke memorije

Trenutno najviše u eksploataciji su magnetne,optičke i poluprovodničke memorije. Kod magnetnih (hard disk - HD ) i optičkih (compact disc - CD) memorija uvek postoji neki čitač zapisa koji se mehanički mora postaviti na mesto gde se nalazi željeni podatak. Podatak se zatim čita, pretvara u električni ekvivalent i prenosi dalje kroz sistemsku magistralu. Usko grlo (usporenje rada ) su upravo ti neophodni mehanički delovi. Poluprovodničke memorije su memorije sa direktnim pristupom željenoj adresi, bez mehaničkih delova i sa mnogo kraćim vremenom pristupa od ostalih memorija. Izgrañuju se statičke i dinamičke. Dinamičke memorije čuvaju upisani sadržaj nabojem parazitnih kapacitivnosti MOSFET tranzistora. S obzirom da se parazitne kapacitivnosti vremenom prazne ovakve memorije je neophodno osvežavati. Period osvežavanja zavisi od vremena potrebnog za osvežavanje sadržaja jedne ćelije (reda 100 ns) i ukupnog kapaciteta memorije pošto je neophodno osvežiti sve lokacije. Statičke memorije su realizovane bipolarno, sa flip flop kolom za svaki bit memorije. Ovakve memorije ne treba osvežavati. Tokom ovog kursa koristićemo samo poluprovodničke statičke memorije. U vezi sa poluprovodničkom memorijom bitno je znati sledeće

1. LOKACIJA odreñuje fizičko mesto memorije. Da li je unutrašnja (interna u mikroprocesoru) ili spoljna ( extern – u posebnom integrisanom kolu)

2. KAPACITET Ovde treba obratiti pažnju na obim jednog podatka (bit, nibl, bajt , word ...) i na broj lokacija za te podatke. Kapacitet memorije sa m ulaznih pinova (za adrese) i n izlaznih za podatke u bitima iznosi Kb=n2m. Po razvoju memorija većeg kapaciteta postalo je uobičajeno da se veličina memorije izražava u bajtovima KB=Kb/8.

3. METOD PRISTUPA Za poluiprovodničke memorije uvek proizvoljan (random access). Svaka jedinica memorije proziva se na data megistralu preko svoje adrese koju dekoduje adresni dekoder. Za sve lokacije vreme pristupa je jednako.

4. NAČIN ČUVANJA podataka. Po načinu čuvanja/upisu podataka dalja podela memorija je RAM, EPROM i EEPROM.

5. VREME PRISTUPA Postoji vreme za upis (write - WR) i za čitanje (read RD). Za RD ciklus daje se vreme postavljanja validnih podataka na data magistralu. Za WR ciklus daje se vreme neophodno da podaci budu na magistrali dok se ne upišu.


20

1.8.1. RAM - Random Access Memory RAM memorije čuva podatke u integrisanim flip flopovima tako da one zadržavaju sadržaj pojedine lokacije do upisa novog podatka ili do nestanka napajanja. Tipičan šematski prikaz jednog RAM čipa dat je na slici

adrese podaci RAM

CS RD WR

A0

An-1

D0

Dm-1

komande

Slika 1.33. Šematski prikaz RAM memorije (2n lokacija sa m-bitnim podacima) Da bi se u pojedinu lokaciju memorije pisalo/čitalo prvo treba tu lokaciju selektovati. Selekcija lokacije se vrši postavljanjem njene adrese na adresne ulaze, prozivom čipa (CS). Ukoliko želimo u datu lokaciju da pišemo postavljamo WR signal na aktivan nivo a na liniju za podatke željeni podatak. Ukoliko želimo da čitamo postavljamo RD aktivno i posle odreñenog vremena uspostavljanja tačnih podataka (kataloški podatak) možemo da čitamo linije za podatke. Tipične statičke RAM memorije u CMOS tehnologiji su 27C64 8 KB 27C128 16KB 27C256 32KB 27C512 64KB

1.8.2. ROM – Read Only Memory ROM ne gubi sadržaj po nestanku napajanja. Sadržaj se definiše u fabrici i ne može se promeniti u toku eksploatacije. U suštini, nije klasična polprovodnička memorija. Ovakva vrsta memorije ne poseduje memorijski element već predstavlja složenu kombinacionu mrežu. Naziv ROM (read only memory) govori da ovakva memorija, jednom definisana u fabrici (programirana) može samo da se čita bez mogućnosti izmene sadržaja pojedinih memorijskih lokacija. Koriste se za upis programa i konstanti koji se ne menjaju. Varijanta ROM memorija koji nije programiran u fabrici, ali se može programirati samo jednom naziva se PROM memorija.

adrese podaci ROM

CS OE

A0

An-1

D0

Dm-1

komande Slika 1.34. Šematski prikaz ROM memorije (2n lokacija sa m-bitnim podacima)


21

1.8.3. EPROM –Erasable Programable ROM EPROM memoriju je moguće čitati (vreme pristupa reda veličine za RAM) , upisivati (vreme upisa 10 ms i veći napon za programiranje) i brisati UV zracima. Za brisanje UV zracima postoji prozor na integrisanom kolu. EPROM memorije nalaze veliku primenu u zameni ROM memorija za koje je neophodan fabrički upis. Šematski prikaz EPROM memorije dat je na slici

adrese podaci EPROM

CS OE PRG

A0

An-1

D0

Dm-1

komande

Slika 1. 35. Šematski prikaz EPROM memorije (2n lokacija sa m-bitnim podacima). Briše se sa UV zracima preko prozora a moguće ga je i programirati sa PRG komandom (i višim naponom).

Aktivnost ulaza OE (output enable) inicira postavljanje podatak (m) na izlazno-ulazne linije D. Podaci se postavljaju sa adrese A koja je trenutno postavljena na adresnoj magistrali (n). Identično sa RD kod RAM. PRG signal inicira programiranje lokacije čija je adresa postavljena i to sa podatkom na ulazu za podatke D. EPROM memorije uobičajeno zahtevaju povišen napon za programiranje i zato poseduju dva napona napajanja , jedan za čitanje i jedan za programiranje. Tipične EPROM memorije su 6264 8 KB 62128 16KB 62256 32KB 62512 64KB

1.8.4. EEPROM –Electrically Erasable Programable ROM Razlikuje se od EPROM -a u tome što se može električnim putem i brisati. Nema prozor za brisanje UV zracima. Vreme čitanja je za nekoliko reda veličine kraće od vremena upisa. Upis podatka na neku lokaciju EEPROM memorije inicira proces unutrašnjeg samoprogramiranja (10 ms) u kome se lokacija briše a zatim puni sadržajem ulaznog baffer-a u koji je upisan podatak sa magistrale. Veliki broj ciklusa pisanja-brisanja, kao i mogućnost upisa samo jednog podatka ih čini veoma popularni za čuvanje raznih programskih konstantni, konfiguracionih podataka i mernih podataka, na primer pojačanja regulatora, zapis merenja temperature itd.. Obično se koriste serijski EEPROM-i sa 10 godišnjom garancijom čuvanja podataka i preko 1 000 000 upisa. Serijski protokoli koji se koriste su I2C i SPI protokol.

RAM nema ograničenje za broj pisanja podataka. Kod EEPROM memorije se vremenom ošteti izolacioni sloj i broj upisa je ograničen. Za prve modele je broj upisa manji od 100, dok najnoviji modeli predviñaju oko 1 000 000 upisa (podatak iz 2006). Ovaj broj je mnogo veći neko u slučaju FLASH memorije (tipično oko 10 000 ciklusa brisanja/upisa) tako da EEPROM ostaje popularan u ureñajima koji zahtevaju veliki broj upisa podataka u toku rada. Dodatni razlog za upotrebu EEPROM memorije je mogućnost upisa (promene) samo jednog zapamćenog byte-a, što nije moguće u slučaju FLASH-a jer je pre upisa neophodno obrisati ceo blok FLASH memorije.


22

1.8.5. FLASH memorija

FLASH tehnologija je trenutno najpopularnija. Kao ni ROM, EPROM i EEPROM, FLASH memorija takoñe ne zahteva napajanje da zadrži podatke. Ali, prednost FLASH memorije je cena, brže brisanje i sa istim naponom napajanja, brže čitanje (jedino je DRAM brži) kao i bolja otpornost na udare (od hard disk-a). FLASH tehnologija je zasnovana na dodatnim kapacitivnostima plivajućih MOSFET tranzistorskih kapija (gates). Ove strukture MOSFET kapija imaju mogučnost čuvanja električnog naboja u toku dugog vremenskog perioda, nakon nestanka napona napajanja. Novije FLASH memorije čuvaju električne naboje različitih nivoa, tako da jedna MOSFET kapija ne čuva samo jedan bit informacije, nego više (obično dva- četiri nivoa). FLASH memorija se briše po blokovima. Svaka FLASH memorija je podeljena na više blokova, na primer 32KB FLASH sadrži 32 bloka po 1KB. Svi podaci u jednom bloku se brišu zajedno. Za brisanje je potreban povećan napon, ali to nije problem. Skoro svi FLASH čipovi su sa jednim napajanjem i visoki napon potreban za brisanje se generiše preko interne charge pump.

FLASH memorije karakterišu brzo vreme čitanja (short access time) , relativno brzo brisanje i pisanje (samo elektičnim putem), nema potrebe za UV zracima pri brisanju. Bolja otpornost na udare. Koriste je svi, mikrokontroleri, PLC i DSP. Može brzo da se čita i relativno brzo da se piše.

Od memorija se danas ozbiljno koriste samo EEPROM i FLASH. Kao i EEPROM, FLASH memorija se piše briše električnim putem. Ona je jeftinija od EEPROM, brže se i čita i piše. Ali, trenutno stanje u tehnologiji je da FLASH može imati manje upisa tokom radnog veka nego EEPROM (FLASH will wear out faster). Tipični radni vek FLASH memorije je 10,000 ciklusa, dok se EEPROM može i 1,000,000 pisati brisati. Manja cena i brzina pristupa čine FLASH memoriju pogodnijom za upis programa mikrokontrolera (danas je FLASH apsolutni pobednik) dok veliki broj zapisa i dalje zadržava EEPROM memoriju za čuvanje konfiguracionih podataka, ili nekih mernih veličina. Dodatni razlog za primenu EEPROM memorije u čuvanju kofiguracionih podataka je i u činjenici da FLASH memorija briše čitave blokove memorije, a ne pojedine lokacije. Promena jednog byte u FLASH je moguća samo ako se obriše i prepiše jedan ceo blok FLASH memorije (na primer 1KB) što ubrzava propadanje FLASH memorije.

Documents

0-Ind Sys i Protokoli - osnovna znanje dig el Sys i... · Industrijski sistemi i protokoli – osnovna znanja- digitalna elektronika 2 1 Digitalna integrisana kola U elektronici,