1

Soluciones de Integridad de SeñalSoluciones de Integridad de SeñalPara el Diseño de Hardware de Alta VelocidadPara el Diseño de Hardware de Alta Velocidad

Joan.Mercade@Tektronix.com Tektronix Española, S.A.

2

Documento – “Guía del diseñador digital para verificar la integridad de la señal”

Definición de la “Integridad de Señal” Tecnología Digital

Computación / Comunicaciones Semiconductores / Electrónica

Avanzada Integridad de Señal en Diseño/Análisis Sondas: Donde todo empieza Análisis Lógico: La visión Digital Osciloscopios: La visión analógica TLA + TDS = Digital+Analogico (iView) Análisis de Jitter y Tiempos Depuración de Integridad de la Señal Soluciones de Integridad de Señal Nº Literatura # 55S-15465-0

3

La Integridad de Señal (SI) Definida

¿Qué es la SI?La integridad de la señal implica la distribución de señales digitales y analógicas de una parte de un circuito a otra de manera que la información contenida sea transportada de forma determinística y fiable.

Ingeniería/Verificación de la SI: La verificación de la SI ocurre durante la fase de diseño para asegurar que un sistema cumple o excede las especificaciones de fabricación, de fiabilidad y de las normativas de la Industria.

1

0 0 0

1 1Logic

Signal

+5 VoltSupplyGroun

d

Text-Book View of Digital Signals

Logic Signal

+5 VoltSupplyGroun

d

Real View of Digital Signals (analog)

4

SI – Problemas y Soluciones

Osciloscopios, Sondas y Analizadores Lógicos Tektronix

….. los “Ojos” del Ingeniero

Integridad de Señal (el problema)

“Integridad” – definida como “completa y sin defectos”

SI en el diseño analógico/digital consiste en la transmisión de señales de calidad suficiente, inluyendo la capacidad de recuperar y reconstruir la señal

Fidelidad de Señal (La Solución de Tektronix)

“Fidelidad” es el grado de exactitud y repetibilidad en la reproduccción de las señales para su análisis y depuración

No se quiere ser parte del problema cambiando las características de las señales – Se quiere ser lo menos intrusivo posible durante la captura, visualización y análisis de señales.

5

SI – Normativas de la Industria

IndustriaIndustria Telecom Computer Data Comm

Eléctrica ANSI T1.102 (DS1, DS1A, DS1C, DS2, DS3, STS-1, DS4, STS-3)

ITU-T G.703 (DS0, DS1, E1, DS2, E2, E3, DS3, E4, E5)

Serial ATA 1394b Firewire USB2.0

ANSI X3.230 (Fibre Channel)

IEEE 802.3ae (GigabitEthernet)

InfiniBand

Optica Bellcore GR-253-CORE and ANSI T1.106 (SONET OC-n signals)

ITU-T G.957 (SDH STM-n signals)

1394b Firewire ANSI X3.230 (Fibre Channel)

IEEE 802.3ae (Gigabit Ethernet)

InfiniBand

Buscar: AC Parametrics, AC Specs, AC Timing, Clock Specs

6

Lo que nos Dicen los Clientes - Tecnologías

Velocidades más elevadas 2.5 Gb/s PCI Express (3GIO)

3.125 Gb/s XAUI 333 MHz DDR 1+ GHz RDRAM 3.125Gb/s SFI-5 2.5 Gb/s InfiniBand 1.6 GHz HyperTransport

CPU

3GIO

Switch

MobileDocking

3GIO

Memory Local I/O

Graphics HDDSerial ATA

PCI

Memory Bridge

MobileDocking

MobileDocking

USB 2.0

I/O Bridge

3GIO

3GIO

7

La Innovación Crea Problemas de SI

Las velocidades en uso actualmente crean más problemas de integridad:

Arquitectura de buses síncronos más rápidos Relojes y Datos más rápidos Transiciones más cortas Tiempos de “setup & hold” más críticos

Problemas eléctricos y físicos Excursiones de tensión menores Señales diferenciales de alta velocidad Interconexiones de impedancia controlada Dificultad de conexión

Interfases Opticas / Eléctricas

Hoy – Los diseñadores digitales necesitan obtener Hoy – Los diseñadores digitales necesitan obtener visibilidad de las características analógicas de sus visibilidad de las características analógicas de sus

señales digitalesseñales digitales

8

SI – Problemática de Diseño

Elect / Optical Signal Conformance Test

Jitter Analysis

Timing Margins

Signal Integrity

Prototype Debug

“Para conseguir diseños fiables hay que analizar cuidadosamente el comportamiento temporal, la distribución de la placa de circuito, la Integridad de Señal, las EMI, y la termodinámica del sistema”

Pete Mueller, Intel

Los diseños incorporan más comunicaciones serie Las velocidades de datos más elevadas a menudo requieren de

interconexiones ópticas

9

Los Requerimientos de Medida de la SI según Nuestros Clientes

Tiempos de subida menores de 200ps

Jmedidas de jitter de 50ps pp

Medidas Opticas y Diferenciales

Tiempos S&H menores 200ps

Sin transmisión de reloj

Conformidad con máscaras estándar

Medidas específicas de la aplicación

Análisis de datos en serie

La integridad de señal es nuestro mayor problema

11

Medidas de “Conformidad” en Osciloscopios

Ejemplo InfiniBand:

Consideraciones sobrer el ancho de banda eléctrico del sistema:

BW Osciloscopio = bit rate eléctrico X 1.8

(regla aproximada de las especificaciones Fiber Channel)

Para InfiniBand Eléctrico @ 2.5 Gb/s signinfica > 4.5 GHz

(para XAUI @ 3.125 Gb/s significa 6GHz)

Consideraciones sobrer el ancho de banda óptico del sistema :

BW Sistema= bit rate óptico X 0.75

BW filtrado por el Receptor Optico de Referencia (ORR)

para STM-16 –3db @1.87GHz, los límites se extienden hasta 4GHz

12

SI – Ancho de Banda/Precisión Amplitud

A la frecuencia de corte a 3dB, el error de amplitud será ~ 30%. La especificación de error de amplitud es típicamente del 3% max.

REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir.

trise

0.35 *BW =

* Esta constante se basa en un modelo de 1er orden - en osciloscopios de altísimo ancho de banda la constante puede llegar a ser tan alta como 0.45

70.7 (- 3 dB)

0.1 0.2 0.3 0.4 0.5 0.6 0.8 0.9 1.00.710097.59592.59087.58582.58077.57572.5

} 3%

Frecuencia Normalizada

Am

plitu

d (

%)

Osciloscopios

13

Ancho de Banda & Armónicos

Onda Cuadrada Digital – Suma de Componentes Impares

-1

0

1

0 50 100

Fundamental (1er Armónico)

5o Armónico

3er Armónico

Suma Fourier (1er-5o Armónico)

14

Consideraciones sobre Flancos Rápidos

Non-MonotonicNon-Monotonic(Non-Linearity)(Non-Linearity)

Hay que asegurarse de que las sondas y el sistema de medida no son las causas de estos problemas.

15

Flanco de Bajada No-Monotónico Causa un “Glitch” Digital

Se produce por una pista de 8 cm en el PCB

Glitches

Glitch (vista digital)

Glitch (vista analógica)

16

Igual BW de la transiciónDoble que el BWTres veces el BWCinco veces el BW

Ancho de Banda Osciloscopio/Sonda:

41%12%5%2%

Error Tiempo de Subida=

Consideraciones sobre Flancos Rápidos

¡Lo que no vemos nos puede dañar!

Forma de Onda Real cuando:BW Osciloscopio= 5X BW Flanco(~2% Error de Tiempo de Subida) 41% Error de Tiempo de Subida:

BW Osciloscopio= BW

REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir.

tr(medición) [ tr(osciloscopio)2 + tr(sonda)2 + tr(señal)2 ]

17

Tiempos Setup/Hold < 200ps (Ventana Válidez)

Tiempos s&h Rambus ~200ps DDR <250ps Firewire 1394b skew <100ps Requiere alineación del orden

del psSETUP TIME

HOLD TIME

DATA VALID

CLOCK

DATA

A B C

Utillaje de Alineación (Deskew)

18

Especificaciones de Integridad de la Señal

Medidas: Overshoot, Undershoot, Ringback

Monotonicidad (Linealidad)

Diagrama de Ojo: p.e. USB

19

Consideraciones Sobre la SI

Respuesta Transitoria Tiempos Subida/Bajada Overshoot / Undershoot

Fidelidad de Señal Carga

Capacidad Análisis TDR Caracterización Impedancia Conectores, backplanes, etc.

20

Análisis de Datos Serie – Un Nuevo Reto

Muchas tecnologías requieren conformidad con estándares de “diagrama de ojo” o Máscaras Serie

Captura de paquetes de datos relevantes medioante disparo de patrón serie (ST)

Recuperación de Reloj (CR)

21

Búsqueda de Eventos en Datos Serie

Disparo de Patron Serie

Depuración más simple

Permite el aislamiento de fallos dependientes de los datos en un único disparo durante pruebas de funcionamiento y conformidad

Es preciso en la actualidad

22

Diagramas Ojo – Calidad Transmisión (SI)

Revela las característicascombinadas del emisor

Tiempos de Subida y Bajada Overshoot, Undershoot y Ringing (Ringback) Ciclo de Trabajo (Duty Cycle) Jitter y Ruido

Una apertura mayor indica una mayor tolerancia a ruido y jitter Una apertura mayor indica mejor sensibilidad del receptor Una gran anchura de la traza y las transiciones indica un

degradación de la sensibilidad del receptor La apertura del ojo se correlaciona con el Jitter y el BER (JIT3)

Jitter

Ruido

Apertura Ojo

23

Respuesta del Receptor de Referencia Optico H()

Optical Reference Receiver (ORR)

EOOI

H()

O/Econverter Filter

Gráfico que muestra la respuesta real de un filtro de Bessel-Thomson de 4º orden y la tolerancia admitida por los estándares SDH/SONET para STM-16/OC-48 @ 2.488Gb/s.

24

CSA7000: 2.5 Gbit/sec Optico

Pantalla

SistemaDisparo

Amp/Atenuador

SistemaAdquisición

HW PLL

Reloj Recuperado Out

DelCanal

Seleccionado

Reloj Recuperado

Datos Recuperados Out

DatosRecuperados

Ch1 - 4GHz (20GS/s)

TXOptico

O/E

Conexión del O/E al CH1

Optical Reference Receiver (ORR)

EOOI

H()

Convert.O/E Filtro

Unico del CSA7000

25

Diagramas Ojo / Máscaras en los TDS R-T

100 kb/s100 kb/s

10 Gb/s10 Gb/s

10 Mb/s10 Mb/s

1 Mb/s1 Mb/s

1 Gb/s1 Gb/s

Estándares Com.(rangos medio y bajo)

100 Mb/s100 Mb/s

DS1

DS2

OC-1 (STS-1)STM-0 (STM-0E)

OC-3 (STS-3)STM-1 (STM-1E)

OC-12 / STM-4

E2

DS3

E3

E1

OC-48 / STM-16

E4DS4

Estándares Datos(alta velocidad)

FC1063

FC531

FC266

FC133

GigabitEthernet

InfiniBand

FC2125

IEEE1394b (S1600B)

IEEE1394b (S800B)

IEEE1394b (S400B)

USB1.1

USB2.0

Ethernet

Serial ATA

(hasta 3.2 Gb/s hoy y mayores en el futuro)

26

Retos de la Conexión (Probing)

Señales de alta velocidad Datos y reloj diferenciales Conectores Componentes de alta densidad Efectos inductivos Conexiónes a tierra Carga de las sondas Espacio disponible Densidad

27

Carga de una Sonda, Modelo Simplificado

Frecuencia de la Señal (Hz)

ImpedanciaEntrada ()

100M

10M

1M

100k

10k

1k

100

10

1

100 1k 10k 100k 1M 10M 100M 1G 10G

Z00.15 pF/500

Activa1.0 pF/1 M

1X Pasiva100 pF/1 M

10X Pasiva10 pF/10 M

10X pasiva: la carga llega a

159@100MHz

>1GHz

28

Modelo PrecisoSonda Activa más Rápida Existente

L1

1n H

1 2

L2

1.3nH

1 2

T1

Z0 = 1 10TD = 11p

R1

11 2C121 7f

C250 f

R220 k -

++-

E1

R3

10 0C321 2f

0

Ga in=1VCVS

0

0

Probe Tip

Output

-

+

Sonda Activa referida a tierra P7260 con interfaz TekConnect

29

Sondas – Carga

Nueva Sonda FET P7260 6 GHz BW Total del Sistema

¡Cinput<0.5 pF!

¡Rango Dinámico 6 Vp-p!

Rinput 20 K

Tiempo de Subida (TDS6604) 75ps (10-90% Tr) 55ps (20-80% Tr) Requerido para circuitos con

Tr de 200ps

30

Low Voltage Differential Signaling (LVDS)

Estándares LVDS (ANSI/TIA/EIA-644 e IEEE 1596.3) Alta velocidad >1 Gb/s, bajos consumo y ruido InfiniBand: 2.5Gb, nivel diferencial > 175mV, transporte de reloj

Sonda Dif. P7330 3.5 GHz 0.5 pF C

LVDS

31

Modelo PrecisoSonda Activa Diferencial más Rápida Existente

R650k

0

R5

100CPL

0

C4

397fF

+

0

Output

0

-

0

-

C120fF

0

R1

105

zo=120

Tips

ze=250

ProbeR3

110 +

pl=10mm

0

ko=1

T1

TD = 20pZ0 = 140

0

R4

110R750k

R2

105

T2

TD = 20pZ0 = 140 C3

190fF

C2190fF

-

0

ke=2

+

Sonda Activa Diferencial P7330 con interfaz TekConnect

32

33

Jitter – es un gran problem de SI a alta velocidad ¿Qué es el jitter?

“la desviación de un flanco respecto a donde debería estar”

Causas del Jitter: Ruido Térmico Relojes de referencia

Ruido Inyectado (EMI/RFI) Inestabilidades

Jitter: “Variaciones a corto plazo de los instantes significativos de una señal digital respecto a su posición temporal ideal” (ITU).

FORMA DE ONDA DIGITAL

Otras

34

Separación Rj / Dj – requerido por los últimos estándares

Jitter Aleatorio (Rj) RMS

ilimitado, Gausiano

Jitter Determinístico (Dj) Pk-Pk

Jitter Periódico (Pj) Distorsión Ciclo de Trabajo (DCD) Interferencia Intersimbólica (ISI) o

Jitter Dependiente de Datos (DDj)

Jitter Total (Tj)

Tj = DjPk-Pk + RjRMS x N(N = 14 para 7 sigma, BER de 10-12)

35

Los Componentes de Jitter Degradan la SI

Medida del Jitter Determinístico (Dj) como las variaciones pico a pico de las posiciones temporales ideales Fuentes posibles

Insuficiente ancho de banda de la conexión al transmisor óptico (acoplado en AC)

Sobreexcitación del laser (corte o saturación) induciento tiempos de recuperación largos

Ruido interno (relojes, diafonía)

Mediad del Jitter Aleatorio (Rj) como la desviación estándar (RMS) Fuentes posibles

PLL en la fuente de los datos Ruido en la polarización del Laser o en la regeneración

temporal de la fuente de los datos Ruido inducido externamente (ambiental)

36

“Delta Time Accuracy” (DTA)

Ejemplo: Para un TDS6604 de 20GS/s con un cristal de 2.5ppm, midiendo un reloj de 400MHz (periodo de 2.5ns)

DTA = (0.06 / SR) + (estabilidad cristal X medida)

= (0.06 / 20GS/s) + (2.5ppm X 2.5ns)

o (0.06 X 50ps) + (2.5ppm X 2.5ns) = 3ps + 0.00625ps Obsérvese la pequeña contribución de la

inestabilidad del cristal en el error total

TDS6604 DTA ~ Especificación 3 ps (1.5 ps típica) – ésta es la precisión (no la resolución)

Es el método para especificar la precisión temporal según la IEEE1057

Inluye los efectos de la precisión del intervalo de muestreo y la base de timepos, los error de cuantización e interpolación, el ruido del amplificador y el jitter del reloj de muestreo

37

Método en Tiempo Real del TDSJIT3

Método para Separación Rj / Dj y Estimación BER Basadao en datos

capturados en tiempo real Incluye medidas TIE

mediante “Golden PLL” Descomposición de Jitter

con Análisis Espectral Ancho margen de ruido –

trabaja con un nivel de ruido alto

Funciona con secuencias de datos cortas o largas- no se precisan detalles sólo velocidad de datos y longitud de la secuencia

Disparo en un punto aleatorio de la secuencia

Resultados: Rj, Dj, Pj, DCD, ISI, BER

TDS-JIT3: para TDS5000, CSA/TDS7000, TDS6604

39

Estimación del BER (Bit Error Rate)

Empieza con TIE PLL TIE

Realiza la FFT Determina frecuencia

y velocidad del patrón

Suma componentes relacionados con el patrón

Suma componente no correlacionados

Mide RMS de los componentes restantes

Estimación BER

40

Windows / Conectividad y Análisis

Conectividad y Análisis

PRESTACIONES INTEGRIDAD ACELERACION

Vnetajas del Entorno PC

Impresoras y almacenamiento en red

Recursos de Internet (p.e. email)

Soporte de múltiples pantallas

Infrastructura Software

TekVISA

Controles ActiveX

Excel toolbar

Integración PCs Externos y Ordenadores no-Windows

LabVIEW y Lab Windows (PNP)

Aplicaciones UNIX y otros recursos LAN (VXI-11)

API para Windows y UNIX

C, C++, Visual Basic, MATLAB y otros

Medidas y análisis definidos por el usuario

41

Resuelve la problemática planteada por los diseños de alta velocidad actuales con Osciloscopios y Osciloscopios y Analizadores LógicosAnalizadores Lógicos

Soluciones de Integridad de la SeñalSoluciones de Integridad de la Señal

Una Solución Integrada al Diseño y Depuración hardware

42

Fases de Depuración

Comprobación HW Inicial

Depuración “Kernel” y P

Integración HW & SW

Optimización

Análisis Paramétrico

DMM

Herramientasde Depuración

Osciloscopio Real-Time / DPOAnalizador Lógico

Depurador/Emulador SoftwareEditor/Compilador/Linker/Loader

Depuración de Hardware – Herramientas y Fases de la Depuración Digital

Pruebas de Conformidad de Señales Elect / Opticas

Análisis Jitter

Márgenes Temporales

Integridad Señal

Depuración Prototipos

43

Máxima fidelidad de la señal para la resolución de los problemas de Integridad de Señal

Adquisición y correlación analógica y digital para una depuración sensible al “contexto”

Medidas en la capa física

Medidas de jitter de la mayor precisión

Test de conformidad de acuerdo con máscaras de comunicación

Visibilidad del hardware y del software

Soluciones de Diseño Digital para SI

CONEXIÓN

ADQUISICIÓN

VISIBILIDAD

ANALISIS

44

Señales Fieles + Mínima Intrusión = SI

Medida simultáneas Analogico + Digital – mediante una sonda única Elimina uso multiples sondas y

carga adicional sobre el circuito Multiplexor programable de 4

canales Fidelidad de la Señal

Sonas activas Capacidad total: 0.7 pF Medidas referidas a tierra Medidas Diferenciales Sin extensiones de las sondas

que degraden las señales

45

Un Diseñador Dice: “Las sondas son la clave….. Si no puedes conectarte….no puedes ni ver ni analizar

PasivasDe tensión 1X, 10X, 1X/10x, 50 Ohm

Activas FETHasta 6 GHz BW

Diferenciales hasta 3.5GHz (4 GHz típico) con 1000:1

CMRR

Analizador Lógico – Pasivas, SE Activas, Diferential Activas

0.7 pf (Δ)alta densidad, propósito general

OpticasConvertidores OE (250MHz a 2.5GHz)

Sondas Alta Tensióny Corriente

De DC hasta 2 GHz

Sondas para DSO’s/DPO’s y módulos DSO de Analizador Lógico...

SiGe ProbingSiGe ProbingBREAKTHROUGHBREAKTHROUGH

P6880 SiGeΔ probe

P6810 SiGeGP Probe

46

Nuevas Sondas de Alta Velocidad para los TLA

Sondas de alta densidad “Sin Conector”

No son necesarios conectores en el PCB, conexiones seguras y fiables

Sin extensiones que degraden la integridad de señal

Contactos de compresión en eje ZIslas de contacto en el PCB

GRAN AVANCEGRAN AVANCEenen

INTEGRIDAD DE SEÑALINTEGRIDAD DE SEÑAL

47

Nueva Arquitectura de Adquisición TLA

Tiempos a 8 GHz simultáneo con hasta 800 MHz en Estados con 2 GHz BW

¡Siempre … en cualquier canal … si reconectar ni recapturar!

iViewiView

TECNOLOGIATECNOLOGIAINNOVADORAINNOVADORA

8 GHzSampler

8 GHz MagniVu Timing16 Kb

800 MHz Stateor

2 GHz DeepTransitional Timing

128 Kb – 256 Mb

Real-TimeClocking

StateMachine

TriggerState

Machine

+-

2 GHzBW

AnalogMux

34 ch

34 ch

34 ch

34 ch

Internal DSO orTDS Scope (iView)

4 ch

8 GHz TLA sampling = 125ps resolution (time stamp)

48

Nuevo Multiplexor Analógico (2 GHz BW)

Conexión analógica/digital simultánea Ancho de banda analógico de 2 GHz en

todos los canales Cualquiera de los 136 canales se pueden

multiplexar a los 4 BNC de salida Las salidas están siempre activas

TriggerState

Machine

4 ch

CH 1

CH 2

CH 3

CH 4

DSODSOLALA

Analog In

CH 1

CH 2

CH 3

CH 4

Analog Out2 GHzAnalog

Mux34 ch

34 ch

34 ch

34 ch

49

Glitches causados por pistas del PCB

Errores introducidos por una pista de 10 cm

Glitches

Integración de las señales analógicas y correlación con las digitales

Vistas Digitales

Vista Analógica

51

Glitches por Violación Tiempos Setup/Hold

La entrada del FF-D cambió 1.26 ns antes del flanco de reloj

Glitch

Vista Analógica + Vista Digital

53

Ejemplo: Contención de buses/señales

Algunas Anomalias SI – en su “Contexto”Pueden estar causadas por problemas funcionales

54

Osciloscopio TDS externo añadido en la Ventana de Sistema del TLA

Los datos del osciloscopio son “integrados y correlacionados” en la interfaz de usuario del Analizador Lógico

Visualización Integrada con TLA-iView

55

Análisis SI – con iView(Nótese la Resolución Vertical y Horizontal)

Glitch de 500ps detectado y resaltado

1-bit: traza MagniVu 125ps (8GHz)

Multiplexor 2GHz BW … !Analógico y Digital con una sonda!8-bits: Hasta 20GS/s (50ps + interpolación) traza analógica de TDS

Nota: Comportamiento de la pista de tierra capturado en otro canal

56

iView con un TLA7Axx y un TDS6604

Communication Bus

TDSTLA

Trigger Bus

Mux Out

57

SI – Problemas en la Depuración a Nivel de Sistema

Visibilidad de la SI requerida para la integración HW/SW

Correlación señales internas/externas, buses Paralelo/Serie

PHYSystem Serial Bus Internal Bus

PHYSystem Serial Bus Internal Bus

DataLink

Internal Bus

IBus

QB

us

Memory FPGA

Processor / NP

DSP ASIC

JTAG

TRA

CE

Internal Bus Backplane

Internal Buses could be Serial or Parallel

58

Soluciones para Datos Paralelo / Serie Datos TDS “Integrados y Correlacionados” en la pantalla del TLA

Captura de trazas analógicas con hasta 20 GS/s en un CSA/ TDS7404 o TDS6604 – transferidas a la pantalla del TLA.

Primer disparo en serie por hardware (ST) (secuencias de hasta 32-bit, velocidad hasta 1.25 Gb/s).

Trigger Serie en palabra de32 bit FDF3 D70D(hex) Integrado y correlacionado en el TLA

59

Aplicaciones/Soluciones Integradas

Divisor Optico

Analizador TLA con cable iView al DSO

Sistema bajo prueba

SingulusG1

Osciloscopio R-T CSA/TDS7000 o TDS6604Test Máscaras (SM)

Disparo Serie (ST) 32-bit

Recuperación de Reloj

LAPL Tools Partner

60

Fuentes de Señal e Integridad de Señal

Simulación de un evento o secuencia de

eventos.

Simulación de un evento o secuencia de

eventos.

Emulación de una señal, como la de un sensor.

Emulación de una señal, como la de un sensor.

Reproducir un evento real

capturado con un DSO.

Reproducir un evento real

capturado con un DSO.

Substitución de la señal producida por un

bloque funcional no disponible aún.

Substitución de la señal producida por un

bloque funcional no disponible aún.

Verificación y Prueba de

Márgenes con señales ideales o

con un nivel controlado de distorsión (o

errores).

Verificación y Prueba de

Márgenes con señales ideales o

con un nivel controlado de distorsión (o

errores).

Generadores Arbitrarios (AWG): generadores de señal empleados en la creación e implementación de cualquier tipo de señal requerida para la prueba.

Generadores Arbitrarios (AWG): generadores de señal empleados en la creación e implementación de cualquier tipo de señal requerida para la prueba.

61

Fuentes de Señal en SI: Aplicaciones

Disk DriveDisk Drive NetworkNetwork

Jitter Composer

Jitter Composer

w/ & w/o Impairments

w/ & w/o Impairments

62

Creación y Edición de Señales(Perfect Compliment to a TDS / TLA)

DUTDUT Digital Oscilloscope

Digital OscilloscopeTest PointTest Point

Standard or Reference / Add Impairments

Standard or Reference / Add Impairments

AWGAWGWaveform CaptureWaveform Capture

GPIB / LANGPIB / LAN

OutputOutput

Stimulus - Acquisition Model

Stimulus - Acquisition Model

Data Rate Level Delay Rise Time

63

Depuración de Hardware:Estímulos de Prueba con TLA-DPGs

                                          

64

Oscilloscopios (con Sondas y SW de Análisis Jitter) Optico hasta 40Gbit/s Receptor Optico de Referencai (ORR) integrado Recuperación de Reloj incorporada Disparo con Patrón Serie Test de Máscaras de Comunicación, medidas especiales Jitter Aleatorio y Determinístico Reflectometría en el Dominio del Tiempo (TDR)

Analizadores Lógicos (con Sondas sin Conectores) Capacidad de captura síncrona de alta velocidad Análisis de tiempos de muy alta resolución Traza en tiempo real de la ejecución de software Trazado de múltiples buses a la vez Correlación precisa del comportamiento digital y la calidad

analógica de las señales

Generadores de Señales Digitales (con Sondas) Generadores arbitrarios (adición de defectos/errores) Generadores de Datos/Patrones (estímulo)

Herramientas de Tektronix para la Integridad de Señal

65

Soluciones de Integridad de Señal – Sumario

Las tecnologías de ordenadores y comunicaciones marcan los requerimientos críticos relacionados con la SI

Los estándares industriales especifican medidas y máscaras SI Las velocidades de datos crecen a gran velocidad, >1Gb/s Severa problemática de SI en el diseño de alta velocidad Muchas consideraciones y soluciones de medida “Integración y Correlación” de señales Analogicas + Digitales “Jitter y BER” empiezan a ser conceptos importantes N ningún fabricante T&M está mejor posicionado que Tektronix

en Soluciones para Integridad de Señal en el Entorno de Diseño

Digital de Alta Velocidad