0.35 微米電流鏡分析與研究

陳天祐 1 ，李元彪 2

漢民科技股份有限公司 1

建國科技大學 2

摘要

本論文主要對於電流鏡深入分析與研究，針對基礎電流鏡、疊接電流鏡、wilson

電流鏡、Widlar 電流鏡，使用 Hspice 軟體進行模擬分析與研究。並研究不同溫度與

NMOS 不同長寛對電流鏡輸出電流所產生的影響。本研究使用之軟體主要為 Synopsys

公司所出品的 Hspice軟體。此外，所採用主要元件為國家晶片中心(CIC)所提供之台灣

積體電路股份有限公司(TSMC)之 0.35μm 標準製程的互補型金屬氧化物半導體場效電

晶體(CMOS)。

關鍵字：電流鏡、CMOS、TSMC 0.35μm

一、前言

獨立電流源在晶片內部的應用極為廣

泛，要求電流相對穩定且較不受外接電路的

影響。電流鏡是為廣泛應用在現在的積體電

路中的穩定電流，在現今電子電路設計中不

可或缺。而且，在積體電路製作時 NMOS 都

在相同狀況下製作，其特性幾乎完全相同，

所以很容易製作成電流鏡。各種積體電路幾

乎都要需要搭配各種電流源，而且電流幾乎

不受輸出端電壓變動的影響，即是電流源的

目的。

電流鏡被廣泛應用在電路中被當作是一

個不太會消耗多餘的電壓的元件。在數位類

比混合晶片設計中電流鏡廣泛被使用，舉例

來說，有些數位類比轉換器（D/A）使用電流

鏡陣列來產生與數位輸入信號成比例之類比

輸出信號。

電路的研究與分析主要以國家晶片中心

所提供之TSMC 0.35μm 2P4M製程為依據。

同時各種電流鏡在不同工作溫度下模擬，不

同負載量，對為電流鏡輸出的影響。

二、基本 N-MOSFET 原理

N-CHANNEL MOSFET 物理結構

FET 有許多不同的類型，此處先介紹最

常見的 MOSFET (Metal-Oxide Semiconductor

Field Effect Transistor)，雖然 FET 的種的種很

多，但它們的工作原理皆與 MOSFET 相似，

所以清楚 MOSFET 的結構及工作原理之後，

學習其他種類 FET 便比較容易。另一個好消

息是 FET 的工作原理比 BJT 簡單，非常容易

理解。

圖 1. n-channel MOSFET 的物理結構，

乍看之下，它與 NPN 型的 BJT 非常的相似，

但兩者之間有所不同，FET 中間的 P 型半導

體並未刻意像BJT的Base一樣做很很薄。〔備

註：在實際 IC 製作中，還是會儘量將 P 型半

導做薄。不過這是為了縮小尺寸以增加元件

密度，與 BJT 基於功能需要將 Base 做薄的出

發點不同。[1][2][3][4]

圖 1. n-channel MOSFET 的物理結構

FET 的兩塊 n 型半導體摻雜濃度（doping

concentration）相同，即 FET 是對稱的結構，

而 BJT 的 Emitter 摻雜濃度遠高 Collector，

FET 中間的 P 型半導體先鍍上一層 SiO2 後再

接外部導線，而 BJT 的 Base 是直接，接上外

部導線。由於 SiO2 為絕緣體，所以無法導

電，是造成 FET 輸入的電流等於零的關鍵點。

[5][6][7][8]

以上我們所看到 MOSFET 與 BJT 在結構

上大同小異，而它們主要是差異，在於設計觀

念的不同，如 FET 徹底揚棄以 PN 界面來控制

電流的想法，而改用電場來控制半導體內部的

自由電子或者電洞的法動，同樣來逹到控制電

流的結果，這就是場效電晶體名稱的由來。

為說明 FET 的工作原理，我們將圖 1.

n-channel MOSFET 的物理結構的，三個端

點分別命名為源極（Source，S 極）、閘極

（Gate，G 極）和汲極（Drain，D 極），雖然

P 型半導體內的多數載子是電洞，但是仍存在

少數的自由電子，其濃度為：

2

iP

A

nn

N ( 1 )

其中 pn 是 P 型半導體內的自由電子濃度， AN

是所摻雜的三價原子濃度，而 in 是純半導體的

載子濃度。[9]錯誤! 找不到參照來源。[10]

當在 G 極加上正電壓 GV 時，原來均勻分

佈在 P 型半導體內的自由電子受到了正電位

的吸引，會聚集 SiO2 絕緣層的下方，反而電

洞則受到正電位排斥而遠離此區域。當 GV 足

夠大時，聚集在 SiO2 絕緣層下方自由電子濃

度高於電洞的濃度，於是形成一長條位於 P

型半導體內的帶狀 N 型半導體。由於它的型

狀類似一條隧道，所以稱為 N 型通道

（n-channel）。

因 GV 吸引產生的 N 型通道，剛好將原來

分離的兩塊 N 型半導體連在一起，成為三塊

彼此相連的 N 型半導體。這三塊 N 型半導體

本質都是電阻，所以就像三塊相串連的電

阻，這三塊相連的 N 型半導體等效上相當於

一顆電阻 R，其電阻值為：

S ch DR R R R ( 2 )

其中 SR 、 DR 分別代表 S 極和 D 極兩塊 N 型

半導體的電阻，而 CHR 為 N 型通道的等效電

阻，由於 S 極和 D 極的摻雜濃度很高，並且

它們的截面積遠比由感應所產生的 N 型通

道，因此在一般情況下：

,CH S DR R R

所以由

S ch DR R R R

( 2 )

得到：

CHR R ( 3 )

即三塊 N 型半導體等敦電阻約等於 CHR 。

形成 N 型通道之後，在 D 極和 S 極間外

加正壓 DSV ，可以預期會有電流 DI 由 D 極流

向 S 極，其大小約為：

DS DSD

D CH S CH

V VI

R R R R

( 4 )

由於 CHR 是由 GV 感應而生，因此藉著 GV 改

變 CHR 便可以控制 DI ，所以 FET 是一顆名符

其實的電壓控制電流元件，特別的是 FET 的 G

極絕緣層，故 GI ＝０，使得流入 D 極的電流

必等於流出 S 極的電流，所以 G 極是不消功

率，因些 FET 只需考慮一個電流 DI ，是 FET

比 BJT 簡單好用的原因。

圖 2. n-channel MOSFET 的實際結構，

它作法是在 P 型的基體（substrate）上，利用

doping 產生兩個 N 型區域，由於濃度很高故

以〝n〞標示，接著在兩個 N 型區域之間鍍

上 SiO2 絕緣層，最後再連接金屬導線，它之

所以稱 n-channel MOSFET 是因為由感應所產

生的是 N 型通道，而 MOSFET(Metal Oxide

semiconductor Field Effect Transistor)是其物理

結構的縮寫，包括作為連線的金屬(Metal)，

絕緣層的二氧化矽(Oxide)以及作為主體的半

導體，三者組合成為以電場控制電流的電晶

體(FET)。它的三端點分別稱為閘極(Gate)、

源極（Source）和汲極(Drain)。G 極的作用好

像閘門，用來控制通道；S 極為帶電載子（自

由電子）的源頭，即自由電子由 S 極流出，而

D 極表示自由電子流入的端點，因為電流方向

與電子流動的方向相反，故電流由 D 極流出，

經過通道後流入 S 極。

圖 2. n-channel MOSFET 的實際結構

N-CHANNEL MOSFET 特性

FET 利用閘極 G 電壓改變 CHR 以控制電

流，比起 BJT 運用複雜的 PN 界面來控制電流

簡單多了，但是 BJT 只有 NPN 及 PNP 兩種，

FET 除 n-channel MOSFET 和 p-channel

MOSFET 外，還 JFET 等種類很多，往往令人

眼花撩亂。其實不同的 FET 很容易分辨，所

以只要充分瞭解到其中一種之後，以它為根據

再去學習其它種類的 FET 就不會覺得困難重

重了，些處我們就以 n-channel MOSFET 為主

要的出發點，待充分的瞭解之後，再探究其他

種類的 FET。

n-channel MOSFET 的工作原理是利用閘

極 G 電壓吸引自由電子聚集到閘極的下方以

建立通道。為了防止 N 型半導體和 P 型基體

之間的 PN 界面處於導通狀態，所以 P 型基體

必須接電路的低電位（例如：採用 12V/0V 的

電源，則將 B 端接為 0V；若採用 12V/-12V

的電源，則將 B 端接-12V），有了這層認識，

我們以後就專注於 S、D、G 這三個端點上，

而先忽略 substrate 的端點。

圖 3. 是為 n-channel MOSFET 的電路符

號，實際上 D 極和 S 極結構是完全相同的，

區分只是電子流出的端頭為 S 極，而流入的端

頭為 D 極，由於電子從低電位流到高電位，

所以接高電位的是 D 極，接低電位是 S 極。

因為一殷高電位都是擺在上方，所以電路符號

也以上方表示 D 極，下方則表示為 S 極，而

以箭頭標示 S 極並指示電流的方向。

圖 3. 是為 n-channel MOSFET 的電路符號

FET 有三個端點，由於 GI ＝０，故 DI ＝

SI ，所以我們只須考慮（ GSV ， DSV ， DI ）

三參數，因為這三個參數就能充分展現 FET

的特性。如圖 4. FET 特性電路，我們將 S 極

接地，利用 GSV 控制通道（channel），再觀察

DSV 與 DI 的關係，所得結果便是 FET 的特

性，簡簞說明如下：

截止模式（CUTOFF MODE）

當 GSV 很小時，只有極少數的自由電子

被吸引聚集在閘極下，方因此無法產生 N 型

通道，此時 channel 處於截止狀態。當 GSV 大

方一個臨界電電壓（threshold voltage） tV 時，

channel 才由截止狀態進入導通狀態。臨界電

壓 tV 與 BJT 的 cut inV 概念上類似，但 FET 的

tV 不是一個定值而與結構有關，由以上說明得

知，當 GSV ＜ tV 則 DI ＝０，此時我們稱 FET

處於 cutoff mode。

圖 4. FET 特性電路

三極模式（TRIODE MODE）

當 GSV ＞ tV 時，channel 處於導通狀態，

等效上像一顆電阻 CHR ，若 GSV ＞０，可以

預期會有電流由 D 極流向 S 極，即 0DI ，

DI 的大小不僅和 DSV 有關，同時也和 GSV 有

關，當 channel 處於導通，等敦電阻與 GSV 有

關，我們發覺真正可以決定 CHR 的是 GSV －

tV 。

因為 GSV ＞ tV 的部份，即 GSV － tV ，才是

決定 CHR 的因素，仔細思考，這應該是一個合

理的結果，因此我們定義一個重要的參數，稱

為有效 GSV ，表示為：

.GS eff GS tV V V ( 5 )

.GS effV 即 GSV ＞ tV 的電壓，如圖 5. 在 GSV ＞

tV 時產生 N-channel，是一個很有用的係數，

可以運用簡化數學式，我們可以將 DI 與 GSV

及 .GS effV 的關係歸納如下：

1. 當 DSV 固定的情況下， .GS effV 愈大的，

而 CHR 愈小，則 DI 應該愈大，所以 DI

應該和 .GS effV 成正比。

2. 在 .GS effV 固定的情況下， CHR 為一個固定

的值，故 DI 應該和外加電壓 DSV 成正比。

由上面的兩點，我們推斷 DI 應該和

.G S e f fV 及 DSV 成正比的關係，即 DI 正比於

.GS effV 及 DSV 的乘積，以數學表示為：

,2D GS eff DSI K V V ( 6 )

其中 K 是一個常數。實際上發現它們的關係

比上式略微為複雜，因為當 DSV 上升時，有一

個效應必須列入考慮，在 GSV ＞ tV 時產生

N-channel。當 DSV >0 時，因為 D SV V ，所

以通道在 D 極附近的電壓較 S 極高，所以 D

極附近的電壓與 G 極電壓的差距較 S 極小，

結果使得 D 極附近的 channel 寛度比 S 極窄，

由於 CHR 與截面積呈反比，所以 channel 寛度

變窄則 CHR 變大，造成 DI 下降，因此 DI 需加

上一個修正須，以 channel 寛度隨 DSV 上升而

變窄的效應， DI 和 DSV 與 GSV 的完整關係如

下：

2

,2D GS eff DS DSI K V V V ( 7 )

圖 5. 在 GSV ＞ tV 時產生 N-channel

上式中等號右邊括號內第一項表示 DI 和

.GS effV 及 DSV 的乘積成正比關係，第二項

(2

DSV )則是因為通道隨 DSV 的上升而變窄的

效應所引入的修正項。詳細的半導體理論顯

示上式中的比例常數(K)與自由電子的移動率

(mobility)及 channel 的實際結構有關，以數學

式表示為:

n

2

OXC WK

L

( 8 )

其中 n 是自由電子的移動率， OXC 是

SiO2絕緣層和 channel所形成的單位面種電容

量，W 是 channel 的寬度，L 是 channel 長度。

當 GSV ＞ tV 並且 DSV < .GS effV 時，(2.8)式成

立，此時我們稱 ,DC GS effV V 時，則進另一個

工作模式。

飽和模式（SATURATION MODE）

在 triode mode 時， DI 隨 DSV 升高而増

加，但由於通道寛度變窄，故增加的幅度會

愈來愈小。最後當 DSV ＝ .GS effV 時，如圖 6.

靠近 D 極的通道寛度會變得很窄，造成 DI 無

法繼續隨 GSV 而增加，這個效應發生，這效應

稱為 pinch-off-effect。當 pinch-off 效應發生

時， DI 不再隨 DSV 的增加，此時 FET 進入

saturation mode。由於 pinch-off 效應發生在

DSV = .GS effV ，故只要將 DSV ＝ .GS effV 代入便

得到 saturation mode 的電流為：

2

,D GS effI K V ( 9 )

圖 6. 靠近 D 極的通道寛度會變得很窄

所 以 當 ,D C G S e f fV V 時 ， FET 處 於

saturation mode， DI 只和 .GS effV 有關而和 DSV

無關。FET 的三個工作模式，就像水的三個狀

態一樣，花點時間想想，其實是就很像自然的

現象。

圖 7. FET 的特性曲線，其中 X-軸的參數是

DSV ，而 Y-軸的參數則是 DI 。當 DSV ＜ tV ，

則 FET 處於 cutoff mode， DI =0 並且 DSV 和大

小無關，對應圖中的 X-軸；當 DSV ＞ tV ，若

DSV < .GS effV ，FET 處於 triode mode，此時 DI

隨 DSV 上升而增加，對應 ,0 DS DS effV V

的上升曲線；若 ,DS DS effV V ，則 FET 進入

saturation mode，則 DI 保持定值不再隨 DSV 的

改變而變動，對應圖中的平坦曲線。

圖 7. FET 的特性曲線

三、電流鏡的種類及應用

積體電路中的偏壓是以定電流源使用做

為基礎。在一個有許多放大級的 IC 晶片，先

在某處產生一個DC定電流（稱為參考電流），

然後再經由被稱為電流引導的過程把參考電

流複製到不同的地方作各個於放大級的偏

壓。這種做法的優點是可把精力集中於產生

一個可預測且穩定的參考電流。

基本電流鏡

MOSFET 電流鏡和 BJT 的設計觀念相

同。圖 8. 單一電流源電路，利用兩顆相同

的 MOSFET 在 VGS 相同的狀況下，忽略

channel modulation effect 其 ID 亦相等。

此電路觀念上與 BJT 電流鏡相同，但有

兩點差異：1. FET 的 IG＝０，所以無 IB 造成

誤差的問題。2. FET 沒有 VBE=0.7V 的特

性。

VDD

M1M2

IREFIOUT

L

W

L

W

圖 8. 單一電流源電路

一般常見之電流源電路，由電壓源VDD

給一電流源接至NMOS 的汲極，在由汲極連

接至閘極端，再與另一顆NMOS 的閘極相連

接而組成，如圖 8. 單一電流源電路所示。

由於所有電晶體的閘極-源極電壓皆相同，一

般來說，這些元件參數不需相同，便可以得到

不同倍數的電流IREF。把通道長度調變效應

( Channel length modulation effect )忽略，可寫

成

2

12

1THGSOXREF VV

L

WnCI

( 10 )

2

2

)(2

1THGSOXOUT VV

L

WnCI

( 11 )

得到

REFOUT ILW

LWI

1

2

)/(

)/( ( 12 )

此組態的關鍵特性在於其允許精確電流

複製，且排除了製程與溫度的相關性，而IOUT

與IREF的比值將由元件尺寸比所給定，而元件

尺寸比可以被控制在一合理的精確度之內。

如果 IREF 不會隨著 VDD 而改變且 M2 和

M3 之通道長度調變可忽略時，則 ID2和 ID3 與

供應電壓無關。電流源電路，此電路之輸出電

流對 VDD 相當敏感：

1

2

11 /

/

/1 LW

LW

gR

VI

m

DDOUT

( 13 )

VDD

M1 M2

M3M4

NL

W

PL

WK

PL

W

NL

WK

IREF IOUT

VDD

M1 M2

M3M4

NL

W

PL

WK

PL

W

NL

WK

IREF IOUT

Rs

(a)

(b)

圖 9. (a)與供應電源無關之電流的電路 (b)添

加 Rs 定義電流

為了得到一較不敏感的答案，假設電路

必須自行偏壓；亦即，IREF必須由 IOUT推導出，

如圖 9. (a)與供應電源無關之電流的電路 (b)

添加 Rs 定義電流。圖(a)顯示其實現方法，其

中 M3 和 M4 複製 IOUT，故定義 IREF。此概念

在於如果最後 IOUT和 VDD無關時，IREF將複製

出 IOUT。隨著電晶體所選定之尺寸，如果通

道長度調變可忽略時，可獲得 IOUT=KIREF。因

為每個負載二極體的元件將從電流源饋入，故

IOUT 與 IREF 和 VDD之相關性很低。

如圖 9. (a)與供應電源無關之電流的電

路 (b)添加 Rs 定義電流，在圖(a)之 IOUT和 IREF

顯示和 VDD之低相關性，電流的大小將被其他

參數決定。假設 M1-M4 在飽和區內運作且

0 ，則電路將被 REFOUT KII 之方程式

決定，故可以支撐所有的電流位準。為了明

確定義電流，將對電路加入另一個限制，如圖

(b) 所示，因 PMOS 元件大小相同，故

IOUT=IREF，而電阻 Rs 減少了 M2 之電流，將

可寫成 SDGSGS RIVV 221 ，或

SOUTTH

NOXn

OUT

TH

NOXn

OUT

RIVLWC

I

VLWC

I

2

1

)/(

2

)/(

2

( 14 )

忽略基板效應，可得到

SOUT

NOXn

OUT RIKLWC

I

11

)/(

2

( 15 )

因此

2

2

11

1

/

2

KRLWCI

SNOXn

OUT

( 16 )

如預期，電流和供應電壓無關。

疊接電流鏡

目前對於電流鏡之討論忽略了通道長度

調變效應。此效應在複製電流時導致嚴重之

誤差，尤其是利用一最小長度電晶體來將其寬

度和電流源之輸出電容最小化時，可以寫成

)1()(2

11

2

1

1 DSTHGSOXD VVVL

WnCI

( 17 )

)1()(2

12

2

2

2 DSTHGSOXD VVVL

WnCI

( 18 )

因此

1

2

1

2

1

2

1

1

/

/

DS

DS

D

D

V

V

LW

LW

I

I

( 19 )

儘管VDS1=VGS1=VGS2，因為M2饋入之電

路特性，VDS2可能不會等於VGS2。可以使用

疊接電流鏡(Cascode Current Mirror)。電流鏡

主要做改進之方向為高輸出阻抗及高精準

度。疊接除了可以抑制通道長度調變效應

外，本身也是具有高輸出阻抗及高精確值之電

流源，可參考表2-1四種電流鏡之輸出阻抗。

改良型威爾森電流鏡

改良型威爾森電流鏡 (Wilson Current

Mirror)明顯地，在此並沒有如BJT電晶體的β

與轉換比誤差需要降低的問題，因此MOSFET

威爾森電流鏡的優點是在於輪出電阻的改

善，除了可以抑制通道長度調變效應外，本身

也是具有高輸出阻抗及高精確值之電流源。

威德勒電流鏡

我們最後一個電流鏡電路，此電路被稱

為威德勒電流鏡(Widlar current source) 。它

與基本的電流鏡最主要的不同是：有個電阻

存在於M2的射極端，威德勒電流鏡重要的特

性是它的輸出電阻高。其輸出電阻超過基本

電流源的原因是來自射極鈍化電阻Rs。[5]

表 1. 電流鏡之輸出阻抗

輸出阻抗

基本電流鏡 2dsr

疊接電流鏡 )( 424 mdsds grr

威爾森電流鏡

2

114

dsmds

rgr

威德勒電流鏡 2 21ds S mr R g

四、電路模擬結果與討論

基本電流鏡

如圖 10. 基本電流鏡模擬電路所示，電

壓源 3VDC 給一電流源接至 NMOS 的汲極，

在由汲極連接至閘極端，再與另一顆 NMOS

的閘極相連接而組成，圖中電流鏡，由 M1、

M2、R1 及 R2 所組成。圖中 R1 為 NMOS M1

固定電阻，而 R2 為負載。並研究溫度改變與

NMOS 長寛參數對電流鏡輸出電流所產生的

影響。使用 Hspice 軟體進行模擬分析與研

究。[5]

將圖 10. 基本電流鏡模擬電路執行模

擬，可得到電路的電流鏡輸出電流，並改變溫

度及 NMOS 長寛參數，其改變 NMOS 長寛參

數分別 W=1U、5U、10U、15U、20U，而溫

度參數改變分別 0℃、25℃、50℃觀察電流鏡

輸出電流的變化如圖 11. 基本電流鏡模擬

圖，該結果是使用 Hspice 軟體進行模擬分析

與研究。

圖 10. 基本電流鏡模擬電路

圖 11. 基本電流鏡模擬圖

疊接電流鏡

疊接電流鏡(Cascode Current Mirror)，如

圖 12. 疊接電流鏡電路主要做改進之方向為

高輸出阻抗及高精準度，圖中電流鏡，由

M1、M2、M3、M4、R1 及 R2 所組成。圖中

R1 為 NMOS M1 及 M3 固定電阻，而 R2 為負

載。並研究溫度改變與 NMOS 長寛參數對電

流鏡輸出電流所產生的影響，其改變 NMOS

長寛參數分別 W=1U、5U、10U、15U、20U，

而溫度參數改變分別 0℃、25℃、50℃觀察電

流鏡輸出電流的變化如圖 13. 疊接電流鏡模

擬結果。

圖 12. 疊接電流鏡電路

圖 13. 疊接電流鏡模擬結果

改良型威爾森電流鏡

如圖 14. 改良型威爾森電流鏡電路

(Wilson Current Mirror)，明顯地，在此並沒有

如BJT電晶體的β與轉換比誤差需要降低的問

題，因此 MOSFET 威爾森電流鏡的優點是在

於輪出電阻的改善，圖中電流鏡，由 M1、M2、

M3、M4、R1 及 R2 所組成。圖中 R1 為 NMOS

M1及M3固定電阻，而R2為負載。並研究溫

度改變與 NMOS 長寛參數對電流鏡輸出電流

所產生的影響，其改變 NMOS 長寛參數分別

W=1U、5U、10U、15U、20U，而溫度參數改

變分別 0℃、25℃、50℃觀察電流鏡輸出電流

的變化如圖 15. 改良型威爾森電流鏡模擬。

[10][12][13] 該結果是使用 Hspice 軟體進行模

擬分析與研究。

圖 14. 改良型威爾森電流鏡電路

圖 15. 改良型威爾森電流鏡模擬結果

威德勒電流鏡

我們最後一個威德勒電流鏡電路如圖 16. 威

德勒電流鏡模擬電路(Widlar current source)。

它與基本的電流鏡最主要的不同是：有個電

阻存在於M2的射極端，威德勒電流鏡重要的

特性是它的輸出電阻高，輸出電阻超過基本

電流源的原因是來自射極鈍化電阻，圖中 R1

為 NMOS M1 固定電阻，而 R2 為負載，R3

為射極鈍化電阻。並研究溫度改變與 NMOS

長寛參數對電流鏡輸出電流所產生的影響，其

改變 NMOS 長寛參數分別 W=1U、5U、10U、

15U、20U，而溫度參數改變分別 0℃、25℃、

50℃觀察電流鏡輸出電流的變化如圖 17. 威

德勒電流鏡模擬，該結果是使用 Hspice 軟體

進行模擬分析與研究。

圖 16. 威德勒電流鏡模擬電路(Widlar current

source)

五、結論

在於積體電路中，電流鏡可做為一個電

路中的參考電流，然而 MOSFET 的電流鏡普

遍應用在 IC電路上，因為 MOSFET 電流鏡的

主要的優點是可以集中產生穩定的參考電

流，而且無需要在各個放大級中重複製作。

各種積體電路幾乎可以配不同的電流鏡，以適

用於大部份的 IC 電路，而且電流鏡的好處是

電流幾乎不受輸出端電壓變動的影響，即是電

流鏡的主要目的。

本論文中主要為四種電流鏡做為主要的

研究，因為這四種電流鏡主要應用於 IC 電

路，使用 CIC 所提供的 0.35μm 2P4M CMOS

製程做為主要研究，其研究溫度與 NMOS 長

寛參數改變，所產生對電流之影響，可供電路

上實際的運用及參考。

圖 17. 威德勒電流鏡模擬結果

參考文獻

[1] Behzad Razavi,“Design of analog CMOS

integrated circuits”,MCGRAW-HILL,

2001.

[2] 高銘盛, “基礎電子學(第二版)”, 滄海書

局, 民國 97 年。

[3] 林浩雄,曹恆偉,陳建中,郭建宏合譯 “微

電子電路(中) 第五版”, 台北書局, 民

國 94 年。

[4] 作者:Behzad Razavi ,審校:李泰成 “類

比 CMOS 積體電路設計(修訂版)”, 滄

海書局, 民國 89 年。

[5] 蕭培墉, 吳孟賢,“Hspice 積體電路設計

分析與模擬導論(第二版)”,東華書局 ,

民國 98 年。

[6] Phillip E. Allen, Douglas R. Holberg,

“CMOS Analog Circuit Design”,New

York : oxford, 2002.

[7] Sidney Soclof, “Design and Applications

of Analog Integrated Circuits”, Prentice

Hall, 1991.

[8] David A. Johns, Ken Martin,“Analog

integrated circuit design”,John Wiley &

Sons, 1997.

[9] R. Jacob Baker, “CMOS circuit design,

layout, and simulation(second

edition)”,John Wiley & Sons, 2007.

[10] Paul R. Gray, Paul J. Hurst, Stephen H.

Lewis, Robert G. Meyer,“Analysis and

design of analog integrated circuits(fourth

edition)” John Wiley & Sons, 2001.

[11] 林振華, “CMOS 類比電路”, 全華書局,

民國 89 年。

[12] 盧明智, 黃敏祥,“OP Amp 應用+實驗模

擬(含 filter、A/D、D/A、VCO、V/F、

F/V)”, 全華書局, 民國 90 年。

[13] Phillip E. Allen, Douglas R. Holberg,

“CMOS Analog Circuit Design”,New

York : oxford, 2002.