1 Realizzazione schede elettroniche TECNOLOGIA: Schede multistrato e Flip-chip

1

Realizzazione schede elettroniche

TECNOLOGIA: Schede multistrato e Flip-chip

2

Realizzazione schede elettroniche: TECNOLOGIA

Collocazione della realizzazione della scheda nel processo di fabbricazione di un

Sistema a Microprocessore

3


Obiettivo della realizzazione della scheda:

Chip: velocità interne molto alte

↓

Colloquio tra i componenti nella maniera più veloce ed efficace possibile

4


Passi nella realizzazione della scheda:

Packaging componenti

↓

Connessione dei componenti alla scheda

↓

Interconnessione tra i componenti

5


Passi nella realizzazione della scheda:

Multi- layer

2 layer 2 layer

Wire Bonding Flip-Chip Bonding

Tradizionale SMD

COMPONENTE ELETTRONICO

PTH (THT) SMT (Leaded) SMT Grid Array (BGA/CGA)

Package

Connessioni

1 layer 1 layer 2 layer Multi- layer

Multi- layer

1 layer

6


PACKAGING

WIRE BONDING

Collegamento tra pad e pin esterni tramite fili in

oro

- Minore costo

- Maggiori dimensioni

- Minori prestazioni

FLIP-CHIP BONDING

Saldatura diretta tra pad e scheda con sfere di

giunzione

- Maggiore costo

- Minori dimensioni

- Migliori prestazioni

7


PACKAGING

WIRE BONDING FLIP-CHIP BONDING

8


WIRE BONDINGS.M.D.

-Minori dimensioni (1/10)

-Migliori prestazioni

- Costi maggiori

Tecnica di montaggio SMT – Surface Mount Technology (leaded)

TRADIZIONALE

- Maggiori dimensioni

- Peggiori prestazioni

- Costi minori

Tecnica di montaggio PTH – Pin Through Hole

Schede a 1 faccia, a doppia faccia o multistrato

9


Componenti: 1 faccia Componenti: 2 facce

PTH - SMD

10


Schede multi-strato

1.Realizzazione schede a doppia faccia tranne prima e ultima (solo faccia interna):

- substrato isolante (vetronite)

- strato di rame incollato con collante termoadesivo

- serigrafia delle piste di interconnessione

- asportazione chimica materiale in eccesso

11


Schede multi-strato

2. Allineamento e sovrapposizione delle schede (separate da fogli di pre-preg)

3. Pressatura termica del sistema (tempi e temperature predeterminati) → unica scheda

4. Realizzazione facce più esterne

5. Foratura

6. Metallizzazione dei fori (deposizione galvanica)

12


Schede multi-strato

7. Protezione delle zone delle facce esterne non destinate a saldatura (solder resist)

8. Eventuale serigrafia di scritte,disegni,indicazioni

13


FLIP - CHIP

Sfruttamento dell’area sottostante alla superficie attiva del chip

Sfere / colonne in lega Piombo-Stagno

Tecnologia Grid Array

14


FLIP – CHIP: Vantaggi

- Superficie occupata (solamente quella del die)

- Altezza (non ci sono archi di fili in oro, quindi niente resina protettiva di package)

- Peso

- Velocità di comunicazione (lunghezza connessione 0.1 mm rispetto 5 mm SMT, quindi impedenza molto minore)

- Riduzione rumore sulla alimentazione (portata direttamente dentro al chip)

15


FLIP – CHIP: Tecniche di connessione

Ball Grid Array Column Grid Array

16


FLIP – CHIP: Tecniche di connessione

Plastic BGA – PBGA

- Minori costi del materiale

- Minori costi dei processi realizzativi (minori temperature)

- Minore dissipazione calore

Ceramic BGA - CBGA

Ceramic CGA – CCGA

- Minore espansione termica

- Maggiore esperienza e quindi affidabilità

17


FLIP – CHIP: Processi produttivi

18


FLIP – CHIP: Processo produttivo convenzionale

1.Flux Dip, Pick & Place

2.Solder Bump Reflow

3.Deflux

4.Underfill Dispense

5.Underfill Cure

19


FLIP – CHIP: Processo produttivo No Flow Underfill


2.Pick & Place

3.Simultaneous Bump Reflow

& Underfill Curing

4.Underfill Cure (Offline)

20


FLIP – CHIP: Processo produttivo APS Thermal Compression Bonding


2.Simultaneous Pick & Place and

Bump Reflow

3.Underfill Cure (Offline)

21


FLIP – CHIP: Risultato finale

Documents

1 Realizzazione schede elettroniche TECNOLOGIA: Schede multistrato e Flip-chip