17
06/21/22 T. Evartson 1 mkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 1 0 R S S R R S R S S R T S R Qt 0 0 Qt-1 0 1 0 1 0 1 1 1 X Q Q S R R S 1 1 S R Q Q

12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

Embed Size (px)

Citation preview

Page 1: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 1

Enamkasutatavaid järjestikskeeme (Sequential Circuits)Trigerid (Latch, Flip-Flop)

1 0

R S

S RR S

R S

S

R

T

S R

Qt

0 0

Qt-1

0 1

01 0

11 1

X

Q

Q

S R

R S

1

1S

R

Q

Q

Page 2: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 2

&

&S

R

Q

Q

S R

Qt

0 0

X0 1

11 0

01 1

Qt-1

Page 3: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 3

Clk

Clk

0

1

0

1

EsifrontPositive edge, Rising edge

EsifrontPositive edge, Rising edge

TagafrontNegative edge, Falling edge

Periood T Period T

Periood T Period T

Taktsignaaali sagedus = 1/TClock frequency

Pulse width

Taktsignaal

Page 4: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 4

S R c Qt

x x 0 Q t-10 0 1 Q t-1

0 1 1 01 0 1 11 1 1 -

D c Qt

x x Qt-1

0 0

1 1

QS

R

T

QC

TD

C

Q

Q

Sünkroonne D triger

&

&

&S

R

Q

Q

S R C Qt

X X 0 Qt-1

0 0 1 Qt-1

0 1 1 01 0 1 11 1 1 -

&

S

R

C

Sünkroonne SR triger

Page 5: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 5

1 0

QS

R

T

D

D

D

D

1

D

Q

TD

C

Q

Q

CC

D C Qt

X 0 Qt-1

0 1 01 1 1

Ptentsiaaliga sünkroniseeritav D triger D Latch

Page 6: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 6

1 &a b

de

d

e

b

a

1 &

D

C

TD

C

Q

Q

Frondiga sünkroniseeritav D-triger Edge trigered D Flip-Flop

D c Qt

x x Qt-1

0 0

1 1

QS

R

T

1

QCC

Page 7: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 7

J K c Qt

x x x Qt-1

0 0 Qt-1

0 1 0

1 0 1

1 1 Qt-1

T c Qt

x x Qt-1

0 Qt-1

1 Qt-1

MS-triger

T-triger

JK-triger

TTJ

K

C

Q

Q

TTT

C

Q

Q

Qm

S

R

T

Qm

C

QS

S

R

T

QSC

Ss

Rs

1

S Sm

R Rm

Q

Q

C

CsCm

Page 8: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 8

TT

J

K

C

Q

Q

S R J K C Qt

0 0 - - - -0 1 - - - 11 0 - - - 01 1 0 0 Qt-1

1 1 0 1 01 1 1 0 11 1 1 1 Qt-1

S

R

TT

T

C

Q

Q

T C Qt

- - 00 Qt-1

1 Qt-1

R

R100

Page 9: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 9

Page 10: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 10

d 0

d 1

d n-1

c

q 0

q 1

RG

q n-1

Registrid (Registers)

TT

C D

TT

C D

TT

C D

TT

C D

q0

C d0d1d2d3

q1q2q3

R

Page 11: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 11

Nihkeregister

q 3 q 2 q 1 q 0

LI ROq 3 q 2 q 1 q 0

LO RIq 3 q 2 q 1 q 0

TT

cS

R

TT

cS

R

TT

cS

R

TT

cS

R

q3 q2 q1 q0

1

LI

C

Page 12: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

D

C

Q D

C

Q D

C

Q D

C

Q D

C

Q D

C

Q. . . . . .

Pralleelkujult järjestikkujule teisendus

Järjestikkujult paralleelkujuleteisendus

Infojärjestik-kujul qn-1 qn-2 q0

Info paralleelkujul

C

Info kantakse läbi paralleellaadimisesisendite kaudu nihkeregistrisse

Info paralleelkujul

Page 13: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 13

Page 14: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 14

Page 15: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 15

Page 16: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 16

Paralleel laadimiseta

CTC

E

q1

q2

q0

000

001

010

011

100

101

110

111

RG

d 0

d 1

d n-1

c

q 0

q 1

q n-1

Paraleellaadimisega

PL

if PL=1 then {D}=>{Q} else count

Loendur (Counter)

Page 17: 12/21/2015T. Evartson1 Enamkasutatavaid järjestikskeeme (Sequential Circuits) Trigerid (Latch, Flip-Flop) 10 R S S R R S S R T SRQ t 00Q t-1 010 101 11X

04/21/23 T. Evartson 17

C

q3

q2

q1

q0

t1 t1 t1 t1

C

0 1 0 1 0 1 0 1 0 1

0 0 1 1 0 0 1 1 0 0

0 00000 1111

0000 0000 11

q1

q4

q3

q2