2 PIK (CMOS proces)leda.elfak.ni.ac.rs/education/PEK_stari/literatura... · 2007. 12. 25. · 36 2.2 Submikronski CMOS proces Sa druge strane, dimenzije veza su skaliranjem smanjene,

4

Projektovanje integrisanih kola

Sadržaj:I. Uvod - sistem projektovanja

II. Analiza kola primenom računara

III. Optimizacija el. kola

IV. Logička simulacija

LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

Sadržaj:I. Uvod

II. CMOS Proces

III. Potpuno projektovanje po narudžbini

IV. Delimično projektovanje po narudžbini

5

2. CMOS proces

Sadržaj:2. 1 Osnovni CMOS proces2.2 Submikronski CMOS proces2.3 Pravila projektovanja2.4 Provera pravila projektovanja2.5 Ekstrakcija električne šeme


6

2.1 Osnovni CMOS proces

Pod n-well tehnologijom podrazumeva se proceskoji se izvodi na supstratu p-tipa.


7


Da bi se u njemu formirao pMOStranzistor, neophodno je da se u supstrat ugradi oblast n-tipa.


8


U tu svrhu, difuzijom ili jonskom implantacijom„napada“ se osnova donorskim primesamasve dok se ne promeni tip poluprovodnika.


9


Kao rezultat nastaje struktura koja liči najamu n-tipa u osnovi p-tipa. Odatle i originalni naziv n-well.


10


Primer invertor


11


Primer invertor


12



13



14



15



16



17



18



19



20



21



22



23



24



25



26



27



28



29

2. CMOS proces

Sadržaj:

2. 1 Osnovni CMOS proces2.2 Submikronski CMOS proces2.3 Pravila projektovanja2.4 Provera pravila projektovanja2.5 Ekstrakcija električne šeme


30

2.2 Submikronski CMOS proces

Savremeni tehnološki procesi komplikovanijisu od opisanog utoliko što se koristemnogo složeniji profili dopiranja kako bi se obezbedila

• bolja izolacija, • bolje karakteristike kratkokanalnih

tranzistora i• bolje povezivanje.


31


Za bolju izolaciju između tranzistorakoriste se postupci sa dvostrukim ilitrostrukim wellom.


struktura invertora sa trostrukim wellom.

32


Da bi se smanjilo električno polje na drejnu(napon je na njemu najveći), koristi se struktura sa slabo dopiranim drejnom

(LDD - Light Doped Drain).


33

2.2 Submikronski CMOS procesDa bi se povećala provodnost gejta od

polisilicijuma (često se naziva poligejt) i površine sorsa i drejna, koristi se silicidni(silicide) sloj koji ima smanjenu otpornost.


34

2.2 Submikronski CMOS procesChemical Mechanical Polishing dielektrik

primenjuje se kod CMOS procesa kojikoriste više metalnih slojeva jer fizički štite, daju čvrstinu i međusobno izoluju metalneveze u višim slojevima.


35


Kod VLSI kola posebno je izražen problem veza.

Broj tranzistora na čipu je porastao, tako da su veze postale sve duže (u odnosu na tranzistore).


36

2.2 Submikronski CMOS procesSa druge strane, dimenzije

veza su skaliranjem smanjene, tako da im je otpornost, a time i kašnjnje duž veza poraslo.

Pored toga, i potrošnja je porasla pa i dovođenje napajanja zahteva veze drugačijeg profila.


37

2.2 Submikronski CMOS procesSavremeni tehnološki procesi dimenzija ispod

0.35µm razlikuju se od osnovnog CMOS procesa u četiri važna detalja jer koriste:

1. plitku ukopanu izolaciju između tranzistora (STI, Shallow Trench Isolation)

2. dopirane poligejtove (n+ poli za nMOS i p+ poli za pMOS)

3. LDD za redukovanje efekata kratkih kanala 4. silicid, odnosno salicid za smanjenje

parazitnih otpornosti LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

38



Zaštite se oblasti u kojima će se formirati tranzistori - Aktiv

39



40



41



42

2. CMOS proces

Sadržaj:

2. 1 Osnovni CMOS proces2.2 Submikronski CMOS proces2.3 Pravila projektovanja (skripta)2.4 Provera pravila projektovanja


43

2. CMOS proces

Pitanja za proveru znanja:

Elementarno:1. Osnovni CMOS proces (skicirati poprečni presek invertora)

Obavezna1. Navesti bar dve od četiri osnovne modifikacije po kojima se

submikronski CMOS proces razlikuje od osnovnog CMOS procesa.2. Za koju se fizičku dimenziju CMOS procesa vezuje parametar

lambda? (prema Lambda pravilima projektovanja)


44

2. CMOS proces

Pitanja za proveru znanja:1. Osnovni CMOS proces (redosled maski za fabrikaciju)2. Šta se postiže primenom višestrukog well-a u CMOS procesu?3. Šta se postiže primenom strukture sa slabo dopiranim drejnom (LDD) u

submikronskom CMOS procesu?4. Šta se definiše maskom koja se zove Aktiv (Active)5. Šta se definiše maskama koje u nazivu sadrže reč Via?6. Navesti bar 3 pravila projektovanja (Odgovor ilustrovati primerima).


45

2. CMOS proces

Sledećeg časa:

1. Uvod2. CMOS proces3. Potpuno projektovanje po narudžbini4. Delimično projektovanje po narudžbini


Documents

2 PIK (CMOS proces)leda.elfak.ni.ac.rs/education/PEK_stari/literatura... · 2007. 12. 25. · 36 2.2 Submikronski CMOS proces Sa druge strane, dimenzije veza su skaliranjem smanjene,