- 0 -

2009 年 12 月 暫定版2010 年 1 月 改訂

2010 年 11 月 再改訂

ハードウエア実験Ⅱ

論理回路編

資料取り纏め 情報ｻｲｴﾝｽ学科（千葉） 藤村貞夫 2010 年 11 月改定 小林郁夫

目次

０．実験の構成 ．．．1 １．入出力回路 ．．．2 ２．基本ゲート回路と NAND ゲート ．．．3 ３．論理回路の設計と作成 ．．．6 ４．加減算回路 ．．．7

５．７セグメント LED ．．．9 ６．付録

付 1. 加法標準形論理式と簡単化 ．．．10 付 2. 加算のみによる２進数の加減算 ．．．10 付 3. IC ピン接続図 ．．．11

このテキストは，ハードウエア実験を実施するための基礎的事項や，

実験手順などを示したものである．要点のみを記述してあるので，必要に

応じて参考書を調べるなどして，よく予習しておくこと．それでも不明な

点はメモしておいて質問し，十分に理解した上で実験に臨むように．

実験では，出席が必須である．出席して実際に装置などを操作しデータを得る

こと出発点である．病気など止むを得ない理由で欠席する場合には，できる

だけ事前に，そうでなくても，事後直ちに，担当教員に報告すること［教務係

にも届ける］．連絡のない場合には補充実験の実施を認めない．

- 1 -

０．論理回路実験の構成

１．入出力（２値）回路 作成と動作確認

1.1 入力スイッチ回路：Bit Pattern Generator ［4 ビット×２］ 1.2 （入出力信号）確認回路：Logic Checker ［10 個］

２．ゲート回路の動作確認（＝Logic Checker で真理値表作成）

2.1 基本ゲート回路の動作確認 AND，OR，NOT，NAND，EXOR

2.2 NAND ゲートを用いた基本ゲート回路実現 AND，OR，NOT 回路を作成し，動作確認

３．論理回路の設計と作成，動作確認

真理値表 → 論理式で記述 → 簡単化（カルノー図） → 回路設計 → 回路作成 → 動作確認（真理値表作成）

４．加算器を用いた加減算回路の作成と動作確認 加算器と EXOR(Exclusive OR)，スイッチを用いて実現

減算：引く数を２の補数表現し，加算で実現 注意：２進数：必ず，符号ビットを付けて表現すること

５．７Segment LED による数字の表示 74 系 IC である 7447(74247; 7Segment Decoder)を用いて、数値表示

引用・参考文献：大石和男「実験で学ぶディジタル回路」（コロナ社 1997）

- 2 -

１．入出力（２値）回路作成

1.1 入力スイッチ回路（４回路×２） 図 1.1 と実体配線図 参照 ビットパターン発生回路（Bit Pattern Generator） 部品：ディップスイッチ（２個），集合抵抗 330Ω（２個）

本実験では，４回路のディップスイッチと 330 Ωの集合抵抗を組み合わせた回路

を作って使用する．集合抵抗では，□の印が共通端子を示しており，これを VCCに接続する．この回路の出力［他の回路への入力］はスイッチが Off のとき H（論

理の "1"），On のとき L（ "0"）となることに注意！論理回路などへの入力信号が "1"か "0"かは，スイッチの on，off で決定するので

はなく，以下のロジックチェッカの LED（点灯，消灯）で確認すること．

1.2 入，出力信号確認回路（10 回路） ロジックチェッカ（Logic Checker）［簡易型］ （［トランジスタ型］も参照） 部品：LED(Light Emitting Diode 発光ダイオード)（10 個）

抵抗 330Ω（10 個）回路動作の確認は，論理状態を LED を用いて可視化することで実施する．ロジックチェ

ッカ（図 1.2）では，この回路への入力が H（論理の "1"）なら LED が点灯し，L（ "0"）

なら消灯のままとなる．LED の足は，新品の場合，長い方がアノードで，電流はアノードからもう一方の足（カソード）に流れる．新品でない場合は，電圧を加え，動作を見て確

認する．

- 3 -

２．ゲート回路の動作確認

2.1 基本ゲート回路の動作確認（＝真理値表を作成）

AND(74Hc08)，OR(74HC32)，NOT(74HC04)，NAND(74HC00)，EXOR(74HC86)基本ゲート回路のそれぞれについて，入力スイッチ回路からの信号を入力し，入

力と出力をロジックチェッカで確認する．レポートには実体配線図も添付。

すべての入力の組み合わせについて出力を求め，実験的に真理値表を作成する． 例として，NOT 回路，NAND 回路について示す．

ＮＯＴ回路 １入力 １出力 入力スイッチ回路から入力 ロジックチェッカで確認

出力：ロジックチェッカで確認 ロジックチェッカの 点灯[1]，消灯[0] で真理値表を作成

入力（A） 出力（A）

消灯 [0] 点灯 [1]

点灯 [1] 消灯 [0]

ＮＡＮＤ回路 ２入力 １出力 入力スイッチ回路から入力 ロジックチェッカで確認

出力：ロジックチェッカで確認 ロジックチェッカの 点灯[1]，消灯[0] で真理値表作成

入力 出力

A B A・B 消灯 [0] 消灯 [0] 点灯 [1]

消灯 [0] 点灯 [1] 点灯 [1]

点灯 [1] 消灯 [0] 点灯 [1]

点灯 [1] 点灯 [1] 消灯 [0]

2.2 NAND ゲート(74HC00）を用いた基本ゲート回路実現NAND ゲートを用いて AND，OR，NOT の基本ゲート回路を設計，作成し，動作

を確認する（＝真理値表を作成）．レポートには実体配線図も添付．

作成した回路に，入力スイッチ回路からの信号を入力，入力と出力をﾛｼﾞｯｸﾁｪｯｶ

で確認する．動作確認は，上と同様，LED の点灯，消灯で真理値表を作成すること

で実施する．

- 4 -

完 全 系 と基 本 ゲート

- 5 -

- 6 -

３．組合せ論理回路

真理値表が与えられる場合はこれから加法標準形の論理式を導いた後，また，論理式が

与えられる場合にはこれから直接，カルノー図を描いて論理式の簡単化を実行する．

簡単化された論理式を表す論理回路を，IC を用いて制作し，その動作を確認する．すべての組合せの入力を，入力スイッチ回路から入力し，入出力をロジックチェッカで確認し

て真理値表を作成する．元々の真理値表と一致することを確かめる．論理式が与えられて

いる場合には，論理式から真理値表を作成して，作成した回路で得た真理値表と一致する

ことを確かめる．

論理 IC としては， 74HC04(NOT)， 74HC08(2 入力 AND)， 74HC21(4 入力 AND)，

74HC32(OR)を使用する．なお，4 入力 AND で不要な入力には High（ "1" 5 V)を接続し，一方，OR で片方の入力が不要なら Low（ "0" GND)に接続する．

a) b) c)

d) e) f) DCBDCADBAX ⋅⋅+⋅⋅+⋅⋅=

- 7 -

本実験に際しては、ブレッド上に予め以下の図の配線をしておくと便利である。

Ａ，Ｂ，Ｃ，Ｄはスイッチ回路に、 X はロジックチェッカに接続する。

４．加減算回路

２進数の加減算を加算回路で実現する．減算には引く数の "２の補数表現 "を用いる．

このとき，２進数表現の 上位ビットには，必ず，符号ビットを付け加える．

加減算

減算を加算で実行する際には，引く数（２進数）を２の補数表現で表して 加算する． ２進数表現から，２の補数表現への変換法

① 進数表現の 0 と 1 を反転し，② 下位のビットに 1 を加える． 例 上位ビットが符号ビットで，0 なら正の数，1 なら負の数（２の補数表現）を表す．

5 (0101) 5 0101 2 0010 +) 2 (0010) －) 2 +) 1110 －) 5 +) 1011

7(0111) 3 10011[3] -3 1101→ 0011 [3]

正の数 正の数 負の数 2 進数に変換 (2 の補数表現)

２の補数表現から２進数表現への変換法

① 0 と 1 を反転し，② 下位のビットに 1 を加える．

- 8 -

回路での実現 ［次ページの図を参照］

1. 加算の場合は，スイッチを ON とし，加える数をそのまま加算器の入力とする．

2. 減算の場合には，引く数の２の補数表現を加算器の入力とする． ２の補数表現を得るには，スイッチを OFF にすることで，

① EXOR への入力 S がすべて 1 となり， 引く数を構成する入力ビットの 1 と 0 が反転する

② C０（下の桁からの桁上がり）に 1 が入力され，

下位ビットに 1 が加わる ことで実現できる．

加減算回路 加算器 74HC283 をスイッチで切替えて減算を実現出力と， EXOR を通した入力ならびに C０ の，計 10 個の信号をロジックチェッカで確認する

- 9 -

５．７セグメント LED ７セグメント LED は、７本のエレメントの組み合わせで「数字」を表示する LED

である

７セグメント LED への７本の信号は、デコーダ IC（ 7447,74247）を用いて４桁の

バイナリデータから作成することができる。

スイッチからの信号をデコーダ IC の４ビット入力に接続し、デコーダ IC の出力

を７セグメント LED に接続することにより、 SW の切り替えにより０～９の数値を

出力せよ。

報告では、配置図を添付すること。

７セグメント LED のどの信号ピンがエレメント a～ g のどれにあたるかは、各自

１本ずつ LED を点灯させて確認すること。

BCD-7セグメントデコーダ

ab

cd

e

f g

a,b,c,d,e,f

b,c

a,b,d,e,g

a,b,c,d,g

b,c,f,g

a,c,d,f,g

a,c,d,e,f

a,b,c

a,b,c,d,e,f,g

a,b,c,d,f,g

アノードコモン型

カソードコモン型

カソードコモン型ではセグメント入力に“1”を入れると発光。

アノードコモン型では“0”とすると発光。

- 10 -

６ 付録

付 1.. 加法標準形論理式と簡単化（宿題 出題：2 週目 提出：3 週目 開始前）組合せ回路のテキスト中の a)～ e) のうち，学籍番号奇数番の者は a), c), e)

について，偶数番の者は b), d), e) について，真理値表は加法標準形論理式で表し，論理式 [ e)] は真理値表に直せ．さらに，それぞれをカルノー図に表し，論理式を簡単化した上，ゲート回路の記号を用いて論理回路を示せ．

付 2. 加算器を用いる２進数の加減算（宿題 出題：3 週目 提出：4 週目 開始前）以下に示す 10 進数同士の加減算を，２進数の加算を用いて実行せよ．２進数表示には， 上位ビットに，必ず符号ビットをつけること．

（符号ビットが 0 なら正の数，1 なら負の数）

A 2 の補数表現への変換：１と０を反転し， 下位のビットに１を加える

B ２の補数表現から もとの２進数への変換： 上と全く同じ

10 進数 2 進数(4 bit) 10 進数 ４ +) ２ +)

→

10 進数 2 進数(4 bit) 10 進数 ４ －) ２ +) （2 の補数表現）

→

10 進数 2 進数(4 bit) 10 進数 ２ －) ４ +) （2 の補数表現）

→ 符号に注意 符号ビット 1 なら 2 の補数表現を意味する → ２進数表現への変換を要する

- 11 -

付 3.. ＩＣピン接続図 Top View（上から見た図）

- 12 -

- 13 -

- 14 -

論理回路の設計と制作 －宿題解答－

_ _ _ a) X ＝A B C ＋ A B C _ _ _ _ _ b) X ＝ A B C D ＋ A B C D ＋ A B C D _ _ _ ＝ A B C D ＋ A C D _ _ _ _ _ _ _ _ _ _ _

c) X ＝ A B C D ＋ A B C D ＋ A B C D ＋ A B C D ＋ A B C D _ _ _ _ _ ＝ A C D ＋ A B D ＋ A C D _ _ _ ＝ C D ＋ A B D _ _ _ _ _ _ _ _ _ _ _ _ _ _

d) X ＝ A B C D ＋ A B C D ＋ A B C D ＋ A B C D ＋ A B C D ＋ A B C D

＋ A B C D _ _ _ _ _ ＝ A B D ＋ A B D ＋ A C D ＋ A B C _ _ ＝ B D ＋ A C (B ＋ D) _ _ _ _ ＝ (B D ＋ B ＋ D)(B D ＋ AC) _ _ ＝ B D ＋ A C _ _ e) X ＝ A B D ＋ A C D ＋ B C D _ _ ＝ A (B ＋ C) D ＋ B C D _ _ ＝ [A (B ＋ C) ＋ B C] D _ _ _ _ ＝ [(B C ＋ A)(B C ＋ B ＋ C)] D ＝ A D ＋ B C D ∵） _ _ _ _ _ B C ＋ B ＋ C ＝ (B+B+C)(C+B+C)＝ 1

b)

AB CD

００

０１

１１

１０

００

０

０

０

０

０１

０

１

０

０

１１

０

０

０

０

１０

０

０

１

１

_ _ _ X ＝ A B C D ＋ A C D

- 15 -

c)

ABCD

００

０１

１１

１０

００

０

１

０

０

０１

０

０

０

０

１１

０

０

０

０

１０

１

１

１

１

_ _ _ X ＝ A B D ＋ C Dd)

AC

BD

００

０１

１１

１０

００

１

１

１

１

０１

０

０

１

０

１１

０

０

１

０

１０

０

０

１

０

_ _ X ＝ A C ＋ B D

- 16 -

e)

AD

BC

００

０１

１１

１０

真理値表

A

B

C

D

X

００

０

０

１

０

0 0 0

0 0

0 0

0 1 1

1 1

1 1 1

1

0 0 0

0 1

1 1

1 0 0

0 0

1 1 1

1

0 0 1

1 0

0 1

1 0 0

1 1

0 0 1

1

0 1 0

1 0

1 0

1 0 1

0 1

0 1 0

1

0 0 0

0 0

1 0

0 0 1

0 1

0 1 0

1

０１

０

０

１

０

１１

０

０

１

０

１０

０

１

１

０

_

X ＝ A D ＋ B C D

- 17 -

加減算 －宿題解答－

10 進数 2 進数(4 bit) 10 進数 ４ ０１００ +) ２ +) ００１０

０１１０ → ６

10 進数 2 進数(4 bit) 10 進数 ４ ０１００ －) ２ +) １１１０ （2 の補数表現）

１００１０ → ２

10 進数 2 進数(4 bit) 10 進数 ２ ００１０ －) ４ +) １１００ （2 の補数表現）

１１１０ → 符号に注意 負の数 符号ビット １ なら 補数表現 ［上記 B］ ００１０ → ２ 結局 －２