2.0A 以上パワーMOSFET 内蔵 · パルススキップ制御方式と同期整流回路にて高効率化を実現します。 ... uvlo 検出電圧 vuvlo1 3.6 3.8 4.0 v vcc=5v→0v

1/13 www.rohm.com 2009.05 - Rev.A

© 2009 ROHM Co., Ltd. All rights reserved.

1chip FET 内蔵タイプスイッチングレギュレータ

出力 2.0A 以上高効率降圧スイッチングレギュレータパワーMOSFET 内蔵

BD9111NV 概要

ロームの高効率降圧スイッチングレギュレータ BD9111NV は 5V の電源ラインから 3.3V の低電圧を作る電源です。独自のパルススキップ制御方式と同期整流回路にて高効率化を実現します。カレントモード制御方式を採用しており、負荷急変における高速過渡応答を実現しています。

特長

1) カレントモード PWM 制御方式により高速過渡応答実現 2) 同期整流内蔵(Nch/Pch FET)、SLLMTM(Simple Light Load Mode)により全負荷領域高効率 3) ソフトスタート機能内蔵 4) 温度・UVLO 保護機能内蔵 5) タイマーラッチ式ショート保護機能内蔵 6) シャットダウン機能内蔵 Icc=0μA(Typ.) 7) 高放熱面実装パッケージ採用 SON008V5060

用途

DSP、マイコンや ASIC などの LSI 用電源

絶対最大定格（Ta=25）

項目記号定格単位

VCC 電圧 VCC -0.3～+7*1 V

PVCC 電圧 PVCC -0.3～+7*1 V

EN 電圧 VEN -0.3～+7 V

SW,ITH 電圧 VSW,VITH -0.3～+7 V

許容損失 1 Pd1 900*2 mW

許容損失 2 Pd2 3900*3 mW

動作温度範囲 Topr -25～+105

保存温度範囲 Tstg -55～+150

最高接合部温度 Tjmax +150 *1 ただし、Pd を超えないこと。 *2 Ta=25以上で使用する場合は、1につき 7.2mW を減じる。(70mm×70mm×1.6mm ガラスエポキシ基板(銅箔密度 3%)実装時) *3 Ta=25以上で使用する場合は、1につき 31.2mW を減じる。(JESD51-7 準拠基板実装時)

動作条件(Ta=-25～+105)

項目記号規格値

単位最小標準最大

VCC 電圧 VCC*4 4.5 5.0 5.5 V

PVCC 電圧 PVCC*4 4.5 5.0 5.5 V

EN 電圧 VEN 0 - VCC V

SW 端子平均出力電流 Isw*4 - - 2.0 A *4 ただし、Pd を超えないこと。

No.09027JAT32

BD9111NV Technical Note



電気的特性 (特に指定のない限り Ta=25, VCC=PVCC=5V, EN=VCC, )

項目記号規格値

単位条件最小標準最大

スタンバイ時回路電流 ISTB - 0 10 μA EN=GND

アクティブ時回路電流 ICC - 250 450 μA

EN Low 電圧 VENL - GND 0.8 V スタンバイ時

EN High 電圧 VENH 2.0 VCC - V アクティブ時

EN 流入電流 IEN - 1 10 μA VEN=5V

動作周波数 FOSC 0.8 1 1.2 MHz

Pch FET ON 抵抗 RONP - 200 320 mΩ PVCC=5V

Nch FET ON 抵抗 RONN - 150 270 mΩ PVCC=5V

出力電圧 VOUT 3.25 3.3 3.35 V

ITH シンク電流 ITHSI 10 20 - μA VOUT=3.6V

ITH ソース電流 ITHSO 10 20 - μA VOUT=3.0V

UVLO 検出電圧 VUVLO1 3.6 3.8 4.0 V VCC=5V→0V

UVLO 解除電圧 VUVLO2 3.65 3.9 4.2 V VCC=0V→5V

ソフトスタート時間 TSS 0.5 1 2 ms

タイマーラッチ時間 TLATCH 1 2 3 ms SCP/TSD 動作時

出力短絡検出電圧 VSCP - 1.65 2.31 V VOUT=3.3→0V

ブロック図

Fig.1 BD9111NV ブロック図

Output

5.0V Input

PVCC

PGND

SW

GND

Gm Amp. 2.2μH

VCC

R

S

Q

OSC

UVLO

TSD

22μF

VCC

VCC

CLK SLOPE

EN

Current Comp

22μF

8

7

2

6

5

4

Soft Start

CurrentSense/Protect

+

DriverLogic

VREF

ITHVOUT

RITH CITH

3

SCP

1




端子配置

Fig.2 BD9111NV 端子配置図(TOP View)

端子機能

端子 No. 端子名端子機能

1 VOUT 出力電圧端子

2 VCC VCC 電源入力端子

3 ITH GmAmp 出力/位相補償コンデンサ接続端子

4 GND GND 端子

5 PGND Nch FET ソース端子

6 SW Pch/Nch FET ドレイン出力端子

7 PVCC Pch FET ソース端子

8 EN イネーブル端子(High アクティブ)

参考データ

0.0

0.5

1.0

1.5

2.0

0 1 2 3 4 5

EN VOLTAGE:VEN[V]

OU

TP

UT

VO

LT

AG

E:V

OU

T[V

]

3.25

3.26

3.27

3.28

3.29

3.30

3.31

3.32

3.33

3.34

3.35

-25 0 25 50 75 100

TEMPERATURE:Ta[]

OU

TP

UT

VO

LTA

GE

:VO

UT

[V]

0.80

0.85

0.90

0.95

1.00

1.05

1.10

1.15

1.20

-25 0 25 50 75 100

TEMPERATURE:Ta[]

FR

EQ

UE

NC

Y:F

OS

C[M

Hz]

Fig.8 温度-動作周波数

0

10

20

30

40

50

60

70

80

90

100

1 10 100 1000 10000OUTPUT CURRENT:IOUT[mA]

EF

FIC

IEN

CY

: η[%

]

Fig.7 効率

VCC=5V Io=0A

VCC=5V

Fig. 6 温度-出力電圧

VCC=5VTa=25

VOUT 1

VCC 2

ITH 3

GND 4

8 EN

7 PVCC

6 SW

5 PGND

TOP View

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

4.5

5.0

0 1 2 3 4 5INPUT VOLTAGE:VCC[V]

OU

TP

UT

VO

LTA

GE

:VO

UT

[V]

Fig.3 電源電圧-出力電圧

0.0

1.0

2.0

3.0

4.0

5.0

0 1 2 3 4 5 OUTPUT CURRENT:IOUT[A]

OU

TP

UT

VO

LTA

GE

:VO

UT

[V]

Fig.5 負荷電流-出力電圧

Ta=25 Io=2A

VCC=5V Ta=25

VCC=5VTa=25Io=0A

Fig.4 EN 電圧-出力電圧




参考データ(続き)

0.8

0.9

1

1.1

1.2

2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5INPUT VOLTAGE:VCC[V]

FR

EQ

UE

NC

Y:F

OS

C[M

Hz]

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

-25 0 25 50 75 100

TEMPERATURE:Ta[]

EN

VO

LTA

GE

:VE

N[V

]

Fig.10 温度-EN スレッショルド電圧

0

50

100

150

200

250

300

350

400

-25 0 25 50 75 100TEMPERATURE:Ta[]

CIR

CU

IT C

UR

RE

NT

:IC

C[ μ

A]

Fig.11 温度－アクティブ時回路電流

VCC=5V VCC=5V

VOUT

IOUT

VOUT

IOUT

VCC=5VTa=25

Fig. 16 負荷応答 Io=1A→2A(10μs)

VCC=5V Ta=25

Fig.17 負荷応答 Io=2A→1A(10μs)

SW

VOUT

VCC=5VTa=25

【SLLMTM制御】

SW

VOUT

Fig.15 SW 波形 Io=200mA

VCC=5V Ta=25

【PWM 制御】

Ta=25

Fig.12 電源電圧-動作周波数

VCC=5VTa=25

Io=0A

VOUT

VCC=PVCC

=EN

Fig.13 ソフトスタート波形 Fig.14 SW 波形 Io=10mA

100mV

110mV

1msec

0.00

0.05

0.10

0.15

0.20

0.25

0.30

0.35

0.40

-25 0 25 50 75 100TEMPERATURE:Ta[]

ON

RE

SIS

TA

NC

E:R

ON

[Ω]

PMOS

NMOS

VCC=5V

Fig.9 温度-NMOS・PMOS FET ON 抵抗




お客様への提案

メリット 1：カレントモード制御方式により、高速過渡応答を実現します。

負荷急変による出力電圧ドロップが大幅に減少

Fig.18 過渡応答比較

メリット 2：BD9111NV は全負荷領域で高効率を実現します。

・軽負荷時軽負荷時はカレントモード SLLMTM(Simple Lifgt Load Mode)制御を採用、これにより軽負荷時に効率を低下させる原因となるスイッチング損失(PSW)、ゲート充放電損失(PGATE)、コンデンサの ESR 損失(PESR)、ON 抵抗損失(PRON)を低減

軽負荷時の効率改善を実現

・重負荷時 BD9111NV は同期整流方式を採用。また Power Tr に低 ON 抵抗の Power MOS FET を内蔵

Pch MOS FET ON 抵抗：200mΩ(Typ.)

Nch MOS FET ON 抵抗：160mΩ(Typ.)

重負荷時の効率改善を実現

軽負荷時、重負荷時それぞれの効率を改善し、全負荷領域で高効率を実現します。

メリット 3：・アプリケーションの小型化

実装面積を削減することができます。

Fig.20 アプリケーション実装例

・カレントモード制御によりセラミックコンデンサ CO=22μF 使用可能

・動作周波数 1MHｚにより L=2.2μH

Fig.19 効率特性

VOUT

IOUT

VOUT

IOUT

160mV 100mV

従来品(負荷応答 IO=0.1A→0.6A) BD9111NV(負荷応答 IO=1A→2A)

0.001 0.01 0.1 1 0

50

100

①

②

PWM

SLLMTM

①SLLM 制御による改善

②同期整流方式による改善

Effi

cien

cy η

[%]

Output current Io[A]

DC/DC Convertor

RITH

L

Co

VOUT

CITH

VCC

Cin

10mm

15mm

RITH

CITH

CIN

CO

L




動作説明 BD9111NV はカレントモード PWM 制御方式により高速過渡応答を実現した、降圧型同期整流スイッチングレギュレータです。重負荷状態では Pulse Width Modulation(PWM)モードでスイッチング動作し、負荷が軽い時は効率を向上させるようにSLLMTM(Simple Light Load Mode)制御を行っています。

同期整流従来の DC/DC コンバータ IC より外付け整流素子分の消費電力を減らすことがき、P.N 貫通防止機能によって動作時の貫通電流を抑えることにより、セットの消費電力を低減します。

カレントモード PWM 制御電圧帰還にコイル電流を帰還するループを追加して PWM 制御信号を合成しています。・PWM(Pulse Width Modulation)制御

PWM 発振周波数は 1MHz です。OSC から出力される SET 信号で Pch MOS FET がターン・オン(Nch MOS FET はターン・オフ)し、コイル電流 IL が増加します。電流検出比較器(Current Comp)で、電流帰還制御信号(SENSE=IL の変換電圧)が電圧帰還制御信号(FB)と一致すると RESET 信号を出力し、固定周期の残りの期間ターン・オフ(Nch MOS FETはターン・オン)します。PWM 制御はこれを繰り返します。

・SLLMTM(Simple Light Load Mode)制御重負荷の PWM から軽負荷に入る、または軽負荷から重負荷に入る時に通常の PWM 制御ループで動作させたままスイッチングパルスを OFF させるため、軽負荷重負荷の切換などによる電圧ドロップや過渡応答性を劣化させることなくリニアに動作させることができます。 OSCのSET信号とCurrent Comp出力のRESET信号でPWM制御ループ動作はしますが、軽負荷状態になるとRESET信号が出力し続けるシステムになっており、スイッチングを OFF させるため、スイッチングパルスが間引かれる制御となります。スイッチングを間欠動作させることによりスイッチングロスを軽減し、効率を向上させることができます。

Fig.21 カレントモード PWM 制御ブロック図

OSC

Level Shift

DriverLogic

R Q

S

IL

SW

ITH

Current Comp

Gm Amp. SET

RESET

FB

Load

SENSE

VOUT

VOUT

Fig.22 PWM スイッチングタイミングチャート Fig.23 SLLMTMスイッチングタイミングチャート

CurrentComp

SET

RESET

SW

VOUT

PVCC

GND

GND

GND

IL(AVE)

VOUT(AVE)

SENSE

FB

CurrentComp

SET

RESET

SW

VOUT

PVCC

GND

GND

GND

0A

VOUT(AVE)

SENSE

FB

IL

スイッチングなし

IL




各ブロック動作説明・ソフトスタート機能

EN 端子を High にすると、ソフトスタート機能が働き起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がりますので、出力電圧のオーバーシュートや突入電流を防ぐことができます。

・シャットダウン機能

EN 端子を Low にするとスタンバイモードとなり、基準電圧・内部発振器・ドライバなど全ての機能ブロックを OFF 状態とします。スタンバイ時の回路電流は 0μA(Typ.)です。

・UVLO 機能

BD9111NV の出力電圧を確保できる入力電圧が供給されているかを検出します。また、出力のチャタリングを防ぐために検出電圧に 100mV(typ.)のヒステリシス幅を設けています。

Fig.24 ソフトスタート、シャットダウン、UVLO タイミングチャート

・タイマーラッチ式ショート保護機能出力には過電流保護回路を内蔵しており、電流制限をかけます。さらに出力短絡保護回路によって、負荷ショートモードなどを検出し保護回路が一定時間以上連続動作すると、出力が OFF 状態でラッチし IC の破壊を防止します。EN を再投入するまたは、UVLO を再度解除することで出力が復帰します。

Fig.25 タイマーラッチ式ショート保護タイミングチャート

ヒステリシス幅 100mV

Tss Tss Tss

ソフトスタート

スタンバイモード動作モードスタンバイ

モード動作モードスタンバイ

モード動作モードスタンバイモード

UVLOEN UVLOUVLO

VCC

EN

VOUT

t2=TLATCH

出力 OFFラッチ

EN

VOUT

出力短絡検出電圧

IL

出力 OFF 動作モード動作モード

EN タイマーラッチ EN

出力 OFF

ILリミット

t1<TLATCH




スイッチング電源の効率について効率 ηは次式のように表せます。

スイッチングレギュレータの損失の要因 PDαは、下記のようなものがあげられ、これらを軽減することで効率を向上させることができます。損失の要因 1)コイル、FET の ON 抵抗による損失：PD(I2R) 2)ゲート充放電損失：PD(Gate) 3)スイッチング損失：PD(SW) 4)コンデンサの ESR 損失：PD(ESR) 5)IC の動作電流損失：PD(IC) 1)PD(I2R)=IOUT

2×(RCOIL+RON) (RCOIL[Ω]：コイルの DC 抵抗、RON[Ω]：FET の ON 抵抗、IOUT[A]：出力電流) 2)PD(Gate)=Cgs×f×V (Cgs[F]：FET のゲート容量、f[Hz]：スイッチング周波数、V[V]：FET のゲート駆動電圧) 4)PD(ESR)=IRMS

2×ESR (IRMS[A]：コンデンサのリップル電流、ESR[Ω]：等価直列抵抗) 5)PD(IC)=Vin×ICC (ICC[A]：回路電流)

許容損失、熱に関する検討 BD9111NV は高効率のため、ほとんどのアプリケーションで大きな発熱などはなく、検討の必要はないと考えておりますが、低入力電圧、高出力電圧、重負荷、高温での使用時には検討する必要があります。損失は、FET の ON 抵抗による導通損失のみ検討することとします。前途の損失にはその他にゲート充放電損失やスイッチング損失などがありますが、上記条件においては、導通損失が最も支配的になるからです。

例)VCC=5.0V, VOUT=3.3V RONP=0.2Ω, RONN=0.16Ω

IOUT=2A のとき、

D=VOUT/VCC=3.3/5.0=0.66 より

RON=0.66×0.20+(1-0.66)×0.16

=0.132+0.0544

=0.1864[Ω]

P=22×0.1864=0.7456[W]

BD9111NV は RONP>RONN であり、ON デューティが大きいほど損失が大きくなります。以上の許容損失を考慮し、充分マージンを持った熱設計を行ってください。

η= VOUT×IOUT

Vin×Iin ×100[%]=

POUT

Pin ×100[%]=

POUT

POUT+PDα ×100[%]

Vin2×CRSS×IOUT×f IDRIVE

3)PD(SW)= (CRSS[F]：FET の逆伝達容量、IDRIVE[A]：ゲートのピーク電流)

0 25 50 75 100 125 150 0

2.0

3.0

4.0

②0.90W

①3.9W

許容損失

:Pd

[W]

周囲温度:Ta []

Fig.26 熱軽減特性 (SON008V5060)

① JEDEC 4 層基板 76.2×114.3×1.6mm θj-a=32.1/W ② SON008V5060 用ローム標準 1 層基板 70×70×1.6mm θj-a=138.9/W ③ IC 単体時 θj-a=195.3/W

105

P=IOUT2×RON

RON=D×RONP+(1-D)RONN

D：ON デューティ(=VOUT/VCC)

RONP：Pch MOS FET のオン抵抗

RONN：Nch MOS FET のオン抵抗

IOUT：出力電流

1.0

③0.64W




外付け部品の選定 1.コイル(L)の選定

※コイルの定格電流値を越える電流をコイルに流しますと、コイルが磁気飽和を起こし、効率が低下します。ピーク電流がコイルの定格電流値を超えないよう充分なマージンをもって選定してください。

例) BD9111NV VCC=5V, VOUT=3.3V, f=1MHz, ΔIL=0.3×2A=0.6A のとき

※コイルでの損失を少なくし、効率をよくするため、抵抗成分(DCR,ACR)の低いコイルを選定してください。

2.出力コンデンサ(CO)の選定

3.入力コンデンサ(Cin)の選定

また、入力コンデンサの ESR 損失を少なくし、効率をよくするために低 ESR の 10V 耐圧 22μF 程度のセラミックコンデンサを推奨します。

コイルの値は、出力リップル電流に大きく影響します。式(1)のようにコイルが大きいほど、また、スイッチング周波数が高いほどリップル電流は下がります。

ΔIL=(VCC-VOUT)×VOUT

L×VCC×f [A]・・・(1)

出力リップル電流の適当な設定値は、最大出力電流の 20～30％程度です。

ΔIL=0.3×IOUTmax. [A]・・・(2)

L=(VCC-VOUT)×VOUT

ΔIL×VCC×f [H]・・・(3)

(ΔIL:出力リップル電流、f:スイッチング周波数)

出力側コンデンサは、出力電圧の安定領域やリップル電圧を平滑化するのに必要な等価直列抵抗を考慮して決定してください。出力リップル電圧は、式(4)のように決定されます。

ΔVOUT=ΔIL×ESR [V]・・・(4)

(ΔIL:出力リップル電流、ESR:Co の等価直列抵抗)

※コンデンサの定格は、出力電圧に対し充分なマージンをもって選定してください。 ESR は小さい方が出力リップル電圧を小さくすることができます。また、22μF～100μF 程度のセラミックコンデンサを推奨します。

入力側コンデンサの選定におきましては、大きな過渡電圧を防止するために大

きなリップル電流に充分対応できる大きさの低 ESR の入力コンデンサである必

要があります。リップル電流 IRMS は式(5)で与えられます。

IRMS=IOUT× VOUT(VCC-VOUT)

VCC[A]・・・(5)

√

VCC=2×VOUT の時、IRMS=IOUT

2

Fig.28 出力コンデンサ

(5.0-3.3)×3.3

0.6×5.0×1M L= =1.87μ →2.2[μH]

<ワースト条件> IRMS(max.)

例) BD9111NV VCC=5.0V, VOUT=3.3V, IOUTmax.=2A のとき

IRMS=2× 3.3(5-3.3)

5=0.947[ARMS]

√

Fig.29 入力コンデンサ

ΔIL

VCC

IL

L

Co

VOUT

Fig.27 出力リップル電流

IL

VCC

L

Co

VOUT

ESR

VCC

L Co

VOUT

Cin




4.位相補償回路 RITH,CITH の設定カレントモード制御では、コイル電流が制御されているため、出力コンデンサと負荷抵抗からなる CR フィルターによるポール(位相遅れ)が低周波数領域に一つと、出力コンデンサとコンデンサの ESR によるゼロ(位相進み)が高周波領域に一つだけできます。そこで電力増幅段のポールをキャンセルするために、誤差増幅器の出力に下記のように C と R でゼロ点を追加するだけで簡単に補償できます。

安定した帰還ループを作るためには、次のように、出力コンデンサと負荷抵抗によってできるポール fp(Min.)をエラーアンプの CR ゼロ補正でキャンセルすることで実現されます。

Gain [dB]

Phase [deg]

Fig.30 オープンループゲイン特性

A

0

0

-90

A

0

0

-90

fz(Amp.)

Fig.31 エラーアンプ位相補償特性

fp=2π×RO×CO

1

fz(ESR)=2π×ESR×CO

1

電力増幅段のポールについて

出力電流が減少すると、負荷抵抗 RO が増大しポールの周波

数は低くなります。

fp(Min.)=2π×ROMax.×CO

1[Hz]←軽負荷時

fp(Max.)=2π×ROMin.×CO

1[Hz]←重負荷時

電力増幅段のゼロについて

出力コンデンサを大きくすると、ポール周波数は低くなりま

すが、ゼロ周波数は変化しません。(これは容量が 2 倍になる

とコンデンサの ESR は 1/2 になるからです。)

fz(Amp.)=2π×RITH.×CITH

1

GND,PGND

SW VCC,PVCC EN

VOUT

ITH

VCC

VOUT

Cin

RITH

CITH

L

ESR

CO

RO

VOUT

Fig.32 外付け部品概略図

fz(Amp.)= fp(Min.)

2π×RITH×CITH

1 =

2π×ROMax.×CO

1

fp(Min.)

fp(Max.)

fz(ESR) IOUTMin.

IOUTMax.

Gain [dB]

Phase [deg]




BD9111NV 基板レイアウト時の注意点

Fig.33 基板レイアウト簡易図

①太線の部分は幅広のパターンで出来るだけ短くレイアウトしてください。 ②入力のセラミックコンデンサ CIN は、IC の PVCC-PGND ピンに近い位置に、また出力コンデンサ CO は IC の

PGND ピンに近い位置にレイアウトしてください。 ③ITH-GND ピン間の CITH、RITH は出来るだけ配線の引き回しのないようレイアウトしてください。

※SON008V5060 (BD9111NV)の裏面(放熱 FIN)は基板で最も面積のとれる GND 電位にして実装してください。より放熱性を向上させることができます。

上記アプリケーションでの推奨部品リスト

記号品名値メーカー型番 L コイル 2.2µH TDK LTF5022-2R2N3R2

CIN セラミックコンデンサ 22µF Kyocera CM32X5R226M10A CO セラミックコンデンサ 22µF Kyocera CM316B226M06A

CITH セラミックコンデンサ 680pF murata GRM18series RITH 抵抗 12kΩ Rohm MCH03 シリーズ

※ 推奨部品リスト例は推奨すべきものと確信しておりますが、ご使用にあたってはセットでの特性確認を十分にお願いします。また、スイッチングノイズ等の影響が大きい場合は、VCC-PVCC 間にローパスフィルタを、SW-PGND 間にショットキーダイオードを挿入するようにお願いします。その他外付け回路定数を変更してご使用になる時は静特性のみならず、過渡特性も含め外付け部品及び当社 IC のバラツキ等を考慮して十分マージンを見て決定してください。

入出力等価回路図

Fig.34 入出力等価回路図

VOUT

VCC

ITH

GND

EN

PVCC

SW

PGND

VCC

RITH

GND

Co CIN

VOUT

EN

L

CITH ③

①

②

1

2

3

4

8

7

6

5

EN

・EN pin ・SW pin PVCC

SW

PVCC PVCC

ITH

・ITH pin VCC VCC

VOUT 10kΩ

・VOUT pin




使用上の注意 1.絶対最大定格について本製品におきましては品質管理には十分注意を払っておりますが、印加電圧及び動作温度範囲等の絶対最大定格を越えた場合、破壊の可能性があります。破壊した場合、ショートモードもしくはオープンモード等、特定できませんので絶対最大定格を越えるような特殊モードが想定される場合、ヒューズ等、物理的な安全対策を施すようお願い致します。

2.GND 電位について

GND 端子の電位はいかなる動作状態においても、最低電位になるようにしてください。 3.端子間ショートと誤装着についてプリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また出力間や出力と電源-GND 間に異物が入るなどしてショートした場合についても破壊の可能性があります。

4.強電磁界中での動作について強電磁界中のご使用では、誤動作をする可能性がありますのでご注意ください。

5. 温度保護 (サーマルシャットダウン)回路について温度保護 (サーマルシャットダウン)回路は、あくまでも熱的暴走から IC を遮断する事を目的とした回路であり、IC の保護及び保証を目的とはしておりません。よって、この回路を動作させて以降の連続使用および動作を前提とした使用はしないでください。

6.セット基板での検査についてセット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合には、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行って下さい。また、静電気対策として、組み立て工程にはアースを施し、運搬や保存の際には十分にご注意下さい。また、検査工程での治具への接続時には必ず電源を OFF にしてから接続し検査を行い、電源を OFF にしてから取り外してください。

7.IC 端子入力について

BD9111NV はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと P 基板を有しています。

この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。例えば Fig.35 のように抵抗とトランジスタが端子と接合されている場合、抵抗では GND＞(端子 A)の時、トランジスタ(NPN)では GND＞(端子 B)の時、

P-N 接合が寄生ダイオードとして動作します。また、トランジスタ(NPN)では、GND＞(端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって入力端子に GND(P 基板)より低い電圧を抑制するなど、寄生素子が動作するような使い方をしないように十分注意してください。

Fig.35 モノリシック IC の簡易構造例

8.GND 配線パターンについて小信号 GND と大電流 GND がある場合、大電流 GND パターンと小信号 GND パターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号 GND の電圧を変化させないように、セットの基準点で一点アースすることを推奨します。外付け部品の GND の配線パターンも変動しないように注意してください。

9. インダクタの選定についてインダクタの選定につきましては、直列抵抗成分(DCR)が 0.1Ω以下のものを使用してください。DCR の大きなインダクタを使用されますと、起動時などにインダクタの損失等により出力電圧の低下を招きます。その状態を一定時間(ソフトスタート時間+タイマーラッチ時間)続けた場合、出力短絡保護回路が動作し、出力が OFF 状態でラッチします。DCR が0.1Ω以上のインダクタをご使用になる際には動作や特性の確認を十分に行い、過渡特性も含め当社の IC のバラつき等を考慮して十分なマージンを見て決定してください。また、いずれの場合においても電源電圧が動作条件内に立ち上がった後で EN をアクティブにし、出力電圧を起動させることを推奨します。

(端子 A)

P+ P+

N N

N

P

P 基板寄生素子

GND GND寄生素子

P 基板

N

P

N

C (端子 B) B

E

GND

P+ P+

N N

抵抗トランジスタ(NPN)

(端子 B)

C

E

B

GND

寄生素子

近接する他の素子

(端子 A)

寄生素子

GND




発注形名セレクション

B D 9 1 1 1 N V - E 2

ローム形名品番

パッケージ NV : SON008V5060

包装、フォーミング仕様

E2: リール状エンボステーピング

(Unit : mm)

SON008V5060

0.08 S

S

7 6 5

4321

8

(0.2

2)

C0.25

1PIN MARK

+0.

03-0

.02

0.02

0.59 0.4+0.05-0.04

5.0±0.15

6.0

±0.1

5

4.2±0.1

3.6

±0.1

0.8

±0.1

1.0M

AX

1.27

www.rohm.com© 2009 ROHM Co., Ltd. All rights reserved.

Notice

ご注意

本資料の一部または全部をロームの許可なく、転載・複写することを堅くお断りします。

本資料の記載内容は改良などのため予告なく変更することがあります。

本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求のうえ、ご確認ください。

本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。

本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に起因する損害がお客様に生じた場合においても、ロームはその責任を負うものではありません。

本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ロームまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ロームはその責任を負うものではありません。

本資料に掲載されております製品は、一般的な電子機器（AV機器、OA機器、通信機器、家電製品、アミューズメント機器など）への使用を意図しています。

本知り資料に掲載されております製品は、「耐放射線設計」はなされておりません。

ロームは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ます。

ローム製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器でのディレーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の注意書が守られていない場合、いかなる責任もロームは負うものではありません。

極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全装置など）へのご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場合、いかなる責任もロームは負うものではありません。上記特定用途への使用を検討される際は、事前にローム営業窓口までご相談願います。

本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術を輸出する場合、または国外に提供する場合には、同法に基づく許可が必要です。

ローム製品のご検討ありがとうございます。より詳しい資料やカタログなどご用意しておりますので、お問合せください。

ROHM Customer Support Systemhttp://www.rohm.co.jp/contact/

R0039A

Documents

2.0A 以上 パワーMOSFET 内蔵 · パルススキップ制御方式と同期整流回路にて高効率化を実現します。 ... uvlo 検出電圧 vuvlo1 3.6 3.8 4.0 v vcc=5v→0v

2.0A 以上パワーMOSFET 内蔵 · パルススキップ制御方式と同期整流回路にて高効率化を実現します。 ... uvlo 検出電圧 vuvlo1 3.6 3.8 4.0 v vcc=5v→0v