4 通道 16 位 125MSPS 产品使用手册 - bmti.com.cn · 1 b9653q ver 1. 0 4通道16位125msps模数转换器产品使用手册产品型号：b9653q

1

B9653Q

Ver 1.0

4 通道 16 位 125MSPS 模数转换器

产品使用手册产品型号：B9653Q

2

B9653Q

版本控制页

版本号发布日期更改章节更改说明备注

1.0 2019. 04

3

B9653Q

目录

一、产品概述 ............................................................................................................................... 1

1.1 产品特点 ....................................................................................................................................... 1

1.2 产品用途及应用范围 ................................................................................................................... 1

1.3 免责声明 ....................................................................................................................................... 1

二、产品工作条件 ............................................................................................................................ 2

2.1 绝对最大额定值 ........................................................................................................................... 2

2.2 推荐工作条件 ............................................................................................................................... 2

三、封装及引出端说明 .................................................................................................................... 2

3.1 引出端排列 ................................................................................................................................... 3

3.2 引脚信号描述 ............................................................................................................................... 3

3.3 外形尺寸说明 ............................................................................................................................... 5

四、产品功能 .................................................................................................................................... 7

4.1 产品的基本工作原理 ................................................................................................................... 7

4.2 单元模块结构与工作原理 ........................................................................................................... 8

4.2.1 时钟输入 ................................................................................................................................ 8

4.2.2 模拟输入 ................................................................................................................................ 8

4.2.3 电压基准 .............................................................................................................................. 10

4.2.4 数据输出 .............................................................................................................................. 10

4.2.5 SPI 命令 ................................................................................................................................ 13

4.2.6 时序 ...................................................................................................................................... 16

五、产品电特性 .............................................................................................................................. 19

5.1 ADC 交流参数 ............................................................................................................................. 19

5.2 ADC 直流参数 ............................................................................................................................. 19

5.3 ADC 数字参数 ............................................................................................................................. 20

六、典型应用 .................................................................................................................................... 21

6.1 非 SPI 模式 ................................................................................................................................. 21

6.2 SPI 模式 ....................................................................................................................................... 22

七.应用注意事项 ............................................................................................................................ 23

7.1 产品应用说明 ............................................................................................................................. 23

7.2 对电源的要求和推荐使用电路.................................................................................................. 23

7.3 产品防护 ..................................................................................................................................... 24

7.3.1 ESD、电装及防护措施 ....................................................................................................... 24

7.3.2 包装 ....................................................................................................................................... 24

7.3.3 运输和贮存 ........................................................................................................................... 24

八、用户关注产品信息 .................................................................................................................. 25

8.1 产品鉴定信息 ............................................................................................................................. 25

4

B9653Q

8.2 研制生产单位联系方式 ............................................................................................................. 25

附录 1、对应替代国外产品情况 .................................................................................................... 26

1

B9653Q

一、产品概述

1.1 产品特点

四通道 16bit，125MSPS ADC

片内的基准和采样保持电路

每个通道最大 2.6Vp-p 的模拟输入范围

电源电压 1.8V

每个通道可单独工作

默认补码输出

LVDS 串行输出

500MHz 工作频率的数据输出时钟（DCO）

封装形式为 72 管脚的 CQFP72

1.2 产品用途及应用范围

B9653Q 是一款四通道 16 位数据转换器，每个通道都可以独立的工作，它拥有片内的

采样保持电路，并进行了设计优化，使其成本更低，功耗更低，尺寸更小并且更易于使用。

这款产品在 125MSPS 的转换速率下，在整个输入范围内拥有优秀的动态性能。转换器需要

1 个 1.8V 的电源（可以接受 1.7V~1.9V 的电压范围）和一个基准时钟，对大部分应用来说，

它并不需要外在的基准电源或者驱动电路。该 ADC 会自动倍乘采样速率时钟，以便产生合

适的 LVDS 串行数据速率。它提供一个数据时钟输出(DCO)用于在输出端采集数据，以及一

个帧时钟输出(FCO)用于标识字节信号。B9653Q 采用 CMOS 工艺，封装形式为 CQFP72，

可以工作在-55 oC~ +125

oC 温度范围内。

可应用于数字示波器、通信接收机、数字采集、雷达、电子对抗等。

1.3 免责声明

本手册版权归北京微电子技术研究所所有，并保留一切权利。未经书面许可，任何单位、

组织和个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方，否则将追究

其法律责任。

本手册版本将不定期更新，请在使用本产品之前联系本单位销售部门获取本手册的最新

版本。

用户因未严格按本手册要求保存、使用本产品，致使产品工作异常或损坏，造成任何直

2

B9653Q

接或间接损失，本单位不承担任何责任。

除本手册说明之外，请勿接受第三方指导或参考第三方资料对本产品进行操作，用户对

本手册有疑问之处请与本单位销售部门联系。

二、产品工作条件

2.1 绝对最大额定值

参数名称参数符号参数值单位

电源电压 AVDD，DRVDD -0.3 ~+2.0 V

数字输入输出电压 VID，VOD -0.3 ~+2.0 V

模拟输入输出电压 VIA，VOA -0.3 ~+2.0 V

贮存温度 TSTG -65～+150 ℃

结温 TJ 150 ℃

2.2 推荐工作条件

参数名称参数符号参数值单位

电源电压 AVDD，DRVDD 1.8 V

工作温度范围 TA -55～+125 ℃

三、封装及引出端说明

B9653Q 是 CQFP72 封装，如图 3.1 所示

3

B9653Q

3.1 引出端排列

123456789101112131415161718

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

545352515049484746454443424140393837

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

20

19

TOP VIEW

图3.1 引出端排列图

3.2 引脚信号描述

表 3-1 引脚功能描述

引出端信号名称类型功能描述

1 NC NC 空置管脚

2 D1-C O C 通道 LVDS 串行数据输出端口

3 D1+C O C 通道 LVDS 串行数据输出端口


5 D0-C O C 通道 LVDS 串行数据输出端口

6 D0+C O C 通道 LVDS 串行数据输出端口

7 DCO- O 数据时钟 LVDS 输出端口

8 DCO+ O 数据时钟 LVDS 输出端口

9 FCO- O 帧时钟 LVDS 输出端口

10 FCO+ O 帧时钟 LVDS 输出端口

11 D1-B O B 通道 LVDS 串行数据输出端口

4

B9653Q

12 D1+B O B 通道 LVDS 串行数据输出端口

13 D0-B O B 通道 LVDS 串行数据输出端口

14 D0+B O B 通道 LVDS 串行数据输出端口





19 D1-A O A 通道 LVDS 串行数据输出端口

20 D1+A O A 通道 LVDS 串行数据输出端口

21 D0-A O A 通道 LVDS 串行数据输出端口

22 D0+A O A 通道 LVDS 串行数据输出端口

23 DRVDD 电源数字电源


25 SCLK I SPI 时钟输入端口

26 SDIO I/O SPI 数据输入输出端口

27 CSB I SPI 片选信号端口

28 PDWN I 功耗模式选择端口


30 AGND GND 模拟地


32 AVDD 电源模拟电源

33 VIN-A I A 通道模拟输入端口

34 VIN+A I A 通道模拟输入端口



37 VIN+B I B 通道模拟输入端口

38 VIN-B I B 通道模拟输入端口





43 RBIAS I 模拟电流偏置设置端口

44 AGND GND 模拟地

45 SENSE I 基准电压模式选择端口

46 VREF I/O 基准电压输入输出端口

47 VCM I 共模电压输出端口

48 SYNC I 时钟分频器同步管脚





5

B9653Q

53 VIN-C I C 通道模拟输入端口

54 VIN+C I C 通道模拟输入端口



57 VIN+D I D 通道模拟输入端口

58 VIN-D I D 通道模拟输入端口




62 CLK- I 时钟输入端口

63 CLK+ I 时钟输入端口




67 DRVDD 电源数字电源

68 D1-D O D 通道 LVDS 串行数据输出端口

69 D1+D O D 通道 LVDS 串行数据输出端口

70 D0-D O D 通道 LVDS 串行数据输出端口

71 D0+D O D 通道 LVDS 串行数据输出端口


3.3 外形尺寸说明

封装类型为 CQFP72,外形及尺寸如图。

6

B9653Q

尺寸符号数值（单位：毫米）

最小公称最大

A 2.6 3.6

A1 0.51 0.70 1.01

b 0.2

c 0.15

e 0.5

Z 1.75

D/E 11.85 12 12.15

HE/HD 16.15 17 17.65

L1 1.25 1.5 1.75

Lp 1.0 1.0 1.15

图 3.2 外壳外形及尺寸图

7

B9653Q

四、产品功能

4.1 产品的基本工作原理

AVDD PDWN DRVDD

流水线ADC

并串转换LVDS串行接口

LVDS串行接口

16

16

流水线ADC


LVDS串行接口

16

16

流水线ADC


LVDS串行接口

16

16

流水线ADC


LVDS串行接口

16

16

D0+A

D0-A

D1+A

D1-A

D0+B

D0-B

D1+B

D1-B

D0+C

D0-C

D1+C

D1-C

D0+D

D0-D

D1+D

D1-D

VIN+A

VIN-A

VIN+B

VIN-B

VIN+C

VIN-C

VIN+D

VIN-D

SPI串行接口时钟处理

CSB SDIO SCLK SYNC CLK+ CLK-

带隙

VREF

SENSE

AGND

模式选择

模拟地数字地

图 4.1 电路结构图

B9653Q 是一款 4 通道、16 位、125MSPS 多级流水线结构的数据转换器。该数据转换

器具有低成本、低功耗、小尺寸和易用性。该产品的转换速率最高可达 125MSPS，具有杰

出的动态性能和低功耗特性。转换器四条通道之间的性能没有明显差异。各流水级均提供充

分的冗余覆盖以便校正上一流水的误差。各级的量化输出组合在一起经数字逻辑校正后生成

16 位的最终结果，并经过串并转换单元输出。采样发生在时钟的上升沿。

除最后一级外，流水级的每一级都由一个低分辨率快闪型 ADC、与之相连的一个开关

电容 DAC 和一个级间余量放大器组成。余量放大器放大重构 DAC 的输出和快闪型 ADC 的

输入之差，并将其提供给流水线的下一级。每一级流水都设定了一位的冗余度以校正快闪型

ADC 的误差。流水级最后一级仅含一个快闪型 ADC。

输出级模块合并数据并进行数字校正后，将数据传输到输出缓冲器，然后数据经串并转

换，与帧时钟和数据时钟对齐后输出。

8

B9653Q

4.2 单元模块结构与工作原理

4.2.1 时钟输入

任何一款高速 ADC 都对用户提供的采样时钟非常敏感。为了充分发挥芯片性能，需要

采用一个差分信号作为 B9653Q 的时钟信号。该时钟输入是 CMOS、LVDS、LVPECL 兼容

的。无论采用哪种信号，都必须考虑到时钟源抖动。

图 4.2 和图 4.3 显示了两种为 B9653Q 提供时钟信号的首选方法。利用射频变压器或射

频巴伦，可将低抖动时钟源的单端信号转换成差分信号。对于 125MHz至1GHz的时钟频率，

建议采用巴伦配置时钟输入；对于 20MHz 至 200MHz 的时钟频率，建议采用射频变压器配

置。跨接在变压器/巴伦次级绕组上的背对背肖特基二极管可以将输入到 B9653Q 中的时钟

信号限制为约 0.8VP-P。不推荐用户采用单端信号驱动时钟。

时钟输入

50Ω

0.1μF 0.1μF

0.1μF稳压

二极管

CLK+

CLK-

ADT1-1WT

100Ω0.1μF

图 4.2. 变压器耦合差分时钟

时钟输入

50Ω

0.1μF

0.1μF

0.1μF

0.1μF稳压二极管

CLK+

CLK-

巴伦

图 4.3 巴伦耦合差分时钟

4.2.2 模拟输入

B9653Q 模拟输入端是一个差分开关电容电路，设计用于处理差分输入信号。该电路支

持宽共模范围，同时能保持出色性能。当输入共模电压为中间电源电压时，信号相关误差最

小，并且能实现最佳性能。

9

B9653Q

图 4.4 开关电容输入电路

B9653Q 的模拟输入端无内部直流偏置。因此，在交流耦合应用中，用户必须提供外部

偏置。为获得最佳性能，建议用户对器件进行设置，使得 VCM=AVDD/2。芯片通过 VCM 引

脚提供片内共模基准电压，必须用一个 0.1μF 的电容对 VCM 引脚旁路到地。

有多种方法可以驱动 B9653Q，通过差分方式驱动模拟输入可以实现最佳性能。建议在

信号的输入端串联一个小电阻，用以降低驱动源的峰值瞬态电流。此外，输入端每一侧均需

串联一低 Q 电感或铁氧体磁珠，以减小模拟输入端的差分电容。单端信号转差分信号可以

使用巴伦或者变压器实现。基带应用建议使用差分双巴伦配置驱动，如图 4.5 所示。而在 SNR

为关键参数的应用中，输入配置建议采用差分变压器耦合，如图 4.6 所示。

模拟单端输入

0.1μF 0.1μF

0.1μF

巴伦巴伦

VIN+x

VIN-xVCM

33Ω

33Ω

33Ω

33Ω

200Ω

0.1μF 0.1μF

图 4.5 采用巴伦进行驱动

图 4.6 采用变压器进行驱动

模拟单端输入

0.1μF

VIN+x

VIN-x VCM

33Ω

33Ω

200Ω

0.1μF 0.1μF

5pF50Ω

10

B9653Q

4.2.3 电压基准

在芯片内部有一个稳定而且精准的 1V 基准电压。VREF 有三种配置模式：

1> 内部基准模式

此时 SENSE 接 GND，输出 VREF 为 1.0V。

2> 可编程内部基准电压模式

SENSE 接外部电阻分压，如下图所示：

图 4.7 可编程内部基准电压模式

此时 VREF=0.5×（1+R2/R1）（注：VREF小于 1.3V）

3> 固定外部基准电压

SENSE 接 AVDD，VREF 接外部基准源（1.0～1.3V）。无论哪一种模式，VREF 都必须通

过外部一个 0.1μF和 1μF的电容旁路至地。

表 4.1 基准电压配置

模式 SENSE Voltage(V) Resulting VREF(V) Resulting Differential Span(Vp-p)

固定内部基准 AGND 至 0.2 1.0 ，内部 2.0

可编程内部基准连接外部电阻分频器 0.5×(1+R2/R1) 2×VREF

固定外部基准 AVDD 1.0 to 1.3 施加于

VREF 引脚 2.0 to 2.6

4.2.4 数据输出

默认数据输出是 LVDS 模式，符合 ANSI-644 LVDS 标准。通过 SPI 可以将其配置成低

功耗模式（类似于 IEEE 1596.3）。LVDS 驱动器电流来自芯片，需要在输入端接一个 100Ω

差分端接电阻。在 ANSI-644 标准下接收器摆幅标称值为 350mV（或 700mVP-P），在缩小范

围模式下接收器摆幅标称值为 200mV（或 400mVP-P）。

为了在高噪声环境中实现出色的开关性能，B9653Q LVDS 输出端推荐使用单一点到点

的网络拓扑结构，将 100Ω差分端接电阻尽可能靠近接收器放置。如果没有远端接收终端或

者差分走线布线不佳，可能会导致时序错误。为避免产生时序错误，建议走线长度不超过

30cm，差分输出走线应尽可能彼此靠近且长度相等。图 4.8 显示了一个走线长度和位置适当

VREF

SENSE

R2

R10.1μF

1μF

11

B9653Q

的 FCO 和数据流示例。图 4.9 显示了缩小范围模式下的 LVDS 输出时序。

图 4.8 ANSI-644 模式下 LVDS 输出时序示例

图 4.9 缩小范围模式下 LVDS 输出时序示例

当走线长度超过 30cm，用户必须检查并确定波形是否满足设计的时序预算要求

为了帮助从 B9653Q 采集数据，器件提供了两个输出时钟：FCO 和 DCO。DCO 用来为

输出数据定时，默认工作模式下，它等于采样时钟（CLK）速率的 4 倍。数据逐个从 B9653Q

输出，必须在 DCO 的上升沿和下降沿进行采集；FCO 用于指示新输出字节的开始，在 1×

帧模式下，它与采样时钟速率相等。

B9653Q 每个通道有两个串行输出通道（lane）可以输出数据，通过 SPI 可以配置其采

用单 lane 或者双 lane 输出模式。输出默认为 DDR 模式，数据格式默认二进制补码。也可以

通过 SPI 将其设置为偏移二进制码。如表 4.2 所示。

12

B9653Q

表 4.2 数字输出编码

输入电压(V) 条件(V) 偏移二进制输出模式二进制补码模式

VIN+ - VIN- <-VREF – 0.5LSB 0000 0000 0000 0000 1000 0000 0000 0000

VIN+ - VIN- -VREF 0000 0000 0000 0000 1000 0000 0000 0000

VIN+ - VIN- 0 1000 0000 0000 0000 0000 0000 0000 0000

VIN+ - VIN- +VREF – 1.0LSB 1111 1111 1111 1111 0111 1111 1111 1111

VIN+ - VIN- >+VREF – 0.5LSB 1111 1111 1111 1111 0111 1111 1111 1111

DCO 相位可以通过配置 SPI 寄存器（0x16）相对于数据边沿以 60°增量进行调整。这

样用户可以根据需要优化系统时序余量。如表 4.3 所示：

表 4.3 输入时钟相位调整选项

输入时钟相位调整位[6:4] 相位延迟的输入时钟周期数

000 0

001 1

010 2

011 3

100 4

101 5

110 6

111 7

表 4.4 输出时钟相位调整选项

输出时钟（DCO）相位调整位[3:0] DCO相位调节（相对于D0±x/D1±x的度数）

0000 0

0001 60

0010 120

0011 180

0100 240

0101 300

0110 360

0111 420

1000 480

1001 540

1010 600

13

B9653Q

1011 660

4.2.5 SPI 命令

SCLK DON`T CARE DON`T CARE

DON`T CARESDIO W1WR/ W0 A12 A11 A10 A9 A8 A7

≈≈

≈

D5 D4 D3 D2 D1 D0 DON`T CARE

≈

CSBtHtS

tDS

tDH

tHIGH tCLK

tLOW

图 4.10 SPI 时序

B9653Q 采用 3 线 SPI，控制引脚有：CSB，SCLK 和 SDIO。SCLK 引脚为 SPI 命令的

时钟，用于同步串行接口的读写操作，SDIO 为数据双工引脚，其用于实现串行数据输入和

输出。CSB 引脚控制 SPI 的使能，低电平有效。其具体时序控制如上图所示。时序要求如

下表所示：

表 4.5 SPI 时序要求

SPI 时序要求说明最小值单位

tDS 数据与 SCLK 上升沿之间建立时间 2 ns

tDH 数据与 SCLK 上升沿之间保持时间 2 ns

tCLK SCLK 周期 40 ns

tS CSB 与 SCLK 之间建立时间 2 ns

tH CSB 与 SCLK 之间保持时间 2 ns

tHIGH SCLK 高电平脉冲宽度 10 ns

tLOW SCLK 低电平脉冲宽度 10 ns

存储器映射寄存器表的每一行有 8 位。存储器映射大致分为三个部分：芯片配置寄存器

器件索引和传送寄存器，以及全局 ADC 功能寄存器，包括设置、控制和测试寄存器。B9653Q

复位后，关键寄存器将载入默认值，下表为常用 SPI 寄存器。

表 4.6 常用 SPI 寄存器

地址寄存器位 7 位 6 位 5 位 4 位 3 位 2 位 1 位 0 默认

值注释

0x00 SPI 端口

配置 0=SDO 有效 LSB 优先软复位

1=16 位

地址

1=16 位

地址

软复

位

LSB 优

先

0=SDO

有效 0x18

14

B9653Q

0x05 器件索引禁用禁用时钟通道

DCO

时钟通

道 FCO

数据通

道 D

数据

通道 C

数据

通道 B

数据

通道 A 0x3F

设置这些

位以决定

片内哪个

器件接收

下一个命

令。默认

为所有器

件

0xFF 传输禁用禁用禁用禁用禁用禁用禁用启动

覆盖 0x00

设置采样

速率覆盖

0x08 功耗模式禁用禁用

外部掉电

引脚功能

0=完全掉

电 1=待机

禁用禁用禁用

功耗模式

00=芯片运行

01=完全掉电

10=待机

11=复位

0x00 决定芯片

工作模式

0x09 时钟禁用禁用禁用禁用禁用禁用禁用

占空

比稳

定

0=开

1=关

0x01

打开或关

闭占空比

稳定器

0x0B 时钟分频禁用禁用禁用禁用禁用

时钟分频比

000=1 分频

001=2 分频

010=3 分频

011=4 分频

100=5 分频

101=6 分频

110=7 分频

111=8 分频

0x00

15

B9653Q

0x0D 测试模式

用户输入测试模式

00=单一

01=交替

10=单一一次

11=交替一次

产生复位

PN 长序列

产生复

位 PN 短

序列

输出测试模式[3:0]

0000=关

0001=中间电平短序列

0010=正满量程短码

0011=负满量程短码

0100=交替棋盘形式

0101=PN 长序列

0110=PN 短序列

0111=1/0 字反转

1000=用户输入

1001=1/0 位反转

1010=1×同步

1011=1 位高电平

1100=混合频率

0x00

0x10 失调调整 8 位器件失调调整，位[7:0],失调调整以 LSB 为单位，从+127 到-128（二进制补码） 0x00 器件失调

调整

0x14 输出模式禁用

0=LVDS-A

NSI

1=LVDS-I

EEE

禁用禁用禁用输出

反向禁用

输出

格式

0=偏

移二

进制

1=补

码

0x01 配置输出

格式

0x16 输出相位禁用输入时钟相位调整[6:4] 输出时钟相位调整[3:0] 0x03

0x18 VREF 禁用禁用禁用禁用禁用

VREF 调节

000=1.0VP-P

001=1.14VP-P

010=1.33VP-P

011=1.6VP-P

100=2.0VP-P

0x04

16

B9653Q

0x21 串行数据

控制

LVDS 输出

LSB 优先

000=SDR 双通道、逐位

001=SDR 双通道、逐字节

010=DDR 双通道、逐位

011=DDR 双通道、逐字节

100=DDR 单通道、逐节

禁用选择

2X 帧

串行输出位数

00=16 位 0x30

串行流控

制

0x22 串行通道

状态禁用禁用禁用禁用禁用禁用

通道

输出

复位

通道

掉电 0x00

0x100 采样率覆

盖禁用

采样率覆

盖使能 0 0 禁用

000=20MSPS

001=40MSPS

010=50MSPS

011=65MSPS

100=80MSPS

101=105MSPS

110=125MSPS

0x00

4.2.6 时序

B9653Q 工作模式分双 lane 和单 lane 模式，其中单 lane 模式仅能工作在 62.5MSPS 采样

率下，建议采样率为 125MSPS 时使用双 lane 模式。这两种模式的时序图如下图所示：

17

B9653Q

tEH

N-1

N N+1

tEL

tA

CLK-

CLK+

DCO-

DCO+

DCO

FCO-

FCO+

D0-A

D0+A

D1-A

D1+A

FCO-

FCO+

D0-A

D0+A

D1-A

D1+A

{DDR

{SDR

逐位模式{

逐字节模式{

VIN±X

tCPD

tFCO tFRAME

tPD tDATA

tLD

D14N-17

D12N-17

D10N-17

D08N-17

D06N-17

D04N-17

D02N-17

LSBN-17

D14N-16

D12N-16

D10N-16

D08N-16

D06N-16

D04N-16

LSBN-16

MSBN-17

D13N-17

D11N-17

D09N-17

D07N-17

D05N-17

D03N-17

D01N-16

D02N-16

D01N-17

MSBN-16

D13N-16

D11N-16

D09N-16

D07N-16

D05N-16

D03N-16

D06N-16

D05N-16

D04N-16

D03N-16

D02N-16

LSBN-16

D08N-16

D01N-16

MSBN-16

D14N-16

D13N-16

D12N-16

D11N-16

D10N-16

D09N-16

D07N-17

D06N-17

D05N-17

D04N-17

D03N-17

D02N-17

D01N-17

LSBN-17

MSBN-17

D14N-17

D13N-17

D12N-17

D11N-17

D10N-17

D09N-17

D08N-17

D07N-16

图 4.11 16 位，DDR/SDR、双通道，1×帧模式，通道时序图

tEH

N-1

N N+1

tEL

tA

CLK-

CLK+

DCO-

DCO+

DCO

FCO-

FCO+

D0-A

D0+A

D1-A

D1+A

FCO-

FCO+

D0-A

D0+A

D1-A

D1+A

{DDR

{SDR

逐位模式{

逐字节模式{

VIN±X

tCPD

tFCO tFRAME

tPD tDATA

tLD

D14N-17

D12N-17

D10N-17

D08N-17

D06N-17

D04N-17

D02N-17

LSBN-17

D14N-16

D12N-16

D10N-16

D08N-16

D06N-16

D04N-16

LSBN-16

MSBN-17

D13N-17

D11N-17

D09N-17

D07N-17

D05N-17

D03N-17

D01N-16

D02N-16

D01N-17

MSBN-16

D13N-16

D11N-16

D09N-16

D07N-16

D05N-16

D03N-16

D06N-16

D05N-16

D04N-16

D03N-16

D02N-16

LSBN-16

D08N-16

D01N-16

MSBN-16

D14N-16

D13N-16

D12N-16

D11N-16

D10N-16

D09N-16

D07N-17

D06N-17

D05N-17

D04N-17

D03N-17

D02N-17

D01N-17

LSBN-17

MSBN-17

D14N-17

D13N-17

D12N-17

D11N-17

D10N-17

D09N-17

D08N-17

D07N-16

图 4.12 16 位，DDR/SDR、双通道，2×帧模式，通道时序图

18

B9653Q

单 lane 模式最高采样率仅为 62.5MSPS，时序如下图所示：

tEH

N-1

N

tEL

tA

CLK-

CLK+

DCO-

DCO+

FCO-

FCO+

D0-X

D0+X

VIN±X

tCPD

tFCO tFRAME

tPD tDATAMSBN-17

D14N-17

D13N-17

D12N-17

D11N-17

D10N-17

D9N-17

D8N-17

D7N-17

D6N-17

D5N-17

D4N-17

D3N-17

D2N-17

D1N-17

LSBN-17

MSBN-16

D14N-16

D13N-16

图 4.13 16 位，逐字 DDR、单通道，1×帧模式，通道时序图

具体时序规格请参考表 4.7。

表 4.7 时序规格（仅供参考）

时序规格说明最小值典型值最大值单位

tPD 传播延迟 2.1 ns

tR 上升时间 300 ps

tF 下降时间 300 ps

tFCO FCO 传播延迟 1 2.1 4.5 ns

tCPD DCO 传播延迟（tSAMPLE/16） ps

tDATA DCO 至数据延迟（tSAMPLE/16）-300 （tSAMPLE/16）（tSAMPLE/16）+300 ps

tFRAME DCO 至 FCO 延迟（tSAMPLE/16）-300 （tSAMPLE/16）（tSAMPLE/16）+300 ps

tLD 通道延迟 90 ps

tA 孔径延迟 1 ns

tpipe 流水线延迟 16 时钟周期

注：tSAMPLE=1/fS

19

B9653Q

五、产品电特性

5.1 ADC 交流参数

表 5.1 ADC 交流测试参数

参数符号

条件（注）

（除另有规定外，-55℃≤ TA ≤ 125℃

AVDD=DRVDD=1.8V,GND=0V，

VREF=1.0V）

极限值&典型值

单位

最小典型最大

信噪比 SNR

fin=2.4MHz，2VP-P 差分输入，

fsample=125MHz，AIN=-1dBFS 73 77

— dBFS fin=9.7MHz，2VP-P差分输入，


fin=15MHz，2VP-P差分输入，


无杂散动态范围 SFDR

fin=2.4MHz，2VP-P差分输入，


— dBc fin=9.7MHz，2VP-P差分输入，


fin=15MHz，2VP-P差分输入，


通道隔离度 ISO — 88 — dB

模拟输入带宽 FPBW 600 630 — MHz

采样率 fS 25 — 125 MHz

5.2 ADC 直流参数

表 5.2 ADC 直流测试参数

特性符号

（除另有规定外，-55℃≤ TA ≤ 125℃

AVDD=DRVDD=1.8V,GND=0V ，

VREF=1.0V）

极限值

单位最小

典型

值最大

分辨率 RES — 16 bit

积分非线性 EL — — ±4.4 ±9.5 LSB

微分非线性 EDL — — ±0.9 ±1 LSB

参考电压 VVREF Iout=0 0.98 1 1.02 V

模拟输入电

流 IAVDD 正弦波输入 — 300 350 mA

数字电源电 IDRVDD 正弦波输入，ANSI-644 模式 — 60 100 mA

20

B9653Q

流正弦波输入，缩小范围模式 45 80 mA

功耗 PW

TA =25℃，直流输入，4 通道 — 650 690 mW

TA =25℃，正弦波输入，4 通道 — 650 690

mW TA =25℃，掉电模式 — 2 4

TA =25℃，待机模式 — 360 400

5.3 ADC 数字参数

表 5.3 ADC 数字测试参数

特性符号（除另有规定外，-55℃≤ TA ≤ 125℃

AVDD=DRVDD=1.8V,GND=0V）

极限值单位

最小最大

Logic Input Level（PDWN、SYNC、SCLK、CSB、SDIO）

逻辑 1 电压 VHIGH 1.2 — V

逻辑 0 电压 VLOW — 0.8 V

Clock Input（CLK+、CLK-）

差分输入电压 Vdiff 0.2 3.6 V

输入共模电压 Vcom 0.8 1.0 V

Digital Output（All LVDS Interface）

差分输出电压 |VOD| ANSI-644 250 400 mV

输出偏置电压 VOS ANSI-644 1.15 1.35 V

差分输出电压 |VOD| 缩小范围模式 140 230 mV

输出偏置电压 VOS 缩小范围模式 1.15 1.35 V

21

B9653Q

六、典型应用

6.1 非 SPI 模式

123456789101112131415161718

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

545352515049484746454443424140393837

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

20

19

AVDD

AV

DD

AVDD

DRVDD

0.9V

R1 R1

R1

R1

R1

R1

R1

R1

R1 R1

R1=100Ω (1±5%)(1/4W)

R3=10KΩ (1±1%)(1/4W)

R3

C1

C2

C1=1uF (1±5%)(1/4W)

C2=0.1uF (1±5%)(1/4W)

C

2

AVDD

DRVDD时钟 C3

C3 C3 C3 C2 C2 C2

AVDD

C2

C3C3 C3 C3 C2 C2 C2

DRVDD

C2

C3=10uF (1±5%)(1/4W)巴伦单转差

巴伦

单转

差

巴伦

单转

差

巴伦单转差

巴伦单转差

输入信号

输入信号

输入信号

输入信号

AVDD

B 9 6 5 3 Q

TOP VIEW

图 6.1 B9653Q 非 SPI 模式典型应用图

上图所示为 B9653Q 的非 SPI 模式典型应用。

此种模式下基准采用内部 1.0V 基准，输入信号、时钟信号均需采用 4.2 节中的巴伦进

行单转差。此种模式下，CSB 接 AVDD，SCLK 接 GND，SDIO 接 AVDD，此时芯片输出模

式为双 lane 单帧补码输出，时序见 4.2 节。

B9653Q 内置上电复位电路，可以自动在电源开启后约 300 万个时钟周期后完成芯片复

位。此种方式采用芯片自动上电复位，需要配置 CSB、SCLK、SDIO 三个端口，其中 CSB

端口必须接高电平（DRVDD），SCLK 接低电平（GND），SDIO 如果接高，则进入双 lane

输出模式，SDIO 如果接低，则进入单 lane 输出模式。单 lane 模式仅能工作在 62.5MSPS 采

样率下，双 lane 模式能工作在 125MSPS 采样率下。推荐采样率为 125MSPS 时采用双 lane

22

B9653Q

模式。

此种模式下芯片上电复位即正常工作，用户无需通过软复位使芯片正常工作。但用户需

要保证芯片上电复位的时间段内时钟保持稳定。建议使用时先给出稳定的时钟信号，后给芯

片上电。如果上电时，时钟不稳定或者没有时钟信号，则芯片上电复位后进入不定态。

6.2 SPI 模式

123456789101112131415161718

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

545352515049484746454443424140393837

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

20

19

AVDD

AV

DD

AVDD

DRVDD

0.9V

R1 R1

R1

R1

R1

R1

R1

R1

R1 R1

R1=100Ω (1±5%)(1/4W)

R3=10KΩ (1±1%)(1/4W)

R3

C1

C2

C1=1uF (1±5%)(1/4W)

C2=0.1uF (1±5%)(1/4W)

C2

AVDD

DRVDD时钟

信号

CSB

信号

SDIO

信号

SCLK

C3C3 C3 C3 C2 C2 C2

AVDD

C2

C3C3 C3 C3 C2 C2 C2

DRVDD

C2

C3=10uF (1±5%)(1/4W)巴伦单转差

巴伦

单转

差

巴伦

单转

差

巴伦单转差

巴伦单转差

输入信号

输入信号

输入信号

输入信号

B 9 6 5 3 Q

TOP VIEW

图 6-2 B9653Q SPI 模式典型应用图

上图所示为 B9653Q 的 SPI 模式典型应用。

此种模式下基准采用内部 1.0V 基准，输入信号、时钟信号均需采用 4.2 节中的巴伦进

行单转差。此种模式下，通过 CSB、SCLK、SDIO 控制芯片的工作状态。其 SPI 的寄存器

的地址见 4.2 节。

此种模式下 B9653Q 可以随时使用 SPI 命令对芯片进行软复位。如果采用软复位，则需

要向地址为 0x08 的 SPI 寄存器里依次写入数值为 01，00 的命令，约 300 万个时钟周期后芯

片复位成功。如果采用此种模式，建议正常工作前的 SPI 命令为：向地址为 0x08 的 SPI 寄

存器依次写入 01，00。（此节数据均采用 16 进制）

23

B9653Q

七.应用注意事项

7.1 产品应用说明

1、使用过程中注意过电应力，以免导致产品电应力失效；

2、RBIAS 引脚用于设置 ADC 的内核偏置电流，应在 RBIAS 引脚上串联一个 10kΩ、

1%容差接地电阻；

3、VCM 引脚应通过一个 0.1μF 电容旁路至地；

4、VREF引脚应通过外部一个 0.1μF陶瓷电容和一个 1.0μF的电容并联组合旁路至地；

5、为了获得最佳的 B9653Q 电器性能和热性能，必须将 ADC 底部裸露焊盘连接至模拟

地（AGND）。PCB 上裸露的连续铜层应与 B9653Q 的裸露焊盘匹配。铜层上应有多个过孔，

获得尽可能低的热阻路径以通过 PCB 底部进行散热；

6、正常工作前需要对 B9653Q 进行复位，有两种方式可以使芯片复位，具体见第 6 章；

7、建议将所有空置引脚均接地；

8、为了减小通道间噪声，B9653Q 四个通道需要在 PCB 板相邻通道间添加过孔隔离结

构，过孔隔离结构需接地。如下图所示：

123456789101112131415161718

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

545352515049484746454443424140393837

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

20

19

隔离结构需接地

图 7.1 隔离结构

7.2 对电源的要求和推荐使用电路

当连接电源至 B9653Q 时，建议使用两个独立的 1.8V 电源：一个电源用于模拟输出

（AVDD），另一个用于数字输出（DRVDD）。对于 AVDD 和 DRVDD，应使用多个不同的

24

B9653Q

去耦电容以支持高频和低频。去耦电容应放置在接近 PCB 入口点和接近器件引脚的位置，

并尽可能缩短走线长度。

7.3 产品防护

7.3.1 ESD、电装及防护措施

静电放电敏感度等级应达到GJB 548B-2005中3015规定的2级，电压为2000V。器件应采

取防静电措施进行操作。推荐下列操作措施：

a) 器件应在防静电的工作台上操作；

b) 试验设备和器具应接地；

c) 不能直接用手触摸器件引线，应佩戴防静电指套和腕带；

d) 器件应存放在防静电材料制成的容器中；

e) 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或

丝织物；

f) 相对湿度应尽可能保持在 30%~70%。

7.3.2 包装

器件包装应至少满足以下要求：

a) 由无腐蚀的材料制成；

b) 具有足够的强度，能够经得起搬运过程中的震动和冲击；

c) 用抗静电材料涂敷过或浸渍过，具备足够的抗静电能力；

d) 能够牢固的把所装器件支撑在一定的位置；

e) 能保持器件引线不发生变形；

f) 没有锋利的棱角；

g) 能安全容易的移动、检查和替换器件；

h) 一般不使用聚氯乙稀、氯丁橡胶、乙烯树脂和聚硫化物等材料，也不允许使用有硫、

盐、酸、碱等腐蚀成分的材料，使用具有低放气指数、低尘粒脱落的材料制造为宜。

7.3.3 运输和贮存

器件在运输和贮存过程中，至少应满足以下要求：

a) 运输：在避免雨、雪直接影响的条件下，装有产品的包装箱可以用任何运输工具运

25

B9653Q

输。但不能和带有酸性、碱性和其它腐蚀性物体堆放在一起。

b) 贮存：包装好的产品应贮存在环境温度为 16℃~28℃，相对湿度不大于 30%~70%，

周围没有酸、碱或其它腐蚀性气体且通风良好的库房里。

八、用户关注产品信息

8.1 产品鉴定信息

表 8-1 产品鉴定信息

鉴定产品批次

鉴定执行标准

总规范名称及编号半导体集成电路通用规范GJB 597B-2012

详细规范名称及编号

附加技术条件

质量等级 GJB B级

鉴定情况

鉴定试验日期

鉴定试验机构

鉴定报告编号

8.2 研制生产单位联系方式

通信地址：北京市丰台区东高地四营门北路2号

邮政编码：100076

联系部门：市场二部电话/传真：010-67968115-6313/010-68757706

AD/DA 部张丛丛电话：010-67968115-8334/13522753220

26

B9653Q

附录 1、对应替代国外产品情况

附表 1 与国外产品性能比较

替代国外型号：AD9653 国外生产商：ADI

对比项国内产品（典型值）国外产品（典型值）

差异性、

兼容性分

析

采样精度 16 位 16 位一致

输入通道数 4 个 4 个一致

采样频率 125MSPS 125MSPS 一致

电源电压 1.8V 1.8V 一致

信噪比 77dBFS@fin=9.7MHz,fs=125MSPS 78 dBFS @fin=9.7MHz,fs=125MSPS 相当

无杂散动态

范围 94dBc@fin=9.7MHz,fs=125MSPS 96 dBc @fin=9.7MHz,fs=125MSPS 相当

积分非线性

误差 ±4.4LSB ±3.5 LSB 相当

微分非线性

误差 ±0.9 LSB ±0.7 LSB 相当

封装形式 CQFP72 QFN48

本产品为

陶瓷封

装，国外

产品提供

的是塑封

产品

Documents

4 通道 16 位 125MSPS 产品使用手册 - bmti.com.cn · 1 b9653q ver 1. 0 4通道16位125msps模数转换器 产品使用手册 产品型号：b9653q

4 通道 16 位 125MSPS 产品使用手册 - bmti.com.cn · 1 b9653q ver 1. 0 4通道16位125msps模数转换器产品使用手册产品型号：b9653q