1

5.5 总线时序 时序（ Timing ）描述各信号随时间的变化及相互间的因果关系。 总线时序描述 CPU 引脚如何实现总线操作 CPU 时序决定系统各部件间的同步和定时

什么是总线操作？

2

5.5.1 基本的总线操作 总线操作是指 CPU 通过总线对外进行的各种操作 8086 的总线操作主要有：

存储器及 I/O 的读操作 存储器及 I/O 的写操作 中断响应操作 总线请求及响应操作 总线空闲——指 CPU 正进行内部操作、不进行对外操作的总线空闲状态 Ti

什么是总线周期？

3

8086 的总线时序（续） 任何指令的取指都会产生存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 执行 IN 指令产生 I/O 读总线周期，执行 OUT 指令产生 I/O 写总线周期 CPU 响应可屏蔽中断时产生中断响应总线周期

指令 add [bx], ax 将产生那些总线周期？如何实现同步？

4

8088 的总线时序（续） 总线操作中的时序同步 CPU 总线周期采用同步时序：

各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（ CPU ）插入等待状态等待慢速部件（ I/O 和存储器）

CPU 与外设接口常采用异步时序，它们通过应答联络信号实现同步操作

5

最小组态的总线时序 本节展开微处理器最基本的 4 种总线周期

存储器读总线周期 存储器写总线周期 I/O 读总线周期 I/O 写总线周期

6

存储器写总线周期 P194T4T3T2T1

ALE

CLK

A19/S6 ～ A16/S3

AD15 ～ AD0A7 ～ A0 输出数据

A19 ～ A16 S6 ～ S3

READY （高电平）

M /IO

WR

7

存储器写总线周期 T1 状态——输出 20 位存储器地址 A19 ～ A0 ， IO

/-M 输出低电平，表示存储器操作； ALE 输出正脉冲，表示复用总线输出地址

T2 状态——输出控制信号 -WR 和数据 D7 ～ D0 T3 和 Tw 状态——检测数据传送是否能够完成 T4 状态——完成数据传送

8

8088 I/O 写总线周期T4T3T2T1

ALE

CLK

A19/S6 ～ A16/S3

A15 ～ A8

AD7 ～ AD0

A15 ～ A8

A7 ～ A0 输出数据

0000 S6 ～ S3

READY （高电平）

IO/M

WR

9

8088 I/O 写总线周期 T1 状态——输出 16 位 I/O 地址 A15 ～ A0 ， IO/-M 输出

高电平，表示 I/O 操作； ALE 输出正脉冲，表示复用总线输出地址

T2 状态——输出控制信号 -WR 和数据 D7 ～ D0 T3 和 Tw 状态——检测数据传送是否能够完成 T4 状态——完成数据传送

10

8088 存储器读总线周期T4T3T2T1

ALE

CLK

A19/S6 ～ A16/S3

A15 ～ A8

AD7 ～ AD0

A15 ～ A8

A7 ～ A0 输入数据

A19 ～ A16 S6 ～ S3

READY （高电平）

IO/M

RD

演示

11

8088 存储器读总线周期 T1 状态——输出 20 位存储器地址 A19 ～ A0 ， I

O/-M 输出低电平，表示存储器操作； ALE 输出正脉冲，表示复用总线输出地址

T2 状态——输出控制信号 -RD

T3 和 Tw 状态——检测数据传送是否能够完成 T4 状态——前沿读取数据，完成数据传送

12

8088 I/O 读总线周期T4T3T2T1

ALE

CLK

A19/S6 ～ A16/S3

A15 ～ A8

AD7 ～ AD0

A15 ～ A8

A7 ～ A0 输入数据

S6 ～ S3

READY （高电平）

IO/M

RD

0000

13

8088 I/O 读总线周期 T1 状态——输出 16 位 I/O 地址 A15 ～ A0 ， IO/-M

输出高电平，表示 I/O 操作； ALE 输出正脉冲，表示复用总线输出地址

T2 状态——输出控制信号 -RD

T3 和 Tw 状态——检测数据传送是否能够完成 T4 状态——前沿读取数据，完成数据传送

14

插入等待状态 Tw 同步时序通过插入等待状态，来使速度差别较大的两个部件保持同步 在读写总线周期中，判断是否插入 Tw

1. 在 T3 的前沿检测 READY 引脚是否有效2. 如果 READY 无效，在 T3 和 T4 之 间插入一个等效于 T3 的 Tw ，并在 Tw 前沿继续检测

READY 引脚是否有效3. 如果 READY 有效，执行完该 T 状态，进入

T4 状态

演示

15

最大组态下的 8088 时序111110

T4T3T2T1

A15 ～ A8

A19 ～A16

S6 ～ S3

由 8288产生

ALE

S2 ～ S0

CLK

A19/S6 ～ A16/S3

A15 ～ A8

DEN

写命令

AD7 ～ AD0 A7 ～A0

输出数据

DT/R

AMWTC MWTC

16

最大组态下的读总线时序111101

A15 ～ A8

A19 ～A16

S6 ～ S3

ALE

S2 ～ S0

CLK

A19/S6 ～ A16/S3

A15 ～ A8

DEN

由 8288产生

输入数据A7 ～A0

AD7 ～ AD0

T4T3T2T1

DT/R

MRDC

17

5.6 8086/8088 的多处理器系统 除主处理器外，附加若干个特定功能的处理器（如数值处理器）组成多处理器系统。 需进行总线的争用及相互通信。 最大模式用来实现多处理器系统。 P196 图 5.11

18

5.7 IBM PC 系统组成原理 5.7.1 IBM PC 系统的硬件结构 1. 支持 IBM PC 工作的核心部件 2. IBM PC 的系统板 3. 其他芯片 4. 扩充槽与扩充板 5. 其他零星硬件 5.7.2 IBM PC 主机板结构 1. CPU 电路 2. 存储器电路 3. I/O 结构电路及总线扩展槽

19

5.7.3 IBM PC/XT 机的内存分配 1. RAM 2. ROM 3. 保留区 5.7.4 IBM PC/XT机的 I/O 接口电路 5.7.5 PC 总线

20

第 4 章教学要求1. 了解 8088 的两种组态形式；2. 掌握最小组态下的引脚定义、总线形成和总线时序；3. 了解最大组态下的引脚定义、总线形成和总线时序；