7. Download Modul 4 MEDK - hsantoso.files.wordpress.com · Web viewRangkaian flip-flop mempunyai sifat sekuensial karena ... Informasi/data dimasukan melalui word in dan akan dikeluarkan

KEGIATAN BELAJAR 4: FLIP-FLOPa. Tujuan Pemelajaran

1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop

2. Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan benar

3. Menjelaskan fungsi rangkaian flip-flop

b. Uraian MateriFlip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

Gambar1: Keluaran dari pembangkit pulsa yang digunakan

sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T

Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan variabel masukan.

Modul ELKA.MR.UM.004.A 56

Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya. Macam - macam Flip-Flop:1. RS Flip-Flop2. CRS Flip-Flop3. D Flip-Flop4. T Flip-Flop5. J-K Flip-Flop

ad 1.RS Flip-FlopRS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0.Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:


S

R

Q

Q

Gambar 2. RS-FF yang disusun dari gerbang NAND

Tabel Kebenaran:

S B Q Q Keterangan0 0 1 1 Terlarang0 1 1 0 Set (memasang)1 1 1 0 Stabil I1 0 0 1 Reset (melepas)1 1 0 1 Stabil II0 0 1 1 Terlarang1 1 Q

n

Qn

Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

ad 2.CRS Flip-Flop

Tabel kebenarannya:

S R Qn +1


0 0 Qn0 1 01 0 11 1 terlarang

Keterangan:Qn = Sebelum CKQn +1 = Sesudah CKCRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

ad 3.D Flip-FlopD flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

D

Ck

Q

Q

S

R

RS FF

Gambar 4. D flip-flop

Tabel Kebenaran:


D Qn+101

01

ad 4.T Flip-Flop

Gambar 5. T flip-flop

Tabel Kebenaran:

T Q0 01 00 11 10 01 00 11 1

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.


ad 5.J-K Flip-FlopJK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

Q

Q

JK FF

Clear

J

Ck

K

Gambar 6. JK FF

Tabel Kebenaran:

J K Qn+1 Keterangan0 0 Qn Mengingat0 1 0 Reset1 0 1 Set1 1 Qn (strep) Togle

c. Rangkuman

Telah diuraikan konfigurasi flip-flop RS, CRS, D (Data), T (Togle) dan JK sebagai lima jenis flip-flop yang penting. Hubungan logika yang berlaku untuk masing-masing flip-flop adalah berbeda. Suatu flip-flop IC biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu IC tersebut dapat (atau


tidak dapat) memiliki masukan langsung untuk operasi asinkron/tak sinkron, masukan J dan K Data dan Clear. Masukan langsung hanya dapat berharga 0 diantara pulsa jam (Clock) ketika CK=0. Bilamana CK=1 kedua masukan asinkron harus dalam keadaan tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu pulsa, CK=1. Untuk flip-flop majikan budak (Master Slave), keluaran Q tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK berubah dari 1 ke 0, pada tepi pulsa kearah negatif flip-flop togle atau komplementer tidak terdapat secara komersial karena JK FF dapat juga digunakan sebagai T FF dengan menghubungkan langsung masukan J dan K seperti gambar dibawah.

d. TUGAS1. Berikan definisi dari suatu flip-flop!2. Tuliskan 2 fungsi dari flip-flop !3. Sebutkan jenis-jenis flip-flop yang pengaturnya

menggunakan jam (clock)!4. Gambarkan sebuah flip-flop RS yang tidak menggunakan

dan disusun dari pintu/gerbang NAND!5. Apa arti dari Men-Set flip-flop?

e. Test Formatif

I Berilah tanda silang pada jawaban yang paling benar!1. Flip-flop termasuk golongan/keluarga:

a. Univibratorb. Astabil Multivibratorc. Monostabil Multivibratord. Bistabil Multivibrator


2. Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah:a. JK FFb. D FFc. CRS FFd. RS FF

3. Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu:a. S=0 , R=0 c. S=0 , R=0b. S=1 , R=0 d. S=1 , R=1

4. Daerah stabil untuk RS FF yang dibangun dari pintu NAND yaitu:a. S=0 , R=0 c. S=1 , R=0b. S=1 , R=1 d. S=0 , R=1

5. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran:a. Q=1 , Qnot=0 c. Q=0 , Qnot=1b. Q=1 , Qnot=1 d. Q=0 , Qnot=0

6. Jenis flip-flop yang tidak mempunyai kondisi terlarang adalah:a. RS FF dari NAND c. JK FFb. CRS FF d. RS FF dari NOR

7. Daerah terlarang untuk CRS flip-flop adalah:a. R=1 , S=1 c. R=0 , S=1b. R=0 , S=0 d. R=1 , S=0

8. Pernyataan berikut merupakan fungsi dari flip-flop, kecuali:a. Memoryb. Pembangkit pulsa clockc. Rangkaian penggeser data


d. Rangkaian hitung9. Jenis IC yang melaksanakan fungsi NAND adalah:

a. 7402 c. 7473b. 7400 d. 7474

10. Jenis IC yang melaksanakan fungsi JK FF adalah:a. 7402 c. 7473b. 7400 d. 7474

II Jawablah pertanyaan berikut dengan tepat, jelas dan benar!1. Gambarkan dan buatlah tabel kebenaran dari CRS Flip-

flop!2. Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop!

f. Kunci JawabanI. 1. d 6. c

2. d 7. a3. a 8. b4. b 9. b5. c 10. c

II. Uraian1. Gambar CRS FF dan tabel

kebenaran

Tabel kebenaran:

S R Qn +10 0 Qn


0 1 01 0 11 1 terlarang

2. Gambar JK FF dan tabel kebenaran

Q

Q

JK FF

Clear

J

Ck

K

Tabel kebenaran:

J K Qn+1 Keterangan

0 0 Qn Mengingat0 1 0 Reset1 0 1 Set1 1 Qn (strep) Togle

g. Lembar Kerja

Judul 1 : RS FF , CRS FF dan D FF dengan gerbang-gerbang NAND

ALAT DAN BAHAN1. IC SN 7400 : 2 buah2. LED : 2 buah3. R : 220 Ω : 2 buah4. Multimeter5. Catu daya 5 Volt6. Breadboard7. Kabel penghubung secukupnya

GAMBAR RANGKAIAN


R-S Flip-flop

C-RS Flip-Flop

D Flip Flop

IC SN 7400

LANGKAH KERJAMERAKIT RS FF1. Buatlah rangkaian RS FF seperti pada gambar rangkaian

diatas.


2. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7.

3. Masukkan input logik pada input-input R dan S seperti pada tabel dibawah ini. Dan masukan hasil pengamatan ini ke dalam tabel I.

TABEL IINPUT OUTPUT

R S Q Qnot001110

011010

4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian RS FF.

MERAKIT CLOCK1. Buatlah C-RS FF seperti pada gambar rangkaian diatas.2. Masukkanlah tegangan +5V pada kaki 14 dan ground

pada kaki 7.3. Masukanlah input logik pada input R, S dan Clock seperti

pada tabel II, dan kemudian catat keadaan outputnya dan masukanlah hasilnya ke dalam tabel II berikut:TABEL II

INPUT OUTPUTR S C Q Qnot


00110011

00001111

01010101

4. Ulangilah percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja C-RS FF dengan gerbang NAND.

MERAKIT D FF1. Buatlah rangkaian D FF seperti pada gambar rangkaian

diatas.2. Masukkanlah tegangan +5V pada kaki 14 dan ground

pada kaki 7.3. Masukkan input logik pada input D dan Clock, lalu

amatilah keadaan outputnya dan catatlah hasilnya ke dalam tabel III.

TABEL III

INPUT OUTPUTD Clock Q Qnot0 00 11 01 1

4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian D flip-flop dengan gerbang NAND.


KESIMPULANApakah kesimpulan dari percobaan ini?

Judul 2 : JK Flip-Flop dan T Flip-Flop

ALAT DAN BAHAN1. IC SN 74732. R : 220 Ω : 2 buah3. LED : 2 buah4. Catu Daya 5 Volt5. Bread Board6. Kabel Penghubung secukupnya

GAMBAR RANGKAIAN

J-K FF induk Hamba

T FF Induk hamba

LANGKAH KERJA JK flip-flop Induk Hamba

1. Buatlah rangkaian JK FF seperti pada gambar diatas.


2. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11.

3. Berikan keadaan logik pada input J, K dan Clock. Lalu amatilah keadaan outputnya dan catat hasilnya pada tabel I.

4. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian JK FF induk hamba.

INPUT OUTPUTJA KA ClockA QA QAnot0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

INPUT OUTPUTJB KB ClockB QB QBnot0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

T FF Induk Hamba1. Buatlah rangkaian seperti pada gambar diatas.2. Masukan tegangan +5 V pada kaki 4 dan ground pada

kaki 11.3. Berikan input logik pada input T, lalu amati dan catat

keadaan outputnya pada tabel II berikut ini:TABEL


INPUT OUTPUTT (Togle) Q Qnot

01010101

KESIMPULANKesimpulan apakah yang diperoleh dari percobaan JK FF dan T FF ini?

KEGIATAN BELAJAR 5: REGISTER

a. Tujuan Pemelajaran 1. Dapat menganalisa dan menggunakan flip-flop dalam

rangkaian Register2. Menyebutkan macam-macam register dengan benar3. Menyebutkan fungsi dan kegiatan Register


4. Menggambarkan macam-macam Register5. Menjelaskan prinsip kerja macam-macam register

b. Uraian MateriRegister adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier.Ada 2 jenis utama Register yaitu:1. Storage Register (register penyimpan)2. Shift Register (register geser)Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain. Banyaknya kata/bit yang dapat disimpan, tergantung dari banyaknya flip-flop dalam register.Satu flip-flop dapat menyimpan satu bit. Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop.Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca pada keluaran Q.

Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam register geser flip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri atau kekanan atas perintah denyut lonceng (Clock). Dalam alat ukur digit, register dipakai untuk mengingat data yang sedang ditampilkan.


Ada 4 Shift Register yaitu:1. SISO (Serial Input Serial Output)

Gambar Register SISO yang menggunakan JK FFQ3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Prinsip kerja:Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka informasi didalam register akan digrser ke kanan selama tebing dari denyut lonceng (Clock).

Tabel Kebenaran (Misal masuknya 1101)

Clock ke Word in Q1 Q2 Q3 Q40 0 0 0 0 01 1 1 0 0 02 0 0 1 0 03 1 1 0 1 04 1 1 1 0 1

Register geser SISO ada dua macam yaitu:a) Shift Right Register (SRR)/Register geser kananb) Shift Left Register (SLR)/Register geser kiric) Shift Control Register dapat berfungsi sebagai SSR

maupun SLR


Rangkaian Shift control adalah sebagi berikut:

Geser Kiri

Out

Geser Kanan

Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. Jika SC=1, maka akan mengaktifkan SLR. Jika SC=0, maka akan mengaktifkan SRR. Gambar rangkaian selengkapnya adalah sebagai berikut:

SLR

DFF2

2

1 3

CLK

D QSerial out

DFF3

2

1 3

CLK

D Q

SC

DFF4

2

1 3

CLK

D Q

Serial inSRR

Clock DFF1

2

1 3

CLK

D Q

Serial in

Serial out

Keterangan:Jika SC=0,maka input geser kanan akan aktif. Keluaran NAND diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat tebing depan), maka informasi diteruskan ke output Q1. Dan output Q1 terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan.

TABEL KEBENARAN (jika input 1101)


Clock ke Input Q1 Q2 Q3 Q40 0 0 0 0 01 1 1 0 0 02 1 1 1 0 03 0 0 1 1 04 1 1 0 1 1

Informasi digit digeser kekanan setiap ada perubahan pulsa clock tebing atas. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop.

Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3, keluaran D-FF3 dimasukan ke D-FF berikutnya, sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri.TABEL KEBENARAN (jika input 1101)

Clock ke Input Q1 Q2 Q3 Q40 0 0 0 0 01 1 0 0 0 12 1 0 0 1 13 0 0 1 1 04 1 1 1 0 1

Register geser kiri berfungsi sebagai operasi aritmatika yaitu sebagai pengali dua untuk tiap-tiap flip-flop.

2. Register Geser SIPOAdalah register geser dengan masukan data secara serial dan keluaran data secara parelel.


Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF)

C

Clock

A D

DFF4

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D QData load

B

DFF1

2

1 3

CLK

D Q

DFF3

2

1 3

CLK

D Q

Read Out

Cara kerja:Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah diberikan satu komando (Read Out). Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1, maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-flop.Contoh: Bila masukan data 1101TABEL KEBENARANNYA:

Read Out Clock Input Q1 Q2 Q3

Q4A B C D

0 0 0 0 0 0 0 0 0 0 0

0 1 1 1 0 0 0 0 0 0 0

0 2 1 1 1 0 0 0 0 0 0

0 3 0 0 1 1 0 0 0 0 0

0 4 1 1 0 1 1 0 0 0 0

1 1 0 1 1 1 0 1


1

3. Register Geser PIPOAdalah register geser dengan masukan data secara jajar/paralel dan keluaran jajar/paralel.Gambara rangkaiannya adalah sebagai berikut: (PIPO menggunakan D-FF)

Clock

RReset

QD

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

R

D2 D0D1

R

QC QB

D3

QA

R

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

Cara kerja:Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0. Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1. Contoh:TABEL KEBENARAN:

Clock D1 D2 D3 D4

QD QC QB QA

0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 0 12 1 0 0 1 1 0 0 13 0 0 0 1 0 0 0 1

4. Register geser PISO

Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara deret/serial.


Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut:

SerialOut

B

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

Clock

C

DFF2

2

1 3

CLK

D Q

RR

A D

R

DFF2

2

1 3

CLK

D Q

Dataload

R

Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk Data Load diberi logik 1.Cara Kerja: Mula-mula jalan masuk Data Load = 0, maka semua

pintu NAND mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh.

Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1.


Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q.

Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb:

Reset

Input Control(IC)

Preset

Datajajar

Input Control = 0, berfungsi sebagai register geser SISOInput Control = 1, berfungsi sebagai register geser PIPO

Data IC Preset Reset0 1 1 01 1 0 10 0 1 11 0 1 1

Rangkaian kontrol diatas dapat disimbolkan sbb:

Input Control

52

Preset

3

Reset

4Data Paralel 1

Rangkaian selengkapnya adalah sbb:


D1

C

DataSeri

R

D

C

Q

C

R

DP

IC

D

C

D0

Q

QD

R

Q

D3

D

R

C

Q

D D

D2

QB

Clock

Q

QA

C

P

Q

R

DP

R

R

P

Q

QP

R

P

P

QC

D

C

P

C

Catatan:Jika IC=0, maka input yang dimasukan ke D0, D1, D2, D3

tidak mempengaruhi keadaan output QA, QB, QC, QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input D-FF secara serial, maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO.

Jika IC=1, maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output, tetapi output dipengaruhi oleh data paralel (D0, D1, D2, D3).

Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser PIPO.

c. RangkumanKarena suatu unit biner adalah memori 1 bit maka susunan n buah flip-flop dapat menyimpan kata n bit. Susunan ini dinamakan Register. Untuk memungkinkan pembacaan data


yang berurutan, maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. Konfigurasi seperti ini yang disebut dengan register geser. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Perhatikan pada uraian materi diatas bahwa tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan.Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi:1. Register SISO yaitu merupakan register yang masukan

datanya seri dan keluar secara seri. Penerapan Register ini yaitu untuk Register geser kanan, geser kiri. Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbang-gerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. Suatu penerapan untuk operasi-operasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2

2. Register SIPO yaitu merupakan register yang masukan datanya secara seri dan keluar secara paralel. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1, Q2, Q3 dan Q4 = 0, setelah clear diberi logik 1, clock diberikan, data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1, berturut-turut menuju ke kiri (data yang paling berarti) FF3 akan tersimpan logik 0, FF2 = logik 1 dan FF1=logik 1

3. Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri.


Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1, FF2, FF3, FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock. Sistem ini merupakan suatu konverter paralel ke serial.

4. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. Dan masing-masing flip-flop hanya digunakan sebagai suatu memori.

Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner. Sistem ini juga disebut pembangkit kata, kode atau huruf.Suatu register geser juga dapat dipakai untuk menimbulkan penundaan waktu ∆ dalam suatu sistem. Jadi suatu deretan pulsa masuk akan muncul pada keluaran suatu register n tahapan dengan penundaan waktu selama ∆=(n-1)TDisamping itu register geser juga dapat digunakan sebagai Ring Counter (pencacah sim vol). Jadi suatu pencacah sim vol mempunyai fungsi serupa dengan sebuah saklar Steping (Stepping Switch), karena setiap pulsa penggeser memajukan saklar itu sejauh satu langkah.

d. Tugas1. Apa yang dimaksud

dengan register?2. Ada berapa jenis

register, sebutkan!


3. Gambarkan rangkaian register SISO 4 bit menggunakan JK FF dan D FF serta jelaskan cara kerja masing-masing!

4. Gambarkan rangkaian register geser SRR dan SLR menggunakan Shift Control!

5. Kenapa dalam register SIPO dalam membaca keluaran paralel, input Read Out diberi logik 1?

e. Tes Formatif 1. Sebutkan 5 fungsi dari

Register?2. Apakah fungsi Clear pada

Register?3. Lengkapilah tabel kebenaran

berikut ini jika Shift Register tersebut mempunyai output 8 bit secara SIPO, dimana Q8 merupakan LSB!

Clock Data input Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q80 0 0 0 0 0 0 0 0 01 12 13 14 15 16 17 18 1

4. Gambarkan SIPO Shift Register tersebut diatas secara blok diagram?

f. Kunci Jawaban


1. Lima fungsi dari Register yaitu untuk:a. Memmory (menyimpan data)b. Penggeser data dari input seri ke output paralelc. Penggeser data kekanan (SRR) dan kekiri (SLR)d. Pembangkit barisan biner (sequence generator)e. Saluran penunda digital

2. Fungsi clear pada register untuk membersihkan data yang ada pada flip-flop (membersihkan memory) supaya sebelum data dimasukan output flip-flop semua dalam kondisi 0.

3. Tabel Kebenaran

Clock Data input Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q80 0 0 0 0 0 0 0 0 01 1 1 0 0 0 0 0 0 02 1 1 1 0 0 0 0 0 03 1 1 1 1 0 0 0 0 04 1 1 1 1 1 0 0 0 05 1 1 1 1 1 1 0 0 06 1 1 1 1 1 1 1 0 07 1 1 1 1 1 1 1 1 08 1 1 1 1 1 1 1 1 1

4. Blok diagram SIPO untuk tabel diatas


Q5

Q3

Q1

LSB

Clear

Q6

Serial Input

MSB

Q4

Q7

Q2

Q8

Clk

11111111

g. Lembar Kerja

Judul : Register

BAHAN KERJA1. IC SN 7473 (dual JK FF with clear) 2 buah2. IC SN 7400 (quadraple Z inputs NAND gate) 1 buah3. IC SN 7474 (dual DFF with Preset dan Clear) 2 buah4. IC SN 7495 (4 bit SRR or SLR) 1 buah5. IC SN 74164 (8 bit SIPO Shift Register) 1 buah6. Indikator (LED) 8 buah7. Rangkaian ClockALAT KERJA1. Papan percobaan2. Kabel penghubung3. Catu daya + 5 volt DC4. Multimeter

KESELAMATAN KERJA1. Selalu berhati-hati dalam membuat rangkaian.2. Meneliti terlebih dahulu sebelum melakukan percobaan.3. Menggunakan catu daya yang sesuai untuk setiap

percobaan.


4. Menanyakan kepada instruktur bila mengalami kesulitan.PETUNJUK UMUM1. Menyiapkan alat dan bahan yang diperlukan.2. Membuat rangkaian seperti pada gambar percobaan.3. Bila dalam merangkai telah baik dan benar, laporkan

kepada instruktur.4. Menyalakan catu daya.5. Memberikan keadaan logik seperti pada tabel.6. Memperhatikan dan mencatat hasilnya (outputnya).7. Melakukan percobaan sampai 2 atau 3 kali.8. Bila telah selesai melakukan percobaan mematikan catu

daya.9. Mengembalikan alat dan bahan ke tempat semula.10. Membersihk

an ruangan tempat percobaan.LANGKAH KERJA1. Percobaan I (SRR menggunakan JK FF).

Rangkaian gambar berikut:

Clear

Q3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Bit-bit dimasukkan ke Word in (masukkan kata). Sebelum pulsa clock diberikan, FF direset terlebih dahulu dengan cara memberikan logik 0 ke pin Clear. Masukkan data dengan memberikan pulsa clock sesuai tabel berikut:

Word in Clock QA QB QC QD


01101

2. Percobaan II (SRR menggunakan D FF)Buatlah rangkaian berikut:

Clear

Q3

FF3

1

2

3

4

5

J

CLK

K

Q

Q

Q4

FF4

1

2

3

4

5

J

CLK

K

Q

Q

Q1

FF1

1

2

3

4

5

J

CLK

K

Q

Q

Q2

FF2

1

2

3

4

5

J

CLK

K

Q

Q

Word in (SI)

Clock

Bit-bit dimasukkan ke input D FF-I. Sebelum pulsa clock diberikan, FF direset terlebih dahulu. Berikan data input dan catat outputnya dalam tabel berikut:

Input Clock OutputQA QB QC QD

01101

3. Percobaan III (Register PIPO menggunakan D FF)Buat rangkaian berikut:


R

DFF2

2

1 3

CLK

D Q

Clock

QA

D3 D2 D1

R

DFF2

2

1 3

CLK

D Q

D0

Reset

QB

R

DFF2

2

1 3

CLK

D Q

DFF2

2

1 3

CLK

D Q

QD

R

QC

Bit-bit dimasukkan pada input D0, D1, D2, D3. Sebelum pulsa clock dimasukkan, resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut:

ClockPARALEL IN PARALEL OUT

D0 D1 D2 D3 QA

QB

QC QD

0 0 0 10 1 0 11 1 0 11 0 0 1

4. Percobaan IV (SRR menggunakan IC SN 7495)Buatlah rangkaian berikut:

Serial InClock

Mode Control

7495

619

13121110

MODESERCLK1

QAQBQCQD

Terminal mode control diberikan kondisi “0”. Bit-bit dimasukkan ke terminal serial input. Masukkan data dan catat outputnya dalam tabel berikut:

Serial In Clock 1 Output

QA QB QC QD1101

5. Percobaan V (SLR menggunakan IC SN 7495)


Buatlah rangkaian berikut:

Serial In

Clock 2

7495

6

82345

13121110

MODE

CLK2ABCD

QAQBQCQD

Mode Control

Terminal mode control diberikan kondisi “1”, pulsa clock diberikan pada terminal clock 2. Bit-bit dimasukkan melalui input D. Masukkan data dan catat outputnya dalam tabel berikut:

Input D Clock 2 QA QB QC QD1101

6. Percobaan VI (SRR menggunakan IC SN 74164)Buatlah rangkaian berikut:

Clock

Reset

U15

74164

1

2

8

345610111213

9

A

B

CLK

QAQBQCQDQEQFQGQH

CLR

Serial In

Bit-bit dimasukkan melalui terminal input 1 atau 2, Clock dimasukkan melalui pin 8 dan reset melalui pin 9. Sebelum data dimasukkan resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut:


Input Clock QA QB QC QD QE QF QG QH0 0 0 0 0 0 0 0 0 010000000

Simpulkan dari masing-masing percobaan!


Documents

7. Download Modul 4 MEDK - hsantoso.files.wordpress.com · Web viewRangkaian flip-flop mempunyai sifat sekuensial karena ... Informasi/data dimasukan melalui word in dan akan dikeluarkan