A-SSCC 2011 Tokyo Press Conference - Asian Solid-State ... · 3 A-SSCCとは IEEE Solid-State Circuits Society (SSCS)主催の4番目※の学会として、Asian Solid-State Circuits

11

A-SSCC 2011 Tokyo Press Conference- Asian Solid-State Circuits Conference -

第七回アジア固体回路会議

2011年 9月6日日本記者会見（東京/東京大学）2010年 9月7日韓国記者会見（TBD）2010年 9月9日台湾記者会見（TBD）2010年 TBD 中国記者会見（TBD）

本日の電子データは以下のサイトにございますhttp://www.vdec.u-tokyo.ac.jp/a-sscc2011/

2

本日の記者発表次第

開会のご挨拶桜井貴康（東大） A-SSCC運営委員長

A-SSCC概要のご説明

招待講演・パネルのご説明黒田忠弘 A-SSCC招待プログラム委員長

教育セッションのご説明

各技術分野のご説明

・インダストリープログラム清水徹（ルネサスエレクトロニクス）

・アナログ杉本泰博（中央大学）

・データコンバータ奥田裕一（ルネサスエレクトロニクス）

・ディジタル荒川文男（ルネサスエレクトロニクス）

・SoC 清水徹（ルネサスエレクトニクス）

・RF 田中聡（ルネサスエレクトニクス）

・Wireline 岡田博之（ルネサスエレクトニクス）

・新技術・応用小谷光司（東北大学）

・メモリ竹内健（東京大学）

質疑応答

１２時終了予定

3

A-SSCCとは

IEEE Solid-State Circuits Society (SSCS)主催の４番目※の学会として、Asian Solid-State Circuits Conference (A-SSCC)が誕生。アジアに集積回路設計の新しい風を。毎年１１月頃アジア地区で開催。

※ 2004年までは2月のISSCC (International Solid-StateCircuit Conference)、６月のVLSI回路シンポジウム、９月のCICC(Custom Integrated Circuits Conference)の３つ

なぜ、今アジアか– 急速に発展するアジア– アジアの学生、研究者、技術者の啓蒙と技術交流の場– アジアの技術論文の掘り起こし

4

IEEE SSCS AdCom Conference Meetings Committee

Steering CommitteeChair: T. Sakurai

CK Wang, W. Sansen, A. Chandrakasan, T-D. Chiueh, M. Ikeda, etc.

Technical Program CommitteeChair: Shen-Iuan Liu, (Taiwan)

Co-Chair: Changhyun Kim(Korea)

Vise Chair: Tsung-Hsien Lin, (Taiwan)

Co-Vise Chair: Hong June Park(Korea)

LiaisonW. Sansen, (Belgium)

A. Chandrakasan, (USA)

Organizing CommitteeChair: Jinyong Chung, (Korea)

Conference ChairKinam Kim, (Korea)

Local

International

A-SSCC2011組織委員会

5

A-SSCC参加者数推移

0

100

200

300

400

500

2005 2006 2007 2008 2009 2010 2011

台湾新竹

中国杭州

韓国済州

日本福岡

台湾台北

中国北京

韓国済州

6

A-SSCC2011概要

第７回である今年は、「Integrated Circuits for Sustainable Future」というテーマのもと、11月14日～16日、済州島ラマダプラザホテルにて開催

アジアへの情報発信、アジアからの情報収集の場産業界のトレンドがわかるインダストリー・プログラムチュートリアルアジアならではの4つの基調講演高倍率の選別を受けたテクニカル論文

ISSCC、IEEE Journal of Solid-State Circuitsとも連携企画– 2005年から毎回、開催翌年１１月号のJSSCに16件の論文が掲載 –

Integrated Circuits for Sustainable Future

The design, manufacture, and research onelectronics are proliferating in Asia. Motivated bypursuing a better life quality, smart electronics forhealthy living and sustainable environment aregaining attention. Development of these technologieswill improve the lives for people in Asia and the wholeworld. Submitting papers which support the healthyliving and sustainable environment are highlyencouraged.

2011 Conference Theme

学会会場：ラマダプラザホテル

韓国済州島ラマダプラザホテル

~3km from the airport (~5-10min)

9

技術プログラム概況のご説明

10

投稿数／採択率の推移

Submitted Accepted

Taiwan:23

Japan:22

Korea:11China:5

Taiwan:58

Japan:44

Korea:32Singapore:14

HongKong:2 Macau:3

Macau:3 Singapore:6

India:13India:1

Iran:9

USA:23

USA:13

Belgium:11Netherlands:7

Netherlands:5

Belgium:7

Germany: 3Israel: 2

Italy: 2

Germany:1

Austria:2Egypt:1Finland:1Norway:1

Spain:1Switzerland:1UK:1France:1

Israel:1

UAE: 1

China:34

Malaysia: 3

11

論文概況：国別

論文投稿数: 270 採択率（採択数）: 36% (98/270)投稿国 : 25 採択された国 : 12

投稿採択

12

スケジュール

11月14日（月） 1日目チュートリアル

学生デザインコンテスト

ウェルカム・レセプション

11月15日（火） 2日目基調講演（2件）

パネルディスカッション

一般講演（インダストリーセッション含む）

バンケット

11月16日（水） 3日目基調講演（2件）

一般講演

13

招待講演・パネルのご説明

基調講演

11月14日（火） 11月15日（水）

Dr. Youm HuhCEO, Silicon Mitus, Inc., Korea

Dr. Toshiaki MasuharaPresident, Low-power Electronics Association & Project, Japan

Dr. Chung-Yu WuProfessor, National Chiao Tung Univ.Taiwan

“Future Direction of PowerManagement in Mobile Applications”

“Challenge of Low Voltage & Low Power IC toward Sustainable Future”

“Medical Electronics---A Challenging Research and Industry Frontier ”

Dr. Christofer ToumazouProfessor, Imperial College London, UK

“Disposable Semiconductor Healthcare Devices; From Digital Plasters to DNA Sequencing”

基調講演(1)

Dr. Youm HuhCEO, Silicon Mitus, Inc., 韓国“Future Direction of Power Management in Mobile Applications”

11月14日（火）, 8:50-9:35略歴: ソウル大学電子工学科卒、KAIST修士修了、スタンフォード大学PhD。スタンフォード大学コンピュータシステム研究所で3年間研究員。サムスン社でコンピュータシステム事業部の取締役を5年、サンノゼの現代電子アメリカで副社長とCTOを3年、HynixのシステムIC事業部で上級副社長と所長を務める。 HynixをスピンアウトしてMagnaChip Semiconductorを設立しCEOに就任。その後、 Silicon Mitus社を設立し現在に至る。 Silicon Mitus社は電力用アナログ半導体を専門とするファブレス会社。2009年にGlobal Semiconductor Associationから「注目スタートアップ」賞を受賞。Huh氏は他にも、韓国システム半導体産業フォーラム会長、韓国半導体産業協会副会長、 Global Semiconductor Associationのアジア・太平洋リーダシップ協議会会員、韓国技術アカデミー会員を兼務。

基調講演(1)

“モバイル分野における電力マネージメントの将来方向”

概要: 電子機器の電力管理は、従来の電力供給から”スマート”な管理へと変革している。従来は個別素子や小規模なICで扱えたが、近年のスマートフォーンやタブレットPCでは、電力変換効率、アーキテクチャから回路に至る徹底した節電、実装サイズやコストの低減、高精度な電力制御など、電力に関わるさまざまな管理ができるチップが必要とされている。更にはデジタルSoCと共に使うチップとしての期待も高い。本講演では、次世代モバイル製品に求められる電力管理機能の動向と課題と解決について議論する。

基調講演(2)

増原利明博士超低電圧デバイス技術研究組合（LEAP）専務理事, 日本“Challenge of Low Voltage & Low Power IC toward Sustainable Future”

11月14日（火）, 9:40-10:25略歴: 1967年京都大学電子工学科卒、69年修士、77年博士。69年から74年まで日立製作所中央研究所研究員。ディプリーション負荷NMOS ICとMOSトランジスタのサブスレッショルド領域のモデリングを研究。 74年から75年に米国カリフォルニア大学バークレイ校EECSの特別生。2重拡散MOSトランジスタとCMOSプロセスを研究。75年に日立に戻り高速CMOSSRAMを研究。97年部長、その後主幹研究員。2001年から2007年までASET（技術研究組合超先端電子技術開発機構）専務理事として MIRAIプロジェクトのプロジェクト副リーダ。10年から現職。 IEEE と電子情報通信学会の会員。94年にIEEE fellow、11年にLife Fellow。 VLSI回路シンポジウムのプログラム委員長（92-93年）、シンポジウム委員長（96-97年）。98年から2000年まで IEEE SSCSの管理委員。IEEE Solid-State Circuit Award (1990) やIEEE third Millennium Medal (2000)など受賞多数。

基調講演(2)

“持続可能な将来を目指した低電圧・低電力集積回路の挑戦”

概要: 将来は、高効率なモバイル・ウェアラブル・インプランタブル電子情報機器が、ネットワークでクラウドコンピュータに接続されて人々にデータや情報の提供や交換が行なわれたり、ロボットのネットワークやヘルスケアシステムやスマートグリッドなどの様々なシステムに接続される。極小サイズの電子端末がバッテリや環境エネルギーで動作し、高効率で堅牢で安全なデータセンタや交通サービス、ヘルスケアシステム、スマートグリッドなどに接続される。処理性能や記憶容量の増強・低電力化以外にも、センサやアナログ機能もこれまで以上に低電力にならなければならない。しかし、CMOSの微細化は、これまでのように平らな道のりではない。デバイスや回路の限界が近づいている。本講演では、CMOS集積回路の過去・現在・未来を低電圧・低電力技術に焦点を当てて議論する。ばらつきのないトランジスタや不揮発性メモリ、SRAMやDRAMを置き換え得るスイッチ素子、低電圧アナログやRF回路、電源回路、3次元チップ積層やウェハ積層など、キーとなるデバイス・回路技術について議論する。

基調講演(3)

Dr. Chung-Yu Wu, 国立交通大学教授, 台湾“Medical Electronics---A Challenging Research and Industry Frontier”

11月15日（水）, 8:30-9:15略歴: 国立交通大学の主任教授。台湾ナノテク国家プログラムのプログラム責任者。1998年 IEEE Fellow。 IEEE CAS（回路とシステム分科会）の会議担当副会長（04-05）とBoG（Board of Governor）会員（03）。 1994 IEEE APCCAS会議委員長。 IEEE Proceedings 03年11月Nanoelectronics 特集号とIEEE Trans on CSVTの97年8月マルチメディア特集号の招待編集者。 Nanoelectronics and Giga-scale Systemsの技術委員会委員長、ニューラル技術委員会とマルチメディア技術委員会の委員長。CAS 台北チャプタ長、 IEEE 台北セクション長。 07年から10年まで国立交通大学の学長、 SoCの国家プロジェクトのプログラム責任者。現在、Taiwan Engineering Medicine & Biology Association (TWEMBA) の会長として、生体医療用デバイスと電子工学の研究開発を推進。

基調講演(3)

“医用電子工学：研究と産業の挑戦”

概要: 高齢化社会の到来に伴い、高品質で低コストなヘルスケアと医療診断・治療が求められている。医用電子は電子産業の将来を切り開く最先端になっている。神経疾患の難病や慢性病に用いる高度な測定器や臨床装置、生物を模倣したデバイスやシステム、人口内臓などが多彩な技術を集積して実現されている。医用電子工学は工学と生物学と医学を橋渡しして、新しい産業と科学を創出する機会にあふれている。講演では、２つの埋め込み型医用電子システムを紹介する。一つは人口視力のための網膜下埋め込みシステムであり、光を電気パルス信号に変換して神経節細胞を刺激し視覚を回復する。もう一つはてんかん患者のための閉ループdeep brain stimulation (DBS)システムで、患者の脳皮質電図（ECoG）を検出し電気刺激パルス信号を自動生成しててんかんを抑える。後に研究の課題と医用電子工学の展望を述べ、台湾での取り組みについても紹介する。

基調講演(4)

Christofer Toumazou 博士インペリアル・カレッジ・ロンドン教授, 英国“Disposable Semiconductor Healthcare Devices; From Digital Plasters to DNA Sequencing”

11月15日（水）, 9:20-10:05略歴: インペリカル・カレッジ・ロンドンの医用工学研究所の所長・主任科学者。Toumaz Technology の創始者でCEO。 DNA Electronicsの会長兼CEO。生物を模倣した技術を研究する Winston Wong Centreのセンター長。超低電力IC用電流モードアナログ回路を発明する。この業績により33歳でインペリカル・カレッジ・ロンドンの史上最年少の教授に就任。シリコン技術を生体医療と生命科学に応用。最近ではDNA解析に取組み、遺伝学、分子生物学、テイラー創薬に革新を生む。DNA塩基解析を半導体技術で行う。

基調講演(4)

“ヘルスケア用使い捨て半導体デバイス：デジタル外用薬からDNA解析装置まで”

概要:ライフスタイル、ヘルスケア、生活の質に関わる新しい技術の波が押し寄せている。ヘルスケアに対する世界の要求は変化している。人口構成が高齢化する世界。少ない運動量のライフスタイルやファーストフードダイエットなどで糖尿病（タイプ２）や心血管疾患に若くして罹る可能性が高くなっている。その結果、医療の長期化・継続性が必要になり、ヘルスケアのためのインフラ整備が負担になっている。本講演では、講演者がこれまでに開発したセンサー技術を紹介する。人体通信を使った使い捨てデジタル外用薬や電源の要らない血圧計、シリコン製の人工すい臓、半導体技術を用いたDNA塩基配列解析装置チップなどについて紹介する。こうした技術はいずれも半導体技術から生まれたイノベーションである。ビジネスモデルについても議論したい。

パネル討論 (1)

医療電子は半導体産業の次の成長エンジンとなるか？（Will ”medical electronics” be the next big engine for semiconductor industry?）

概要: 医用電子工学に対する関心が産学共に高まっている。しかしそれは、半導体が関与してきたこれまでのものとは大きく異なる。例えば、医用デバイスは実用までに臨床テストやFDA認証などの過程が要る。市場に出るまでに10年も要する。加えて、医者と緊密に協働することが肝要である。本パネル討論では、専門家からそれぞれの研究内容と商品化のための技術や現実の課題について話を聞く。「AかBか？」といったディベートではなく、それぞれのビジョンを聞くイブニングセッションである。

パネル討論 (1) オーガナイザ: Tai-Cheng Lee, C-K Wang, 国立台湾大学, 台湾司会: Shey-Shi Lu,国立台湾大学, 台湾パネリスト / Position:

1. C-Y (Peter) Wu,国立台湾大学/ 台湾の大学での医療電子工学の状況2. Hoi-Jun Yoo, KAIST / ウエアラブルヘルスケア3. Zhihua Wang, 清華大学 /ウエアラブルヘルスケア4. 太田淳,奈良先端科学技術大学院大学/埋込めるエレクトロニクス5. Christofer Toumazou, インペリアルカレッジ / 埋込めるエレクトロニクス

- 各国における医療電子工学の研究- 研究のハイライト- 医者との連携の方法- 医療電子の研究成果を大量生産につなげる方法

パネル討論 (2)

0.5V以下のSoCプラットフォームは誰がどのように作るのか？（0.5V and beyond SoC platform; How and who can make it up?）

概要: 近0.5V以下のICの研究が産・学の研究所から発表されている。回路技術、電源制御、新デバイス構造、EDAツールなど多分野に及ぶ。しかし、0.5V以下の極低電圧の応用は、人体通信や医療電子、センサネットワーク、ウエアラブル装置など、市場は未だニッチである。0.5V以下の極低電圧を研究するためには、技術分野間の緊密な連携と適化が必要である。このパネル討論では、問題点を解説し、アプリケーションごとにアプローチの仕方を議論し、目指すゴールを描く。

パネル討論 (2)

オーガナイザ: 新居浩二, ルネサスエレクトロニクス, 日本司会: 高宮真, 東京大学, 日本

パネリスト: 1. 低電力デバイス:

(Ultra-thin-body SOI) 杉井信之, LEAP, 日本2. 設計手法と製造:

Sang H. Dhong, TSMC, 台湾3. 回路設計:

(メモリ) M.F. Chang, 国立清華大学, 台湾(アナログ/RF) Hyun-kyu Kim, ETRI, 韓国

4. 応用:(DSP) Alice Wang, TI, 米国(人体通信/医療/健康) Jos Huisken, IMEC, ベルギー(MCU) 大石司, ルネサスエレクトロニクス, 日本

27

チュートリアルのご説明

28

チュートリアル(11/14月)

４トラックのチュートリアル（各８０分２回）

“CDR回路の設計”Jri Lee, 国立台湾大学（台湾）

“三次元積層向け誘導結合接続”三浦典之, 慶応大学（日本）

“移動体機器向け高性能CPU/GPU設計”Byeong-Gyu Nam, 忠南大学（韓国）

“無線通信型医療・ヘルスケア向けＣＭＯＳＩＣ設計”Zhihua Wang, 精華大学（中国）

29

学生デザインコンテストのご説明

30

学生デザインコンテスト（SDC）（11/14月）

【目的】学生のモチベーション向上および教育

論文としての質、プレゼン能力以外にディスカッション能力、チップの完成度を評価

次世代を担う優秀な技術者の育成

【方法】・採択された学生論文からSDC委員が候補を選択

（本年は各分野のハイライト論文から14件をノミネート）

・学会期間中に、口頭発表＋ポスター＋デモを実施・SDC委員によりベストデザインの選定

その他、産業界からの参加者との密な交流も期待

31

各技術分野のハイライト


・インダストリープログラム

・アナログ

・データコンバータ

・ディジタル

・SoC・RF・Wireline・新技術・応用

・メモリ

A-SSCC 2011Industry Sessions

インダストリー・セッション

2011年9月6日

ルネサスエレクトロニクス株式会社プラットフォームインテグレーション統括部

清水徹

インダストリー・セッション1

セッション名 : SoCの革新的技術 System-on-Chip Innovations

An 18ms-Latency Wireless High Quality Codec SoC for Full HD Streaming (Samsung)IEEE 802.11nに準拠したワイヤレスLANの高解像映像ストリーミングを実現するCodec用SoC。18msの小レイテンシーでゲームやPCでも利用可。

The Second Generation Intel® CoreTM: a Highly Integrated High Performance Multi IA-Core and Processor Graphics Chip (Intel)IAコアを4個搭載したチップの設計手法やデバッグ容易化技術。

A Dynamic SIMD/MIMD Mode Switching Processor for Embedded Real-time Image Recognition Systems (Renesas)組込み用の動画像認識システム向けに開発された画像認識プロセッサ。SIMD/MIMDと動作モードを切り替えることができる。

33

インダストリー・セッション2

セッション名 : 低電力や通信インタフェースの要素技術Power and Signaling Building Blocks

0.8-V Start-up 92% Efficiency On-Chip Boost DC-DC Converters for Battery Operation Micro-Computers (Renesas)電池駆動のマイコン搭載に適した、高速な反応速度と効率を両立させたDC-DCコンバータ。PFM制御方式をベースにPWM並みの効率実現。

On Overcoming the Limitations of Single-Ended Signaling for Graphics Memory Interfaces (Rambus)グラフィックス用DRAMの高速インタフェース。12.8Gbpsを実現。

Digitally-assisted analog circuits for a 10 Gbps, 395 fJ/b optical receiver in 40 nm CMOS (Oracle)キャリブレーション用のデジタル・アシスト回路の付加により、高性能・低電力を実現した光通信用レシーバー回路。

34

35




・アナログ


・ディジタル


・メモリ

36

アナログ分野の概況

電源回路分野から1セッション -Session 1： Power Management

フィルタや回路技術分野で1セッション -Session 9: Analog Techniques

有線通信・ミクストシグナルと共同で1セッション -Session 13: Timing and Mixed Signal Techniques

•投稿41（昨年：34），採択15（昨年：12），採択率37% （昨年：35%）

SoC設計に欠かせないアナログ回路や電源回路などに関する卓越した研究成果を採択

国名日本台湾中国韓国マカオオラン

ダUSA 香港

シンガポール

イランマレーシア

フランス

投稿数 6 13 4 6 1 1 1 1 2 3 2 1

採択数 4 4 2 3 1 1 0 0 0 0 0 0

採択率(%) 67 31 50 50 100 100 0 0 0 0 0 0

37

アナログ分野のハイライト論文

注目論文2件を紹介

A 80-mV Input, 56 Times Faster Startup Dual-Mode Boost Converter with Charge-Pumped Pulse Generator for Energy Harvesting (東京大学、STARC) [1-1]

A 106dB PSRR Direct Battery Connected Reconfigurable Class-AB/D Speaker Amplifier for Hands-free/Receiver 2-in-1 Loudspeaker (Media Tek) [9-1]

38

アナログ分野注目論文（1）

論文番号[1-1] 東京大学とSTARCの発表

バッテリーを用いない自己発電型システムにおける電源管理モジュールの提案

80ミリボルトという僅かな電圧を1.3ボルト程度に昇圧する

起動時間も僅か4.8ミリ秒

80ミリボルトという極小電圧動作を達成するためにはトランジスタの閾値ばらつきを抑える必要があるが、各トランジスタが自己調整する機構を開発

65nmプロセスで実証

A 80-mV Input, 56 Times Faster Startup Dual-Mode Boost Converter with Charge-Pumped

Pulse Generator for Energy Harvesting

39

アナログ分野注目論文（2）

論文番号[9-1] Media Tek の発表

ハンズフリー機能のある携帯端末では、ハンズフリー時の拡声用アンプと通常通話時用のアンプの2種類が必要になるが、これら2種類のアンプを集積化して1個の回路のまとめた

ハンズフリー用にはD級アンプで大パワーを高効率に、通話用にはAB級アンプで高品質に増幅

アンプへの入力回路は回路構造を切り替えられるように設計し、2つのアンプでシェアーすることにより低コスト化を図った

0.153m プロセスで試作

A 106dB PSRR Direct Battery Connected Reconfigurable Class-AB/D Speaker

Amplifier for Hands-free/Receiver 2-in-1 Loudspeaker

40




・アナログ


・ディジタル


・メモリ

41

データコンバータ回路分野の概況

国名台湾

中国

日本米国ベルギー韓国シンガ

ポールオラン

ダ

マレーシア

イタリアドイツ英国スペ

イン内マカオ

投稿数 12 12 2 8 4 4 2 2 1 1 1 1 1 1採択数 5 3 2 2 2 2 1 1 1 0 0 0 0 0

データコンバータとしては過去多の投稿数SoCに不可欠なADC, DACを支える卓越した研究成果を採択

投稿数採択数採択率

2008 38 14 36.8%

2009 27 7 25.9%

2010 33 12 36.4%

2011 50 17 34.0%

論文数推移

国別論文数

42

セッション紹介

Session 2 SAR and Binary-Search ADCsCHAIR: Soon-Jyh Chang

CO-CHAIR: Yuichi Okuda

Session 10 Sigma Delta ConvertersCHAIR: Yong Ping Xu

CO-CHAIR: Hung S. Li

Session 14 Nyquist Rate ADCs and Time-to-Digital ConvertersCHAIR: Yong Moon

CO-CHAIR: Kwang-Hyun Baek

43

データコンバータ回路分野注目論文（1）

University of Macau (中国、マカオ)の発表[2-2] 近年、微細CMOSのADCで主流のアーキテクチャとなったSAR（逐次比較

型）を、２段パイプライン × ２系列のタイムインタリーブで使い、高速高精度化を実現

タイムインタリーブで問題となる２系列のミスマッチ（オフセット）を回路内で効率的に補正

65nm CMOSで製造し、 0.21mm2 のコア面積

160MS/s でENOB（有効ビット数）は8.91bit、消費電力は僅か2.72mW（電源電圧1.1V)であり、FoM（変換効率）は35fJ/convと極めて高い。

A 35fJ/conv-step 10b 160 MS/s Pipelined-SAR ADC with Self-Embedded Offset Cancellation

44


Katholieke Universiteit of LeuvenとGhent University（ベルギー）の発表[10-2]

960MHz のクロックで動作する帯域40MHzの連続時間デルタシグマADC アナログミスマッチをデジタル処理でキャリブレーション

通信の広帯域化に対応すべくデルタシグマADCの広帯域化を推し進める開発

90nm CMOSで製造し、コア面積 0.28mm2、消費電力 69.6mW（電源電圧1.1V)、ENOB（有効ビット数）11.8bit、FoM（変換効率）0.24pJ/convを達成

A 40MHz 12bit 84.2dB-SFDR Continuous-Time Delta-Sigma Modulator in 90nm CMOS

45


パナソニックと東工大の発表 [14-3] アナログ電圧信号を時間信号（クロックの位相）に変換し、時間領域でのSAR

(逐次比較) により量子化する、新しいアーキテクチャを提案

アナログ電圧信号を扱わないため、回路の大部分がスタンダードロジックセルで構成され、CMOSの微細化に伴って面積のスケーリングが可能

微細化に適した新アーキテクチャとして注目される。

90nm CMOSで4.4GS/sの4bit ADCを試作、コア面積は0.058mm2、消費電力24.5mW（電源電圧1.3V）であった。

A Time-Domain Architecture and Design Method of High Speed A-to-D Converters with Standard

Cells

46




・アナログ


・ディジタル


・メモリ

47

Digital Circuits and Systems（DCS）

SoCのハイパフォーマンス化／回路のロバスト化／低消費電力化に欠かせない要素回路/インテグレーション技術に関する卓越した研究成果を採択．

投稿27（26@’10）、採択7（9@’10）、採択率26％（35％@’10）- 国別投稿数：日本 9、インド 8、中国 3、台湾 2、韓国 2、

イラン 2、米国 1- 国別採択数：日本 6、韓国 1

DCS分野は2セッション構成、Session16はSoC&SPSとのジョイント- Session 8 : Circuit Techniques for Robustness and Performance

Enhancement- Session 16 : Lowpower Circuits and Multimedia SoCs

48

DCS分野のハイライト論文

An On-Chip Timing Jitter Measurement Circuit Using a Self-Referenced Clock and a Cascaded Time Difference Amplifier with Duty-Cycle Compensation (群馬大学、日本)[8.1]

Rotary Coding for Power Reduction and S/N Improvement in Inductive-Coupling Data Communication (慶応大学、日本)[8.2]

Correlations between Well Potential and SEUs Measured by Well-Potential Perturbation Detectors in 65nm (京都大学、日本)[8.3]

49

DCS分野注目論文(1)

An On-Chip Timing Jitter Measurement Circuit Using a Self-Referenced Clock and a Cascaded

Time Difference Amplifier with Duty-Cycle

群馬大学(日本)の論文 [8.1]

リファレンスクロックを用いないオンチップクロックジッタ測定回路

時間差増幅器を用いて、精度を向上従来回路に比べて面積を大幅に縮小 3.5GHzのクロックに対して2.8ps、820MHzのクロックに対して

28fsの解像度を実現

50


Rotary Coding for Power Reduction and S/N Improvement in Inductive-Coupling Data

Communication

慶応大学(日本)の論文 [8.2]

三相信号の回転方向に情報をコーディングすることにより、データとクロックを同時に送ることが可能なインダクタ結合通信方式

クロック専用のトランシーバが不要なこと、CDR回路が単純化できることから、従来比５０％の低電力化に成功

51


Correlations between Well Potential and SEUs Measured by Well-Potential Perturbation

Detectors in 65nm

京都大学(日本)の論文 [8.3]

パーティクルヒットによるウエル電位の変動とシングルイベントアップセット(SEU)の相関関係を実験的に検証

ウエル電位をバランスを崩したインバータというシンプルな回路で計測することにより、チップ内に多数配置することが可能になった

52




・アナログ


・ディジタル


・メモリ

53

SoC・ｼｸﾞﾅﾙﾌﾟﾛｾｯｼﾝｸﾞの概況

デジタルコミュニーケーションシステムで1セッション

-Session 12：Digital Communication Systems

デジタル回路との共同で１セッション

-Session 16: Low Power Circuits and Multimedia SoCs

•投稿25（昨年：16），採択10（昨年：9），採択率40% （昨年：56%）

（台湾4, 日本2, 米国2, 韓国1, ドイツ1）

•従来比1/4-1/20の低消費電力での高性能デジタルコミュニケーションや、0.5Vレベルの高精細画像処理がSi実証されGreenイノベーションが拡大している。

サステイナブルシステムに向けてのアルゴリズム、回路の協調設計によるコミュニケーション・マルチメディア・メディカルアプリケーション向けの高エネルギー効率の信号処理技術論文を採択

54

本分野のハイライト論文


A 92mW Real-Time Traffic Sign Recognition System with Robust Light and Dark Adaptation (Korea: KAIST)[16-3]

A 7Gb/s SC-FDE/OFDM Baseband MMSE Equalizer for 60GHz Wireless Communications (USA: UCLA)[12-1]

A Micropower Biomedical Signal Processor for Mobile Healthcare Applications (Taiwan： National Chiao Tung University)[12-3]

55

SoC・ｼｸﾞﾅﾙﾌﾟﾛｾｯｼﾝｸﾞ注目論文（1）

環境変化（明るさ等）に対しロバストな道路標識認識システムを実装

画像前処理、認識処理、それぞれに対応したプロセッサーをネットワーク構成で接

続した構成。

130nm CMOSプロセスで30fps(QVGA)処理時に92mW(1.2V, 200MHz)を実

現

ガウシアンフィルタ演算では可変ビット長演算、パイプライン等でメモリ・演算器等

のハードウエアを大幅に削減して、54%の消費電力を削減。

特徴点抽出も高精度のsupport vector machine (SVM) アルゴリズムの工夫に

より54%の消費電力を削減。

A 92mW Real-Time Traffic Sign Recognition System with Robust Light and Dark Adaptation

(Korea: KAIST)[16-1]

56

SoC・ｼｸﾞﾅﾙﾌﾟﾛｾｯｼﾝｸﾞ注目論文（2）

A 7Gb/s SC-FDE/OFDM Baseband MMSE Equalizer for 60GHz Wireless Communications

(USA: UCLA)[12-1] 65nm CMOSプロセスを用いた60GHzワイヤレスコミュニケーション用SC-

FDE/OFDM MMSE(Minimum mean squared error)イコライザ。

コアサイズ：1.12mm2。シンブルサンプルレート：1.46GS/s @1V。

16QAM変調の場合、5.84Gb/sのスループットを124mW @SC-FDE 88mW

@OFDM の消費電力で実現。

1.2V動作時、シンブルサンプルレート：1.76GS/s、スループット7Gb/s 消費電

力は、 208mW @SC-FDE、148mW @OFDM。

SC-FDE/OFDMコンボでのHW共用化、4並列信号処理による512FFT/IFFT、

MMSE イコライザを1/4のサンプルレート動作.。

57

SoC・ｼｸﾞﾅﾙﾌﾟﾛｾｯｼﾝｸﾞ注目論文（３）

主にECGモニタを目的としたBiomedical Signal Processor (BSP)

BSP（サンプル毎に、フィルタリング）, 32bit RISC（患者に合わせてのパラメータ

チューニング）, Crypto（プライバシ保護暗号化、モバイル環境での鍵交換・認証

）の3coreから構成される。

従来品は低周波数動作であったものを、高周波数(25MHz)動作と大部分の時

間をスリープ状態にすることで、低消費電力化を実現。

90nm CMOS エリアサイズ：1.17mm2

ＥＣＧアラーム時（心電図の異常を検知するアラーム）の消費電力は、38uW

@25MHz, 0.5V。（内メモリ部は35uW)

A Micropower Biomedical Signal Processor for Mobile Healthcare Applications

(Taiwan： National Chiao Tung University)[12-3]

58




・アナログ


・ディジタル


・メモリ

59

ＲＦ回路分野の概況

トランシーバとそれに関する要素回路-Session3: Dividers, VCO & PLL

送信回路と変調器-Session11: RF TRANSMITTER AND MODULATOR

トランシーバ集積化技術-Session15: TECHNIQUES FOR TRANSCEIVER

INTEGRATION

•昨年同様投稿論文中のほとんどが実チップ評価であり、投稿論文全体の質が継続して向上

•投稿57（昨年：67），採択18（昨年：18），採択率32% （昨年：27%）

ＲＦ回路技術に関する新研究成果を採択

採択内訳：台湾：6件、シンガポール4件、欧州4件、日本2件、米国2件

60

RF分野のハイライト論文


An 85-GHz Injection-Locked Frequency Divider with Current-Reuse Pre-Amplifier Technique（台湾、国立台湾大学） [3-3]

A 434GHz SiGe BiCMOS Transmitter with an On-Chip SIW Slot Antenna

（シンガポール、A STAR） [11-1] An Ultra-low-cost Bluetooth SOC in 0.11-um CMOS（シンガポール、メディアテック） [15-1] A 60 GHz 16 Gb/s 16QAM Low-Power Direct-

Conversion Transceiver Using Capacitive Cross-Coupling Neutralization in 65 nm CMOS（日本、東京工業大学） [15-3]

61

RF回路分野注目論文（1）

台湾、国立台湾大学[3-3] 90-nm CMOSを適用した85-GHz動作のインジェクションロック

型周波数分周器の発表

Current reuse技術の適用によりわずか2.33mW(1.2V)の消費電力にて、85GHz動作にて14.8%のロックレンジを達成。

上記回路をチップサイズ0.31mmx0.21mm2で実現

An 85-GHz Injection-Locked Frequency Divider with Current-Reuse Pre-Amplifier Technique

62


シンガポール、A STAR [11-1] 0.13-um BiCMOSを適用した434-GHz動作の送信回路の発表

チップ上に、発振器、バッファ、変調器、電力増幅器、3逓倍器と

SIW(サブストレート集積ウェーブガイド)アンテナを集積

アンテナ効率49%にて、434GHzで-20dBmの出力電力を達成。

A 434GHz SiGe BiCMOS Transmitter with an On-Chip SIW Slot Antenna

63


シンガポール他、メディアテック[15-1] 0.11-umCMOS を適用したBluetooth用トランシーバの発表。ア

ンテナとの整合をとるトランスも集積化。

小型化のため10GHz(4xLO)発振器を搭載し、先行発表例に対して30%以上の小型化達成(RF+PMU:1.8mm2)

受信感度は35mAの消費電流に対して-95.5dBm (BDR), -96.5dBm (EDR2), -89dBm (EDR3)と各変調方式に対して十分な特性を達成。

+10dBmの送信電力を45mAで達成。

An Ultra-low-cost Bluetooth SOC in 0.11-um CMOS

64


日本、東京工業大学[15-3] 60GHz帯の16QAM変調に対応するトランシーバ回路の

発表

65n CMOSを適用し、QPSK 10Gb/sと16QAM 16Gb/s動作にて送信時消費電力181mW, 受信時消費電力138mWでの動作を実現

容量のクロスカップル接続方式を適用することで、逆方向アイソレーションの改善、同相除去特性の改善を図っている。

A 60 GHz 16 Gb/s 16QAM Low-Power Direct-Conversion Transceiver Using Capacitive Cross-Coupling Neutralization in 65 nm

CMOS

65




・アナログ


・ディジタル


・メモリ

66

有線通信・ﾐｸｽﾄｼｸﾞﾅﾙ回路分野の概況

有線通信・ﾐｸｽﾄｼｸﾞﾅﾙ回路分野から１セッション

Session 5：Phase-Locked Circuits & I/O Links

国名韓国台湾中国インドオーストリア

ベルギー USA 日本

投稿数 1 7 2 1 1 1 5 3採択数 1 2 1 0 0 1 3 1

採択率（％） 100 28.6 50 0 0 100 60 33.3

投稿21（昨年：33），採択9（昨年：12），採択率42.86% （昨年：36.4%）

高速通信技術を支える卓越した研究成果を採択

67



A Leakage-Current-Recycling Phase-Locked Loop in 65nm CMOS Technology（国立台湾大学）[5-2]

Injection-Locked Clock Receiver for Monolithic Optical Link in 45nm SOI（MIT）[5-5]

68

有線通信・ﾐｸｽﾄｼｸﾞﾅﾙ回路分野注目論文（2）

論文番号[5-2] 国立台湾大学の発表

LPF(Low Pass Filter)を構成する容量のリーク電流(Leakage Current)を再利用し、VCO(Voltage Controlled Oscillator)、Div(分周器)、PFD(位相・周波数検出器)を駆動し、低消費電力を実現。

リーク電流量は補正回路にて適切に調整され、誤動作を回避。本補正回路によるレイアウト面積の増分は約8%で、従来のものと比較して十分小さい。

65nm CMOSテクノロジで試作し、消費電力は1.2mW@640MHz (1.2V電源)。また、Phase Noise は-88.6dBc/Hz@1MHz offset。

A Leakage-Current-Recycling Phase-Locked Loop in 65nm CMOS Technology

69

有線通信・ﾐｸｽﾄｼｸﾞﾅﾙ回路分野注目論文（1）

論文番号[5-5] MITの発表

シリコンフォトニクス向けのクロック受信回路に関する発表。

インジェクションロックを使ったクロック生成技術により、1GHz～3GHzにおいて186uW～444uWの低電力化を達成。

1%UI以下の低ジッタ、45nm SOI process。

Injection-Locked Clock Receiver for Monolithic Optical Link in 45nm SOI

70




・アナログ


・ディジタル


・メモリ

71

新技術・応用分野（ET&A）の概況

2セッションを構成

Session 4: Ambient Sensing & Security Chairs: Prof. Ilku Nam and Prof. Shawn Shuo-Hung

HsuSession 7: Circuits for Bio Sciences Chairs: Prof. Seungjun Lee and Dr. Yusuke Kanno

国名韓国台湾シンガポール

ベルギー日本合計昨年（2010

）

投稿数 4 3 3 3 2 30 （17ヶ国） 22 （8ヶ国）

採択数 1 2 1 2 1 11 （ 9ヶ国） 9 （6ヶ国）

採択率（％） 25 67 33 67 50 36.7 40.9

新デバイス・回路からシステム集積化技術，さらには応用分野までの新しい技術を紹介

72



1W 3.3V-to-16.3V Boosting Wireless Power Transfer Circuits with Vector Summing Power Controller（慶大）[7-1]

Design and Demonstration of Micro-Electro-Mechanical Relay Multipliers（米国MIT，UCB）[4-4]

A Low Energy Crystal-Less Double-FSK Transceiver for Wireless Body-Area-Network （韓国KAIST）[7-3]

73

新技術・応用分野注目論文（1）

論文番号[7-1] 慶応義塾大学の発表

大容量コンタクトレスメモリカード向けのSDカードサイズ無線電力伝送技術

誘導結合技術により，電力伝送と同時にフラッシュメモリのプログラムに必要な高電圧を生成（昇圧）

2つの1次コイルを位相差駆動することにより伝送電力制御を実現

3.3 Vから16.3 Vへの昇圧と，50%の効率で1 Wの電力伝送を実証

1W 3.3V-to-16.3V Boosting Wireless Power Transfer Circuits with Vector Summing Power

Controller

74


論文番号[4-4] 米国マサチューセッツ工科大学（MIT）とカリフォルニア大学バークレー校（UCB）の発表

MEM (Micro-Electro-Mechanical) リレーを集積化した乗算回路のアーキテクチャを提案

7:3加算回路を98個のMEMリレーで試作し，実際の動作を確認（大規模の集積度）

シミュレーションにより，MEMリレーで構成された16b乗算回路では，10MOPSの演算性能をCMOS回路形式に比べて10倍のエネルギー効率で実現可能であることを確認

Design and Demonstration of Micro-Electro-Mechanical Relay Multipliers

75


論文番号[7-3] 韓国科学技術院（KAIST）の発表

ワイヤレス身体通信向けの無線回路技術

水晶発振器を必要としない低コスト低消費電力回路構成

受信信号を用いてリングDCO (Digitally-Controlled Oscillator)を注入同期（Injection Lock）する構成

100℃の温度変化に対して周波数変動を100 KHz以下に抑制

データレート10 Mb/s，エネルギー効率0.2 nJ/bの送信回路

A Low Energy Crystal-Less Double-FSK Transceiver for Wireless Body-Area-Network

76




・アナログ


・ディジタル


・メモリ

77

メモリー分野の概況

投稿13本（企業4、大学9）、採択5本（企業4、大学1）

採択率38%。投稿数は少ないもののクォリティは高い

1セッションを構成： Memory

多様なメモリを採択：SRAM（2）、DRAM、NANDフラッシュ、ReRAM

国別投稿数：日本5、韓国5、米国 1、中国1 、台湾1 国別採択数：日本2、韓国2、米国 1 企業論文は全て採択

大学の採択は1件のみ（採択率：11%）

大学の採択1件も企業との共著論文（NANDフラッシュ）

78

メモリーセッション注目論文（1）

A Low-Power Small-Area Open Loop Digital DLL for 2.2Gb/s/pin 2Gb DDR3 SDRAM

Hynix [6-1] 高速DRAM向け、低電力DLL回路の提案

オープンループ構成を採用することで、電力を90%削減

44nmプロセスで2Gbit DDR3 DRAMで動作を実証

79

メモリーセッション注目論文（2）

Low Power Cross Point Memory Architecture

Unity Semiconductor [6-2] ストレージ向け、3次元積層ReRAM 3次元積層クロスポイントセルの回路方式を初めて提案

セルアレイはチップ面積の90% 配線のIRドロップ対策、電流を低減する書き込み方式

80

A-SSCC 2011

- Asian Solid-State Circuits Conference 2011 -A-SSCC 2011 のご案内

会期：2011 年11月14日～14日場所：ラマダプラザホテル（済州島、韓国）Web：http://www.a-sscc.org/

本日の電子データは以下のサイトにございますhttp://www.vdec.u-tokyo.ac.jp/A-SSCC2011/

Documents

A-SSCC 2011 Tokyo Press Conference - Asian Solid-State ... · 3 A-SSCCとは IEEE Solid-State Circuits Society (SSCS)主催の4番目※の 学会として、Asian Solid-State Circuits

A-SSCC 2011 Tokyo Press Conference - Asian Solid-State ... · 3 A-SSCCとは IEEE Solid-State Circuits Society (SSCS)主催の4番目※の学会として、Asian Solid-State Circuits