Upload
others
View
4
Download
0
Embed Size (px)
Citation preview
ADVANCED DRIVER ASSISTANCE SYSTEMS (ADAS)Design Guide
www.maximintegrated.com/jp/ADAS
ー 先進運転支援システム(ADAS) ー
目次
ADASの概要 …………………………………………
カメラ技術の要件 ………………………………………
MAX967xx GMSL SERDES ………………………
ADASアプリケーション用のMAX967xxの機能 …
クロスバースイッチ ……………………………………
ラインフォルト検出 ……………………………………
Power Over Coax ……………………………………
適応型イコライザ ………………………………………
アイ幅モニタ ……………………………………………
8b/10b符号化 …………………………………………
ピクセルクロックレートの計算 ………………………
入力データ幅の選択 …………………………………
関連リソース …………………………………………
SERDESポートフォリオ:ADASアプリケーション…
3
3
5
5
6
6
7
7
8
8
9
9
10
11
概要
カメラベースのシステム用のギガビットマルチメディアシリアルリンク (GMSL)道路認識の向上は、ドライバーの安全性と自律走行車
の未来にとって非常に重要な構成要素です。Maximのシリアライザ-デシリアライザ(SERDES)製品は、堅牢、小型、柔軟な通信リンクを備えた高性能カメラシステム
を実現します。 MAX967xxファミリは、より安全でスマートな将来の自動車の設計に貢献するためのMaximの取り組みを実証する新しい特長を備えています。
Advanced Driver Assistance Systems (ADAS) Design Guide www.maximintegrated.com/jp
ADASの概要 カメラ技術の要件交通安全はADASとして知られる車載分野の継続的な発展によって大幅に向上してきました。一部の技術は自律的に効果を発揮し、特定の状況発生時に完全な制御で自動車を操作します(表1)。他の技術は、死角検出などの情報を搭乗者に提供しますが、制御はドライバーに任せます。自律走行車という考えが勢いを増すとともに、ドライバーと同乗者の安全がますます重要な問題になります。ADAS技術の特長の多くは、自動車全体に配置されたカメラの使用の増加によって実現されています(図1)。
表1. ADAS技術のアプリケーション
カメラを含んだADASアプリケーション(図2)で、非常に重要な設計上の課題は、カメラから処理ユニットへ、そして処理ユニットから各ディスプレイへと、可能な限り迅速かつ効率的に画像データを転送することです。ADASカメラシステムの設計における主なトレードオフには、画像品質、帯域幅、遅延、信頼性、コスト、および消費電力があります。
・ 帯域幅 - 要求される性能は、目的に応じてカメラごとに異なります。たとえば、広角レンズを備えた後退補助カメラには、1.3メガピクセルでピクセル当り18ビットカラーを備え、30fpsで動作するものがあります。制御ビットおよびバランス用の符号化を含めると、この1つのカメラが1Gbps以上のデータを生成することになります。
・ 遅延 - 62.5mph (100km/時)の自動車は、毎秒91.13フィート(27.8m)移動します。搭乗者および交通の安全にとって、1秒1秒が重要になります。
・ 信頼性 - 自動車の寿命にわたる経年劣化に適応し、サービスが必要な時期を検出することは、すべてをスムーズに動作させ続けるために必須です。
・ 消費電力 - より多くの電子システムが自動車に追加されているため、バッテリ容量と配電の制約の範囲内を維持することがますます重要な課題になります。
・ コスト - システムの能力を高めつつ部品とケーブルの数を削減することは、システムコストを低く抑え、技術の競争力を維持するために不可欠です。
・ 画像品質 - 視覚ベースの物体検出に基づくADASは、処理が必要な画像に依存します。そのため、高品質の画像が絶対に不可欠です。
3www.maximintegrated.com/jp/ADAS
可視性の向上 制御の強化 キャビン安全性
後退補助
サラウンドビュー
死角および対向交通
標識検出
適応型クルーズコントロール
自動パーキング
車線検出およびセンタリング
ヘッドライト方向
シートベルト検出
ドライバー注意散漫
エアバッグ展開
居眠り運転検出
SURROUND VIEW
LANE DEPARTURE WARNING
TRAFFIC SIGNRECOGNITION
PARK ASSISTANCE & SURROUND VIEW
SURROUND VIEW
図1. ADASアプリケーションの位置の図
www.maximintegrated.com/jp
4 www.maximintegrated.com/jp/ADAS
カメラECU (x4)ADAS制御ユニット
イメージキャプチャ
ビデオSoC
LDO
LDO
LDO
ステップダウンDC-DC
ディスプレイシリアライザ
カメラシリアライザ
カメラインテグレータ
ビデオ
ステップダウンDC-DC
負荷スイッチ
メモリ電源 LVステップダウンDC-DC
HVステップダウンDC-DCV/I保護
監視回路
監視回路
発振器
衝突防止レーダーECU (x2)
レーダーフロントエンドIC
画像処理および制御SoC
コンソールディスプレイ
タッチ/ボタン
CANCAN
PMIC
CAN
DRAM 温度検出
入力プロテクタ
ステップアップDC-DC
ブレーキ
ステアリング
警報
SoC
ADC
パーキング補助/死角ECU (x4)
超音波モジュール
CAN
シーケンサ
バッテリ
発振器
電源レール
LDO ステップダウンDC-DC
図2. ADASのブロック図
Advanced Driver Assistance Systems (ADAS) Design Guide
www.maximintegrated.com/jp
5www.maximintegrated.com/jp/ADAS
デザインイノベーションを実現
1. 制御チャネルのエラー検出と再送信
・ リンク設定時に100%の精度を確保・ 制御リンク経由でアクセスされるペリフェラル用の高信頼性通信
2. クロスバースイッチ
・ 任意のパラレル入力から任意のパラレル出力へ・ 異なるカメラモジュールを1つのホストボードに接続可能・ 1つのカメラモジュールを複数のホストボードに接続可能
3. EMI/EMCの低減
・ 設定可能な出力スペクトラム拡散・ 拡散入力クロックをデシリアライザに伝播可能・ 高耐性モードによって制御チャネルのEMC耐性を実現
MAX967xx GMSL SERDES
Maximの最新のSERDES製品は、非圧縮カメラフィード伝送システムのためにより高い信頼性と柔軟性を提供します。SERDESチップセットは、イメージセンサーから非圧縮パラレルビデオ出力を受け取り、制御入力と組み合わせて1つの高速
ADASアプリケーション用のMAX967XXの機能
出力にシリアライズし、ケーブルでデータを送信した後、受信した信号をデシリアライザ側で元のパラレルビデオ出力に変換することによって動作します。多くのシステムは、同じケーブルを介して電源と高速双方向データの両方を提供するように構築されています。MAX967xxファミリは、ADASアプリケーション専用の新しい安全性および信頼性機能を提供します(図3)。
4. 強化されたケーブル駆動
・ 50Ω同軸または100Ωシールドツイストペア・ 設定可能なプリエンファシスとデエンファシスによって
15mのケーブルでフルスピードを実現・ ラインフォルト監視を利用可能
5. アイ幅モニタおよび適応型イコライゼーション
・ 内蔵ケーブルイコライザによって長尺ケーブルの駆動が可能
・ アイ幅モニタによってイコライザの再調整をトリガ可能
6. 最大1.74Gbpsの柔軟なデータ入力
・ 12.5MHz~ 87MHz (14ビット入力 + HSYNCおよびVSYNC)・ 36.66MHz~ 116MHz (12ビット入力 + HSYNCおよび
VSYNC)
7. AEC-Q100認定済み
8. 専用フレーム同期GPO
CONF1CONF0
RX/SDATX/SCL/DBL
OUT+
LCCEN
DOUT[11:0]PCLKOUT
IN+
IN-
GPI
RX/SDATX/SCL
LOCK
DIN[11:0]PCLKIN
SDASCL
GPU
ECU
DIN[11:0]PCLK
DIN14/HS
PCLKDIN[11:0]
カメラ
HS
I2C
DIN15/VSVS
SDASCL
MS/HVEN
FSYNCLOCK
OUT-
LMN0
ERRB ERR
DOUT12/HS HSDOUT13/VS VS
LFLTB LFLT
I2CSEL = CX/TP = 1
MAX96705 MAX96706
電源+7V~+12V
POWER OVER COAXフィルタ
OUTS1
OUTS2 OUT3 OUT4IN3
デュアルバックコンバータデュアルLDO
MAX16922
AVDDDVDD
+3.3V
図3. 後退補助GMSL SERDESシステムの標準アプリケーション回路
Advanced Driver Assistance Systems (ADAS) Design Guide
www.maximintegrated.com/jp
6
クロスバースイッチ
図5. STP (左)および同軸(右)ケーブルのラインフォルト検出
www.maximintegrated.com/jp/ADAS
クロスバースイッチを内蔵しているため、任意のデータ入力から任意のデータ出力への経路設定が可能です。この機能によってレイアウトの制約が緩和され、設計の再利用が可能になるため、開発コストが大幅に削減されます。
異なる出力バスを備えたイメージセンサーが特定のアプリケーション用にサポートされている場合、すべてのセンサーを同じMAX967xxシリアライザボードに接続可能です(図4)。クロスバースイッチは使用法ごとに設定し、シリアライザに印加される信号が適切なデシリアライザ出力に伝送されることを確保することができます。1つのイメージセンサー専用に1つのシリアライザボードを設計するのではなく、異なるカメラモジュールと接続可能な1つのシリアライザボードを設計することによって、総設計時間が大幅に短縮されます。
これと同じ利点はデシリアライザ側でも実現することができます。1つのカメラモジュールとシリアライザの組み合わせに対して、複数の異なるデシリアライザボードとグラフィックプロセッサの組み合わせを使用して着信するカメラデータを認識することができます。内部クロスバースイッチの使用によって互換性の向上が簡単に実現されます。
ラインフォルト検出
MAX967xx製品ラインの一部のデバイスはラインフォルト検出を内蔵しています(図5)。シリアルリンクとLMN0/LMN1端子の間に外付けの抵抗ネットワークを付加し、1.5V~ 1.7Vの範囲のリファレンス電圧を含むことによって、システムは自動的にシリアルリンクの物理的状態を検出することができます。オープンケーブル、バッテリへの短絡、またはグランドへの短絡が検出された場合、オプションのハードウェア端子(LFLTB/GPIO1)を使用してフラグを立てることができます。2つのラインフォルトモニタ端子(LMN0およびLMN1)が内蔵されており、単芯同軸ケーブルおよびシールドツイストペア(STP)ケーブルと組み合わせて使用することができます。
LMN0/LMN1端子の正常動作スレッショルドは0.57V~1.07Vです。ケーブルがGNDに短絡された場合、ライン電圧はこのスレッショルド以下に低下します。ケーブルがオープンの場合、ライン電圧は1.5V~ 1.7Vの範囲のリファレンス電圧まで上昇します。ケーブルがバッテリに短絡された場合、ライン電圧は2.5V以上に上昇します。
シリアライザのMAX96711はラインフォルト検出機能を内蔵しています。デシリアライザのMAX96706とMAX96708もこの機能を備えています。
DINO
DIN1
DINx
DOUT0
DOUT1
DOUTx
XBOXB1
XBx
XBOXB1
XBx
... ...
MAX96705 MAX96706
コネクタ
*許容誤差±1%
GMSLシリアライザ
45.3kΩ*
LMN1
LMN045.3kΩ*
1.8V
4.99kΩ*
49.9kΩ* 49.9kΩ*
4.99kΩ*
ツイストペアOUT+
OUT-
未使用のラインフォルト入力は未接続のままにしてください。
同軸
コネクタ
GMSLシリアライザ
45.3kΩ*LMN0
49.9Ω*
1.8V
4.99kΩ*
49.9kΩ*
OUT+
OUT-
図4. クロスバースイッチの基本的表現
Advanced Driver Assistance Systems (ADAS) Design Guide
www.maximintegrated.com/jp
7
Power Over Coax多くのシステムでは、1つのSTPケーブルが実際には内部に2つのペアを備えており、一方のペアが電源に使用され他方がデータに使用されます。STPケーブルの代わりに同軸ケーブルをSERDESリンクに使用することには、いくつかの利点があります。同軸ケーブルはより低コスト、軽量で、柔軟性が高く、高周波数において低損失です。低コスト同軸ケーブルの使用で競争力を高めるには、1つのケーブルを介して電源とデータの両方を提供することも必要です。これを実現するために、内部芯線で利用可能な周波数スペクトルを、電源、逆方向チャネルデータ、および順方向チャネルデータの3つの帯域に分割します(図6)。フィルタを使用して適切な周波数帯域を対応する回路に通過させます。データチャネルは直列コンデンサを介してトランシーバ入力にAC結合します。
適応型イコライザすべてのケーブルには寄生インピーダンスがあるため、周波数が高いほど信号品質が低下します。より長いケーブル長も信号の劣化の原因になります。多くの高速伝送システムは、レシーバ入力のフロントエンドにケーブルイコライザを配置することによって伝送ケーブルのローパス特性を補正しています。イコライザは、ケーブルの周波数応答と組み合わせた場合に、レシーバがより高い忠実度で広帯域幅信号を復元することができるような形で、対象の高周波数信号を増幅します。
デシリアライザのMAX967xxは適応型イコライザ回路を内蔵しています。このイコライザは12の異なる補正レベルを備え、SERDESシステムが最大30mの同軸および15mのSTPケーブル長を扱うことができるようにします。
適応型イコライザは、周期的に再適応化するように設定するか、または手動でトリガして伝送環境の変換に応じた補正を行うことが可能です。ケーブルが経年劣化して交換するとき、システムは適応型イコライザレベルを自動的に設定することによって最適な動作を行うように自分自身を適応化することができます(図8)。
図6. 同軸GMSLシステムで使用される周波数帯域
www.maximintegrated.com/jp/ADAS
周波数(MHz)
大きさ
DC 0.05 1500101
電源
(同軸重畳
)
逆方向チャネル
順方向チャネル
POCフィルタ
DC電源は、通常は直列インダクタのローパス特性を使用して、逆方向チャネルおよび順方向チャネルの周波数帯域でインピーダンスが1kΩ以上になるフィルタを構成します。データチャネルは50Ωの終端抵抗で動作するため、20倍に増大したインピーダンスはDC電圧を結合し高周波数成分をフィルタするのに十分です。各インダクタは自己共振の原因となる寄生容量を備え、高周波数でそれに応じたインピーダンスの低下が発生するため、対象の全帯域をフィルタするために異なるサイズのインダクタを選択します(図7)。
ケーブルで供給されるすべての電流は電源フィルタの各インダクタを通過する必要があるため、飽和電流、DC巻線抵抗、パッケージサイズなどのさらなる制約がインダクタのパラメータ選択に追加されます。ISAT以上の電流がインダクタを流れる場合、その磁場は飽和しインダクタンスが急速に低下します。インダクタとそのDCRを通って流れる電流に比例した消費電力があるため、自己発熱が発生します。電源供給レールに電圧マージンが組み込まれていない場合、電源フィルタでの電圧降下によって負荷の電圧レベルが不十分になる可能性があります。
この3つの潜在的問題をすべて防止するために、より高い電圧をケーブルに印加することによってケーブル電流を小さくします。さらに、必要なケーブル電流に対して十分なサイズと飽和電流定格のインダクタを選択します。MAX967xx製品ラインはクラス最高の低消費電力を備えているため、Power Over Coax回路の要件が緩和されます。
ADL3225V-470M-TL000
+7V TO +12V
0402 0402
R302kΩ
R312kΩ
L347µH
L2MPZ1608
J-OUT+
OUT+
図7. Power Over Coaxの回路図
Advanced Driver Assistance Systems (ADAS) Design Guide
www.maximintegrated.com/jp
8
アイ幅モニタ長尺ケーブルでの高速通信の堅牢性を高めるもう1つの機能として、アイ幅監視回路が追加されています。伝送ラインで疑似ランダムビットシーケンス(PRBS)を送信して遷移をプロットすることによって、アイを表す永続的なプロットが生成されます。安定したクロックと補正されたケーブルでは、アイダイアグラムの遷移が狭くなり、結果として 「開いた」 アイになります。ケーブル品質の低下またはケーブル長の増大にともなって、各遷移の高周波数成分が減衰し、アイが閉じ始めます。
MAX96706は、アイ幅の開口を検出するアイ幅モニタを内蔵しています。アイ幅がスレッショルド以下に減少したことを検出した場合、アイ幅モニタはERRB出力端子のフラグを立て、または適応型ケーブルイコライザの再調整までトリガします(図9)。オプションのアイ幅モニタ回路は常にアイ幅を測定し、性能低下時にシステム設定を調整することによって、SERDESリンクにさらなるレベルの信頼性を提供します。
8b/10b符号化8b/10b符号化に対する理解は、カメラアプリケーションのピクセルクロックレートやデータバス幅などのパラメータを決定するための重要な前提条件です。MaximのGMSL技術は、符号化方式を利用してシリアルリンクの品質を高めています。
8b/10b符号化はアルゴリズムを使用してデータを伝送ライン用に符号化し、各8ビットデータバイトが10ビットのシンボルに変換されます。8b/10b符号化されたデータストリームには同数の1と0が含まれ、連続する1または0の数が5ビットに制限されます(表2)。
図8. さまざまな設定でのGMSLレシーバのアイダイアグラム
表2. 8b/10b符号化形式の例
www.maximintegrated.com/jp/ADAS
図9. 閉じたアイダイアグラム(左)と開いたアイダイアグラム(右)の比較
値(10進) 値(2進) 10ビットコード 代替コード
HGF EDCBA abcdei fghj abcdei fghj
0 000 00000 1000111 0100 011000 1011
1 000 00001 011011 0100 100010 1011
2 000 00010 101101 0100 010010 1011
3 000 00011 110001 1011 110001 0100
4 000 00100 110101 0100 001010 1011
5 000 00101 101001 1011 101001 0100
6 000 00110 011001 1011 011001 0100
7 000 00111 111000 1011 000111 0100
8 000 01000 1110001 0100 000110 1011
9 000 01001 100101 1011 100101 0100
10 000 01010 010101 1011 010101 0100
" " " "
伝送ラインがDC平衡ではない場合、時間とともに電圧がライン上に蓄積され、ビットエラーにつながります。たとえば、連続した 1が送信されるとき、SERDESリンクのAC結合コンデンサがDC電圧を発生させ、レシーバではそれが誤って 「0」 に見えます。8b/10b符号化は 1と0のランニングディスパリティ(RD)を追跡し、次に生成されるシンボルによってランニングディスパリティが±1以内に維持されることを確保します。長期的には、送信される1と0の数は50:50に分かれます。
送信クロックはSERDESデータストリームに埋め込まれているため、レシーバ側でデータから抽出する必要があります。そのために、レシーバはデータ内で発生する遷移を監視します。1または0が長く続くパターンがあると、レシーバはクロック信号を復元することができなくなります。8b/10b符号化は、連続する1または0の数を制限することによってこれを防止します。
Advanced Driver Assistance Systems (ADAS) Design Guide
www.maximintegrated.com/jp
9
ピクセルクロックレートの計算イメージセンサーは、通常は各ピクセルクロックサイクルで1つのピクセルからの情報を出力します。そのため、特定のカメラアプリケーションのピクセルクロックは、画像サイズと1秒間に表示される画像数から計算されます。
ピクセル行数 x ピクセル列数 x フレームレート =ピクセルクロック(Hz)
シリアライザからデシリアライザへの通信時、MaximのGMSLデバイスは内部で24、27、または32ビットのデータ幅を使用します。8b/10b (および9b/10b)符号化の使用によって、これらのデータ幅は30ビットまたは40ビットのパケットに変換され、リンク上で送信されます。このパケット符号化は自動的に内部で行われますが、ピクセルクロックレートの選択方法およびリンク上で送信されるパラレルデータの割り当て方法を決めるとき、ユーザーはこのパケット構造を念頭に置く必要があります。
MAX967xx製品ファミリは、1.74Gbpsの最大シリアルデータレートを特長とします。データは30ビットまたは40ビットのパケットで送信されるため、最大パケット更新レートはそれぞれ58MHzまたは43.5MHzになります。MAX967xxシリアライザに適用可能な許容ピクセルクロック範囲は、BWS、DBL、およびHIBWの3つのハードウェア設定端子によって設定されます(表3)。
BWSは内部バス幅を決定し、BWS = 1のとき32ビット、BWS = 0のとき24/27ビットです。BWSは符号化されたシリアルパケットが30ビット幅になるか40ビット幅になるかに直接関係し、それによって最大クロック範囲が58MHzまたは43.5MHzになります。
DBLはシリアライザのシングル入力モードまたはダブル入力モードのどちらをイネーブルするかを制御します。シングル入力モードは、1つのパラレル入力ワードを1つのシリアルワードにシリアライズして送信するのに対し、ダブル入力モードは半分の幅の2つのパラレル入力ワードを組み合わせて 1つのシリアルワードにして送信します。ダブル入力モードでは、パラレル入力幅と引き換えに2倍のピクセルクロックを使用することが可能です。
HIBWは広帯域幅モードをイネーブルし、BWS = 0の場合にのみ有効です。HIBW = 1は27ビット幅の内部データバスを選択し、HIBW = 0は24ビット幅の内部データバスを選択します。
入力データ幅の選択
MAX967xx SERDESデバイスの高い柔軟性によって、パラレルデータ幅の設定に関する多様な構成が可能です。計算結果のピクセルクロックレートによって、BWS、DBL、およびHIBWの利用可能な設定が制限されます。その他の設定(PXL_CRC、HVEN、および入力/出力端子数)によって、利用可能なパラレル入力マッピングが制限されます(表4)。
www.maximintegrated.com/jp/ADAS
Advanced Driver Assistance Systems (ADAS) Design Guide
DBL BWS HIBW PCLK範囲(MHz)
1 1 0 25~87
1 0 0 33.3~116
1 0 1 73.3~116
0 1 0 12.5~43.5
0 0 0 16.7~58
0 0 1 36.6~ 58
表3. さまざまなパケット設定でのPCLK範囲
レジスタビットの設定 入力マッピング (MAX96706)
入力マッピング(その他)DBL BWS HIBW PXL_CRC HVEN
1 1 — 1 1 DIN11:0, HS, VS DIN11:0, HS, VS
1 1 — 1 0 DIN11:0, DIN11:0,
1 1 — 0 1 DIN11:0*, HS, VS DIN13:0*, HS, VS
1 1 — 0 0 DIN13:0* DIN14:0*
1 0 1 1 — DIN8.0, HS, VS DIN8.0, HS, VS
1 0 1 0 — DIN11:0, HS, VS DIN11:0, HS, VS
1 0 0 1 1 DIN7:0, HS, VS DIN7:0, HS, VS
1 0 0 1 0 DIN7:0 DIN7:0
1 0 0 0 1 DIN10:0, HS, VS DIN10:0, HS, VS
1 0 0 0 0 DIN10:0 DIN10:0
0 1 — 1 1 DIN11:0*, HS, VS DIN13:0*, HS, VS
0 1 — 1 0 DIN13:0* DIN15:0*
0 1 — 0 1 DIN11:0*, HS, VS DIN13:0*, HS, VS
0 1 — 0 0 DIN13:0* DIN15:0*
0 0 1 — — DIN11:0*, HS, VS DIN13:0*, HS, VS
0 0 0 1 1 DIN11:0*, HS, VS DIN13:0*, HS, VS
0 0 0 1 0 DIN13:0* DIN15:0*
0 0 0 0 1 DIN11:0*, HS, VS DIN13:0*, HS, VS
0 0 0 0 0 DIN13:0* DIN15:0*
表4. MAX967xxの入力データ幅の選択
*入力ビット幅は利用可能なシリアライザ入力およびデシリアライザ出力の数によって制限されます。
PXL_CRCはリンクで送信される各シリアルパケットに対して追加のエラーチェックをイネーブルします。イネーブルした場合、この機能は6ビットの内部バス幅を追加で使用します。
HVENは内部データバスとは個別の送信でのHSYNCおよびVSYNC入力の符号化と送信をイネーブルし、それによって追加のスロットがパラレル入力データ用に解放されます。この機能は内部データバスで利用可能なスロットより多くの入力データ端子がある場合に役立ちます。ディセーブルした場合、HSYNC/VSYNC信号を1つの入力スロットに適用する必要があります。
I/O端子数は入力データ幅に対する制限要素になる可能性があります。シングル入力モードがイネーブルされている場合、またはピクセルCRC機能がディセーブルされている場合、多数の内部データバススロットが利用可能です。利用可能なビットがパラレル入力またはパラレル出力より多い場合、パケット内のこれらのスロットは使用されず、帯域幅が失われます。
www.maximintegrated.com/jp
10 www.maximintegrated.com/jp/ADAS
Advanced Driver Assistance Systems (ADAS) Design Guide
32-BIT MODE
PACKET PARITY-
CHECK BIT
FCC PCBD0 D1 D24D23 D29D28D27SERIAL DATA
NO PXL_CRC
RX/SDA
TX/SCL
UART/I2C
FORWARD CONTROL-CHANNEL
BIT
D0 D2 D29 D0 D2 D23 D29D28D27D26D25
2 BITS
24 VIDEO BITS
D26D25
30 BITS
30 VIDEOBITS
D24
6 PXL_CRC BITS
PXL_CRC ON
PXL_CRC
D0 D1 D29
30 VIDEOBITS**
D0 D1 D14
D15 D16 D29
15 x 2 VIDEOBITS**
D0 D1 D23
24 VIDEOBITS**
D0 D1 D11
D12 D13 D23
12 x 2 VIDEOBITS**
DBL = 0 DBL = 1DBL = 0 DBL = 1
NO PXL_CRC, DBL = 043.5MHz (max) NO PXL_CRC, DBL = 1
87MHz (max)PXL_CRC ON, DBL = 0
43.5MHz (max) PXL_CRC ON, DBL = 187MHz (max)
**INTERNAL BITS INPUT/OUTPUT PIN AVAILABILITY MAY LIMIT THE EXTERNAL BUS WIDTH .**利用可能な内部ビット入出力端子によって外部バス幅が制限される場合があります。
図10. 32ビットデータパケットの内訳
MAX96705/MAX96706のペアを使用する例(図10)で、BWS (バス幅選択) = 1の場合、内部データ幅は32ビットに設定されます(8b/10b符号化後は40ビット)。2つのビットは制御チャネルおよびパリティ情報用に取っておかれ、残りの30ビットはビデオデータ用に使用することができます。さらなるエラー検出用にPXL_CRCがイネーブルされている場合、6つの追加のビットが使用され、残りの24ビットがビデオデータに使用されます。DBL (ダブル入力モード) = 1の場合、この24ビットは2つの12ビット入力ワードに割り当てられます。両方のチップが少なくとも14のパラレルデータ端子を備えているため、この構成は制限なしで動作します。DBL = 0の場合、24ビットは1つの入力ワードに割り当てられ、総スループットはMAX96705/MAX96706のパラレルデータ端子の数によって制限されます。MAX96706は14のパラレル出力のみを備えているため、パラレルデータは情報の欠落なしに14のパラレル入力(DIN13:0)にのみ現れることができます。内部データバスの他の10スロットは未使用になります。
関連リソース先進運転支援(ADAS)
オートモーティブ製品、アプリケーション、およびソリューション
www.maximintegrated.com/jpAdvanced Driver Assistance Systems (ADAS) Design Guide
SERDESポートフォリオ:ADASアプリケーション
シリアライザ製品選択ガイド
型番 入力 インタフェース 速度(Mbps) サイズ(mm2) HDCP アプリケーション
MAX96707 14 CMOS/LVCMOS 1740 16.8
1.74Gbps小型カメラMAX96709 14 CMOS/LVCMOS 1740 16.8
MAX96705 16 CMOS/LVCMOS 1740 26
MAX96711 14 CMOS/LVCMOS 1740 26
MAX9271 16 CMOS/LVCMOS 1500 261.5Gbpsカメラ/ディスプレイ
MAX9273 22 CMOS/LVCMOS 1500 37.2
MAX9249 4 LVDS 2500 50.42.5Gbpsカメラ/ディスプレイ
MAX9259 30 CML 2500 65.6
MAX9293 — HDMI 3120 65.6
3.12Gbpsディスプレイ
MAX9277 4 LVDS 2800 50.4
MAX9281 4 LVDS 2800 50.4
MAX9275 30 LVCMOS 2800 65.6
MAX9279 30 LVCMOS 2800 65.6
MAX9291 — HDMI 3120 65.6
デシリアライザ製品選択ガイド
型番 入力 インタフェース 速度(Mbps) サイズ(mm2) HDCP アプリケーション
MAX96706 14 CMOS/LVCMOS 1740 261.74Gbps小型カメラ
MAX96708 14 CMOS/LVCMOS 1740 26
MAX9272A 28 CMOS/LVCMOS 1500 50.4 1.5Gbpsカメラ/ディスプレイ
MAX9264 30 CMOS/LVCMOS 2500 65.6
2.5Gbpsカメラ/ディスプレイMAX9268 4 LVDS 2500 50.4
MAX9260 30 CMOS/LVCMOS 2500 65.6
MAX9278A 4 LVDS 3120 50.4
3.12Gbpsディスプレイ
MAX9282A 4 LVDS 3120 50.4
MAX9276A 32 CMOS/LVCMOS 3120 65.6
MAX9280A 32 CMOS/LVCMOS 3120 65.6
MAX9288 4 CSI-2 3120 50.4
MAX9278 4 LVDS 3120 50.4
MAX9286 4 CSI-2 1500 65.6 カメラ用クワッドSER入力
マキシム・ジャパン株式会社141-0032 東京都品川区大崎1-6-4 大崎ニューシティ4号館20F
Rev.0; July 2017
© 2017 Maxim Integrated Products, Inc. All rights reserved. Maxim IntegratedおよびMaxim Integratedのロゴは、米国およびその他の国の管轄域におけるMaxim Integrated Products, Inc.の登録商標です。その他、記載されている会社名、製品名は各社の登録商標、または商標です。
詳細については、こちらをご覧ください:
さらに詳しく
www.maximintegrated.com/jp/ADAS