NU Science Journal 2011; 8(1): 44 - 56

ตวสรางสญญาณควบคมโดยอาศยวงจรกรองความถผานหมดส าหรบการพฒนา วงจรตรวจวดคาแอมพลจดของสญญาณรปไซน

อนชา แกวพลสข* และ รชน กดมน

All-Pass Filter-based Control Signal Generator for Sinusoidal-Amplitude Detector

Anucha Kaewpoonsuk* and Ratchanoo Katman

กลมวจยฟสกสอเลกทรอนกส ภาควชาฟสกส คณะวทยาศาสตร มหาวทยาลยนเรศวร อ.เมอง จ.พษณโลก 65000

*Corresponding author. E-mail: anuchak@nu.ac.th

บทคดยอ

บทความนน าเสนอตวสรางสญญาณควบคมส าหรบการพฒนาวงจรตรวจวดคาแอมพลจดของสญญาณรปไซนใหมการท างานทรวดเรวขน เทคนคทใชเปนการอาศยสมบตการเลอนเฟสของวงจรกรองความถผานหมดซงไดน ามาตอรวมกบวงจรตรรกะส าหรบการสรางสญญาณ 2 สญญาณ เพอน ามาใชควบคมจงหวะการท างานของวงจรตรวจจบคายอดสญญาณและวงจรสมและคงคาสญญาณตามล าดบ ผลจากการใชตวสรางสญญาณทน าเสนอสามารถไดรบไมเพยงแตวงจรตรวจ วดคาแอมพล-จดทมโครงสรางเรยบงายเทานน แตยงไดวงจรทมการท างานทรวดเรว การทดสอบสมบตการท างานของวงจรทไดดวยการตอวงจรบนบอรดทดลองไดผลสอดคลองเปนไปตาม หลกการทไดน าเสนอ ค ำส ำคญ: วงจรตรวจวดคาแอมพลจด วงจรตรวจจบคายอดสญญาณ วงจรกรองความถผานหมด วงจร เลอนเฟส

NU Science Journal 2011; 8(1) 45

Abstract

In this paper, a control signal generator to enhance operation speed of a sinusoidal-amplitude detector is described. Realization technique exploits a phase shift behavior of an all-pass filter connected with logic circuit to generate two signals for controlling the sequential operations of peak detector and sample-and-hold circuit. Based on proposed generator, not only the amplitude detector with simple configuration but also fast operation can be obtained. Circuit performances experimentally tested on a bread board are agreed with the proposed expectations.

Keywords: Amplitude detector, peak detector, all-pass filter, phase-shifter บทน า ตวรบร (sensor) บางชนดเชนตวรบรต าแหนงทอาศยหลกการเปลยนแปลงคาความเหนยวน าไฟฟา หรออาศยหลกการเปลยนแปลงคาความจไฟฟาทใชในระบบการวดและควบคมจะใชวธการจายสญญาณรปไซนเพอเปนอนพตใหกบตวรบร โดยทตวรบรดงกลาวจะใหสญญาณเอาตพตออกมาในรปของสญญาณรปไซนทมคาความถเทาเดมแตมคาแอมพลจดเปลยนแปลงไปตามปรมาณทตองการตรวจวด ส าหรบวธการประมวลผลสญญาณเพอตรวจวดคาแอมพลจดของสญญาณเอาตพตทไดโดยทวไปแลวจะสามารถแบงออกไดเปน 2 วธไดแกวธการแปลงสญญาณรปไซนใหเปนสญญาณ ดจทล จากนนอาศยหลกการประมวลผลสญญาณแบบดจทลเพอค านวณหาคาแอมพลจดของสญญาณ โดยหลกการดงกลาวนจะมจดดอยอยทไมสามารถใชงานกบสญญาณทมความถสงได ซงตวประมวลผลหลกของระบบแบบดจทลยงตองท าหนาทอนๆ ภายในเวลาเดยวกนดวย เชน ท าหนาทในการควบคมระบบการตดตอสอสาร หรอการแสดงผลการตรวจวด เปนตน วธการทสองเปนการใชวงจรประมวลผลสญญาณแบบแอนะลอกส าหรบการตรวจวดคาแอมพลจดของสญญาณรปไซนโดยตรง ซงจะท าใหสามารถใชงานกบสญญาณรปไซนทมความถสงได ในสวนของวธการพฒนาวงจรตรวจวดคาแอมพลจดทเปนทคนเคยโดยทวไปไดแกการใชวงจรเรยงกระแสตอรวมกบวงจรกรองความถต าผาน (Boudouris and Peters, 1980; Kriegsmann, 1985) และวธการใชวงจรยกก าลงสองและวงจรหารสญญาณตอรวมกบวงจรกรองความถต าผาน (Gilbert, 2006; Surakampontorn and Kumwachara, 1999) โดยวธทสองนเปนการหารากทสองก าลงสองเฉลย (Root Mean Square; RMS) ของสญญาณ ซงเปนคาทแปรผนตรงกบแอมพลจดของสญญาณอนพต อยางไรกตามท งสองวธดงกลาวนจะใหเอาตพตทมลกษณะกระเพอมเลกนอยอยตลอดเวลา นอกจากนยงตองใชเวลาเรมตน ในการท างานหลายคาบของสญญาณอนพตอนเนองมาจากการท างานของวงจรกรองความถต า

46 NU Science Journal 2011; 8(1)

ผาน วธการอนเชนการใชวงจรเลอนเฟสคงท 90 ตอรวมกบวงจรยกก าลงสองและวงจรถอดรากทสอง (Chu et al., 1992; Sangpisit et al., 1998) ในป พ.ศ. 2549 ไดมการน าเสนอวธการพฒนาออกแบบวงจรหาคาแอมพลจดโดยใชวงจรตรวจจบคายอดสญญาณตอรวมกบวงจรสมและคงคาสญญาณและวงจรสรางสญญาณควบคม (Raksachat et al., 2006) โดยวธดงกลาวอาศยวงจรตรวจจบคายอดสญญาณส าหรบการตรวจวดคาแอมพลจดของสญญาณรปไซนและใชวงจรสมและคงคาสญญาณส าหรบการรกษาระดบแรงดนเอาตพตของวงจรใหมคาคงท (ไมเกดการกระเพอม) กอนทจะท าการตรวจวดคาแอมพลจดในรอบการท างานใหมตอไป จดดอยของงานดงกลาวคอความลาชาในการท างานโดยใน 1 รอบการท างานนนจะใชเวลาทงหมดเทากบ 2 คาบของสญญาณอนพต ในบทความนเปนการพฒนาปรบปรงวงจรในสวนของวงจรสรางสญญาณควบคมขนใหมเพอท าใหวงจรตรวจวดคาแอมพลจดสามารถท างานไดภายในเวลา 1 คาบของสญญาณอนพต โดยจะมความเหมาะสมส าหรบงานทความถของสญญาณอนพตมคาคงทหรอมการเปลยนแปลงในชวงโดยประมาณไมเกน 0.75 ดเคท (decade) ถง 2 ดเคท ส าหรบรายละเอยดการพฒนาออกแบบวงจรและการทดสอบการท างานนนจะไดกลาวในหวขอถดไป

แนวคดและหลกการพฒนาออกแบบวงจร รป 1 แสดงโครงสรางของวงจรตรวจวดคาแอมพลจดส าหรบสญญาณรปไซนทไดพฒนาขนในครงน ซงประกอบดวยวงจรตรวจจบคายอดสญญาณ วงจรสมและคงคาสญญาณ และวงจรสรางสญญาณควบคมโดยใชวงจรกรองความถผานหมดเปนพนฐานในการออกแบบ รป 2 แสดงแผนภาพเวลาของสญญาณทส าคญของวงจรในรป 1 ซงการท างานในแตละรอบนนจะแบงออกไดเปน 4 จงหวะเหมอนกบวธการในบทความเดม (Raksachat et al., 2006) ดงนคอ

ล าดบท 1: สญญาณควบคม Qpeak เปลยนสถานะจากตรรกะ 1 เปนตรรกะ 0 เพออนญาตใหวงจรตรวจจบคายอดสญญาณเรมท างาน ซงหลงจากเวลา Tin/4 จะไดเอาตพตของวงจรตรวจจบคายอดสญญาณเปนคาแอมพลจดของสญญาณอนพต

ล าดบท 2: สญญาณควบคม Qsh เปลยนสถานะจากตรรกะ 0 เปนตรรกะ 1 เพอควบคมใหวงจรสมและคงคาสญญาณเปดรบคาเอาตพตของวงจรตรวจจบคายอดสญญาณไปเปนเอาตพตของวงจร

ล าดบท 3: สญญาณควบคม Qsh เปลยนสถานะจากตรรกะ 1 เปนตรรกะ 0 เพอควบคมใหวงจรสมและคงคาสญญาณท าการหยดรบคาจากวงจรตรวจจบคายอดสญญาณพรอมทงรกษาระดบคาของสญญาณเดมไวใหมคาคงทกอนทจะมการเปดรบขอมลใหมในรอบการท างานถดไป

ล าดบท 4: สญญาณควบคม Qpeak เปลยนสถานะจากตรรกะ 0 เปนตรรกะ 1 เพอรเซตคาเอาตพตเดมของวงจรตรวจจบคายอดสญญาณ ส าหรบการเตรยมความพรอมในรอบการท างานใหม

NU Science Journal 2011; 8(1) 47

ความแตกตางทส าคญระหวางวงจรทไดพฒนาขนใหมกบงานเดมคอสวนของวงจรสรางสญญาณควบคมซงจะสามารถควบคมใหวงจรสามารถท างานไดภายในเวลา 1 คาบของสญญาณอนพต ในขณะทงานเดมใชเวลาเทากบ 2 คาบของสญญาณอนพต ทงนเนองจากในงานดงกลาว (Raksachat et al., 2006) เปนการอาศยสมบตของฟลปฟลอปชนดเจเค (JK-Flip Flop) ส าหรบการหารความถของสญญาณอนพตเพอน ามาสรางเปนสญญาณควบคมการท างานของวงจรตรวจจบคายอดสญญาณ และวงจรสมและคงคาสญญาณ โดยในงานนไดก าหนดเงอนไขการท างานของวงจรทง 4 จงหวะเปรยบเทยบกบเฟสของสญญาณอนพต (in) ไวดงนคอ จงหวะท 1 และจงหวะท 3 จะเกดขนในขณะทเฟสของสญญาณอนพตมคาเทากบ 0 และ 180 ตามล าดบ จงหวะท 2 จะตองเกดในชวงมม: 90 in 180 และจงหวะท 4 จะตองเกดในชวงมม: 270 in 360

Peak Detector

Vpeak

Vin

G2

G1Comp.1

Rc1

Qc1 Qpeak

VH

sw

C2

Sample-and-Hold

Y

X Z

1Comp.2

Qc2

VHRc2

Rc3

Rc1Rc2

Rc3

CCII

G3

G4

Qsh

Vout

Vall

A1

Control Signals Generator

All-pass filter

Ra1

Ca1

Ra2 Ra3 = 2Ra2

PKD01

DET/RST

C1

รป 1 วงจรตรวจวดคาแอมพลจดส าหรบสญญาณรปไซน

Vpeak

Vin

Qpeak

Qsh

Vout

Qc1

Qc2

Vall

Ai

Ai

Ai

Tin

1st step

2nd step

3rd step

4th step

รป 2 แผนภาพเวลาของสญญาณทส าคญของวงจรในรป 1

48 NU Science Journal 2011; 8(1)

เพอท าใหการท างานเปนไปตามเงอนไขทไดก าหนดไวในสวนของวงจรสรางสญญาณควบคมภายในงานนไดใชวธน าสญญาณอนพตไปผานวงจรตรวจจบผานศนยและวงจรกรองความถผานหมดดงแสดงในรป 1 เมอ Qc1 และ Qc2 คอสญญาณเอาตพตของวงจรตรวจจบผานศนย Comp.1 และ Comp.2 ตามล าดบ โดยจะสามารถสงเคราะหสญญาณควบคม Qpeak และ Qsh ไดดงนคอ

2c1c and QQQpeak (1)

c2c1 and QQQsh (2)

โดยในสวนของวงจรกรองความถผานหมดนนไดพฒนาขนจากวงจรสายพานกระแสซงจะสามารถเขยนฟงกชนสงผาน (Transfer function) เพอแสดงความสมพนธระหวางสญญาณแรงดนเอาตพต Vall กบสญญาณแรงดนอนพต Vin ของวงจรไดเปน

)1(

)1()(

11

11

aa

aa

in

all

RsC

RsC

V

VsH

(3)

เมอ Vin=Ai sin (2fint) และ s = j = j2fin, จากสมการท (3) ขนาดและเฟสของ H(s) จะสามารถแยกเขยนไดเปน

1)( jH (4a)

11arctan2)( aa RCjH (4b)

สมการท (4a) แสดงใหเหนวาขนาดของสญญาณเอาตพตตลอดชวงความถใชงานจะมคาเทากบขนาดของสญญาณอนพต สมการท (4b) แสดงใหเหนวาเฟสของสญญาณเอาตพตจะตามหลงเฟสของสญญาณอนพตโดยเมอก าหนดให a = 1/(Ca1Ra1) จะไดผลการเลอนเฟสระหวางสญญาณทงสองเทากบ 90 รป 3 แสดงตวอยางผลการเลยนแบบการท างานของวงจรกรองความถผานหมดดวยโปรแกรม PSPICE ซงเปนการใชสมบตของไอซเบอร AD844 ท าหนาทเปนวงจรสายพานกระแสและบฟเฟอร (Buffer) ภายในไอซเดยวกน ก าหนดพารามเตอร fa = a / 2 = 1/(2Ca1Ra1) = 100 Hz และก าหนดสญญาณแรงดนอนพต (Vin) ของวงจรเปนสญญาณรปไซนขนาดเทากบ 1 Vrms ใชแหลงจายไฟเลยงวงจรเทากบ ± 9 V ท าการทดลองแปรคาความถของสญญาณ Vin วดขนาด (Magnitude) และเฟส (Phase; all) ของสญญาณเอาตพต (Vall) เทยบกบสญญาณ Vin จากรปผลการเลยนแบบการท างานพจารณาชวงความถของสญญาณ Vin ทท าใหเฟสของสญญาณเอาตพตมคาเทากบ -90 ถง -179 ซงจะไดชวงความถประมาณเทากบ 2 ดเคท (ความถ 100 Hz ถง 10 kHz) อยางไรกตามการก าหนดให fa =

1/(2Ca1Ra1) มคาสงจากผลการเลยนแบบการท างานพบวาจะมผลท าใหชวงความถใชงานของวงจร มคาแคบลงดงแสดงในตารางท 1

NU Science Journal 2011; 8(1) 49

ตารางท 1 การเลอนเฟส (all) ของสญญาณเอาตพต (Vall) เปรยบเทยบกบเฟสของสญญาณอนพต (Vall) ส าหรบวงจรกรองความถผานหมด (จากการเลยนแบบการท างานของวงจรดวยโปรแกรม PSPICE)

ล าดบท

พารามเตอร คาความถของสญญาณอนพต พจารณาท all ตางๆ (Hz)

ชวงความถระหวางall = -90 ถง -179

=)90(

)179(log

all

a ll

in

in

f

f

(ดเคท) Ca1 (µF) Ra1 (k) all = -90 all = -175 all = -179

1 100 1.599 1 23.33 100 2 2 10 1.599 10 230.51 1 k 2 3 1 1.599 100 2.28 k 10 k 2 4 0.1 1.599 1 k 19.98 k 42.87 k 1.63 5 0.01 1.599 10 k 119.60 k 159.25 k 1.20 6 0.001 1.599 95.51 k 490.92 k 538.34 k 0.75 7 0.0001 1.599 719.88 k 2.04 M 2.16 M 0.48

0

-20

-40

Ma

gn

itu

de

(dB

)

Frequency (Hz)

10 102 103 104 105 106 107

-200

0

-90

fa a/21/2CaRa

Ph

ase

(d

egre

e)

108-400

-100

-300

-180

-10

-30

รป 3 ผลตอบสนองทางความถของวงจรกรองความถผานหมด เมอก าหนด fa = a / 2 = 1/(2Ca1Ra1) = 100 Hz

จากตารางท 1 สงเกตขอมลล าดบท 1 ถงล าดบท 6 การน าวงจรกรองความถผานหมดไป

ประยกตใช ส าหรบการสรางสญญาณควบคม Qsh จะสามารถใชงานไดในชวงความถใชงานโดยประมาณเทากบ 0.75 ดเคท ถง 2 ดเคท โดยในทางปฏบตชวงความถใชงานจะแคบกวานเลกนอยเนองจากตองเผอเวลาส าหรบการสรางสญญาณควบคม Qpeak เพอการรเซตคาแอมพลจดเดมของวงจรตรวจจบคายอดสญญาณ ยกตวอยางเชนขอมลในล าดบท 5 ถาใชการเผอเวลาไวคดเปนมมเทากบ 5

50 NU Science Journal 2011; 8(1)

จะไดชวงความถใชงานเทากบ 10 kHz ถง 119.6 kHz ส าหรบขอมลในล าดบท 7 ซงจะไดชวงความถใชงานประมาณเทากบ 0.48 ดเคท (ชวงความถ 719.88 kHz ถง 2.16 MHz) อยางไรกตามผลจากการทดสอบการท างานพบวาชวงความถใชงานของวงจรหาคาแอมพลจดจะถกจ ากดอยทความสามารถในการท างานของวงจรตรวจจบคายอดสญญาณซงมคาสงสดประมาณเทากบ 170 kHz

พารามเตอรประการหนงทนาสนใจไดแกผลจากการเปลยนแปลงคาแอมพลจดของสญญาณอนพต โดยในทนไดสมมตใหสญญาณอนพต (Vin) ของวงจรมความถคงท fin=1/Tin แตมการเปลยนแปลงคาแอมพลจด (At) เปนรปสามเหลยมอยางตอเนองดงแสดงในรป 4 โดยมคาความถในการเปลยนแปลงแอมพลจดคอ fc=1/Tc และคายอดสงสดของสญญาณอนพตมคาเทากบ Ac ก าหนดให Error(max) คอคาผดพลาดสงสดจากการท างานของวงจร ซงจะสามารถเขยนสมการแสดงความสมพนธไดเปน

in

cc

f

fAError

2(max) (5)

จากสมการท (5) ยกตวอยางการค านวณเชน ถาก าหนดให fin = 50 kHz โดย Ac = 5 V และ fc = 1 kHz จะได Error(max) = 200 mV แตถาใช fc = 100 Hz จะได Error(max) = 20 mV ซงจะเหนไดวาถาตองการลดขนาดคาผดพลาด Error(max) ของวงจรจะตองก าหนดให fin >> fc อยางไรกตามคาผดพลาดดงกลาวนจะมคานอยกวาคาทไดจากวงจรตรวจวดคาแอมพลจดแบบเดม (Raksachat et al., 2006) อย 50% เมอใชเงอนไขเดยวกน

Vin

Ac

VoutAt

Tin

Tc

Error(max)

รป 4 ผลการเปลยนแปลงคาแอมพลจดของสญญาณอนพต

NU Science Journal 2011; 8(1) 51

วสดอปกรณ และวธการ การทดสอบสมบตการท างานของวงจรตรวจวดคาแอมพลจดส าหรบสญญาณรปไซนภายในงานนไดใชวธตอวงจรบนบอรดทดลองโดยใชไอซตางๆ ดงนคอ วงจรสายพานกระแสและบพเฟอรนนอาศยสมบตของไอซวงจรขยายชนดปอนกลบกระแสเบอร AD844 วงจรตรวจจบคายอดสญญาณใชไอซเบอร PKD01 ออปแอมป A1 ใชไอซเบอร LF353 ออปแอมป Comp.1 และ Comp.2 ซงใชส าหรบเปนวงจรตรวจจบผานศนยใชไอซเบอร LM311 แอนดเกตและไอซนอตเกตใชไอซเบอร MC14081BCP และ MC14069BCP ตามล าดบ สวตชอเลกทรอนกส sw ใชไอซเบอร MC14066BCP ใชแหลงจายไฟเลยงวงจรเทากบ ± 9 V ก าหนดคา Rc1 = Rc3 = 1 k, Rc2 =100 k, Ra1 = 1.6 k, Ra3 = 2Ra2= 20 k, C2 = 10 nF ล าดบท 1 ผวจยไดท าการทดลองแปรคาตวเกบประจ C1 ส าหรบวงจรตรวจจบคายอดสญญาณ ทงนเพอหาชวงความถใชงานทวงจรยงคงสามารถตรวจจบคาแอมพลจดขนาด 5 V ไดทนโดยมความผดพลาดในการท างานโดยประมาณไมเกน ± 0.1 V (กอนถกรเซตคาทกรอบการท างาน) ซงจะไดผลการทดสอบดงแสดงในตารางท 2 ล าดบท 2 ผวจยไดทดสอบสมบตการท างานของวงจรตรวจวดคาแอมพลจดโดยการปอนอนพตของวงจรเปนสญญาณรปไซนทมคาแอมพลจดคงทในชวงความถตางๆ (โดยใชคาพารามเตอรตางๆ ดงตารางท 1 และตารางท 2) ทงนเพอตรวจสอบจงหวะการท างานและชวงความถใชงานของวงจร โดยจะไดรปตวอยางผลการท างานของวงจรดงแสดงในรป 5 และรป 6 ล าดบท 3 เปนการทดสอบความถกตองในการท างานของวงจรในกรณทสญญาณอนพตของวงจรมคาความถเทากบ 1 kHz แอมพลจดของสญญาณอนพตแปรคาในชวง 0.2 V ถง 5 V ซงไดรปการท างานของวงจรดงแสดงในรป 7 ล าดบท 4 เปนการทดสอบสมบตการท างานของวงจรในกรณทสญญาณอนพตของวงจรมการเปลยนแปลงคาแอมพลจด โดยในทนไดน าสญญาณรปไซนความถ 10 kHz มอดเลตทางขนาด (amplitude modulator) กบสญญาณความถต ารปรางตางๆ โดยจะไดรปตวอยางผลการท างานของวงจรดงแสดงในรป 8 ล าดบสดทายเปนการทดลองวดคาผลรวมความผดเพยนฮารมอนก (Total Harmonic Distortion; THD) สญญาณเอาตพต (Vout) ของวงจร โดยไดก าหนดใหอนพตของวงจรเกดจากการมอ-ดเลตแอมพลจดระหวางสญญาณรปไซนความถคงทเทากบ 50 kHz กบสญญาณตวทสองซงเปนรปไซนขนาดเทากบ 1 V แปรคาความถของสญญาณตวทสองในชวง 1 Hz ถง 10 kHz ซงจะไดผลการทดลองดงแสดงในรป 9

52 NU Science Journal 2011; 8(1)

ผลการทดสอบการท างานและอภปรายผล จากตารางท 2 คา f

in(min) และ f

in(max) คอคาความถต าสดและคาความถสงสดทวงจรตรวจจบ

คายอดสญญาณสามารถท างานได (จากการเลอกใชตวเกบประจแตละคา) ตามล าดบ โดยทคาแอมพลจดสงสดของสญญาณแรงดนอนพตก าหนดไวเทากบ 5 V นอกจากนจากการตรวจสอบพบวาการเลอกใชตวเกบประจแตละคานนวงจรจะสามารถใชงานกบสญญาณอนพตทมคาแอมพลจดต าสดไดไมเทากน โดยผวจยไดเลอกเฉพาะชวงความถทวงจรมชวงปฏบตการ 200 mV ถง 5 V มาแสดงผล จะสงเกตไดวาหากตองการใชงานกบสญญาณอนพตทมความถสงจะตองเลอกใชตวเกบประจทมคาต า แตอยางไรกตามผวจยพบวาวงจรตรวจจบคายอดสญญาณทใชสามารถใชงานกบสญญาณอนพตทมความถสงสดประมาณเทากบ 170 kHz

ตารางท 2 ตวเกบประจทเหมาะสมส าหรบวงจรตรวจจบคายอดสญญาณในแตละชวงความถใชงาน คาตวเกบประจ

(nF) ชวงความถใชงาน (kHz)

fin(min) fin(max) 0.1 70 170

0.143 10 110 1 0.3 30

10 0. 1 1.5 20 0.001 0.1

พจารณาผลการท างานของวงจรตรวจวดคาแอมพลจดในรป 5(ก) เมอสญญาณอนพตมความถเทากบ 1 kHz (ก าหนดคา fa = 1/(2Ca1Ra1) = 1 kHz และ C1 = 10 nF) ซงจะเหนไดวาเฟสของสญญาณ Vall ตามหลงเฟสของสญญาณ Vin เทากบ 90 สญญาณ Qsh และ Qpeak เกดในชวงมม 90 ถง 180 และชวงมม 270 ถง 360 ของสญญาณ Vin ตามล าดบ ส าหรบรป 5(ข) จะเหนไดวาสญญาณเอาตพต (Vpeak ) ของวงจรตรวจจบคายอดสญญาณจะถกรเซตคาทกรอบการท างานทเกดมสญญาญ Qpeak ในขณะทสญญาณเอาตพต (Vout ) ของวงจรตรวจวดคาแอมพลจดทไดจะมลกษณะเปนไฟตรงซงมขนาดเทากบคาแอมพลจดของสญญาณอนพต Vin

รป 6 แสดงผลการท างานของวงจรตรวจวดคาแอมพลจดโดยใชพารามเตอรตางๆ ของวงจรเชนเดยวกบผลการท างานในรป 5 แตเปลยนความถของสญญาณอนพตเปน 10 kHz โดยจะเหนไดวาเฟสของสญญาณ Vall ตามหลงเฟสของสญญาณ Vin เกอบเทากบ 180 สญญาณ Qsh และ Qpeak เกดในชวงมมกอน 180 ถง 180 และชวงมมกอน 360 ถง 360 ของสญญาณ Vin ตามล าดบ ทงนวงจรตรวจวดคาแอมพลจดยงคงสามารถท างานได และจากการตรวจสอบพบวาสามารถท างานไดถงความถประมาณ 20 kHz (สอดคลองกบตารางท 1) นอกจากนทงรป 5 และรป 6 ยงแสดงใหเหนวา 1 รอบ

NU Science Journal 2011; 8(1) 53

Vin

Qsh

Qpeak

Vall

Vin

Vout

Qpeak

Vpeak

การท างานของวงจรจะใชเวลาเทากบ 1 คาบของสญญาณอนพตซงเรวกวาหลกการเดม (Raksachat et al., 2006) ทไดเคยมการน าเสนอไว

(ก) สญญาณ Vin, Vall, Qpeak และQsh (ข) สญญาณ Vin, Vpeak, Qpeak และ Vout

รป 5 ผลการท างานกรณสญญาณอนพตมคาแอมพลจดคงทเทากบ 5 V ความถเทากบ 1 kHz (สเกลแนวตงเทากบ 5 V/div., 5 V/div., 10 V/div., และ 5 V/div. ตามล าดบ; สเกลแนวนอนเทากบ 500 μs/div.)

Vin

Qsh

Qpeak

Vall

Vin

Vout

Qpeak

Vpeak

(ก) สญญาณ Vin, Vall, Qpeak และQsh (ข) สญญาณ Vin, Vpeak, Qpeak และ Vout

รป 6 ผลการท างานกรณสญญาณอนพตมคาแอมพลจดคงทเทากบ 5 V ความถเทากบ 10 kHz (สเกลแนวตงเทากบ 5 V/div., 5 V/div., 10 V/div., และ 5 V/div. ตามล าดบ; สเกลแนวนอนเทากบ 500 μs/div.)

54 NU Science Journal 2011; 8(1)

รป 7 ผลการแปรคาแอมพลจดของสญญาณอนพต

รป 7 แสดงผลการแปรคาแอมพลจดสญญาณอนพตของวงจร ซงจะเหนไดวาวงจรมชวงปฏบตการขนาดตงแต 200 mV ถง 5 V โดยมคาความผดพลาดในการท างานอยทประมาณ 1.8 % ของคาเตมสเกล (คาเตมสเกลเทากบ 5 V)

Vin

Vout

Qpeak

Vpeak

Vin

Vout

Qpeak

Vpeak

(ก) การเปลยนแปลงแอมพลจดเปนรปสเหลยม (ข) การเปลยนแปลงแอมพลจดเปนรปสามเหลยม

Vin

Vout

Qpeak

Vpeak

(ค) การเปลยนแปลงแอมพลจดเปนรปไซน รป 8 ผลการท างานในกรณทสญญาณอนพตของวงจรมการเปลยนแปลงคาแอมพลจดเปนรปตา งๆ

(สเกลแนวตงทกรปเทากบ 5 V/div., 5 V/div., 10 V/div., และ 5 V/div. ตามล าดบ; สเกลแนวนอนส าหรบรป 8(ก), 8(ข), และ 8(ค) เทากบ 1 ms/div., 2 ms/div., และ1 ms/div.

NU Science Journal 2011; 8(1) 55

ส าหรบผลการท างานของวงจรในรป 8 แสดงใหเหนวาวงจรสามารถตรวจวดคาแอมพลจดของสญญาณอนพตทมการเปลยนแปลงไปไดอยางรวดเรว พจารณาผลจากคาความถในการเปลยนแปลงคาแอมพลจดของสญญาณอนพตในรป 8(ข) ซงมความถเทากบ 100 Hz เปรยบเทยบกบรป 8(ค) ซงมความถเทากบ 500 Hz จะเหนไดในเบองตนวาสญญาณเอาตพตของรป 8(ข) จะมความตอเนองสม าเสมอกวาสญญาณเอาตพตของรป 8(ค) และผลจากการแปรคาความถของสญญาณรปไซน (ซงถกมอดเลตทางขนาดกบสญญาณรปไซนความถ 50 kHz) ในขนตอนการทดลองล าดบสดทายแสดงใหเหนวาเมอความถของสญญาณสงขน (เขาใกลความถ 50 kHz มากขน) จะไดคาผลรวมความผดเพยนฮารมอนกมคามากขน

รป 9 ผลการวดคาผลรวมความผดเพยนฮารมอนก

สรป

หลกการของตวสรางสญญาณควบคมส าหรบวงจรตรวจวดคาแอมพลจดของสญญาณรปไซนทไดพฒนาออกแบบขนในครงนเปนการใชประโยชนจากสมบตการเลอนเฟสของวงจรกรองความถผานหมดซงไดน ามาตอรวมกบวงจรตรรกะ สญญาณควบคมทไดน ามาใชควบคมจงหวะ การท างานของวงจรตรวจจบคายอดสญญาณและวงจรสมและคงคาสญญาณซงเปนวงจรยอยภายในวงจรตรวจวดคาแอมพลจด อาศยการเลอกคาพารามเตอรของวงจรกรองความถผานหมดทเหมาะสม จะท าใหไดชวงความถใชงานของวงจรประมาณ 0.75 ดเคท ถง 2 ดเคท ตอการเลอกก าหนดคาพารามเตอร 1 ครง คาความถใชงานสงสดของวงจรตรวจวดคาแอมพลจดถกจ ากดทความสามารถในการท างาน ของวงจรตรวจจบคายอดสญญาณซงมคาอยในชวงโดยประมาณเทากบ 170 kHz ชวงปฏบตการทางขนาดของวงจรเทากบ 200 mV ถง 5 V โดยเมอทดสอบกบสญญาณอนพตทมความถเทากบ 1 kHz สามารถวดคาความผดพลาดสงสดของวงจรไดในชวง 1.8 % ของคาเตมสเกล (5 V)

56 NU Science Journal 2011; 8(1)

กตตกรรมประกาศ โครงงานวจยนไดรบการสนบสนนงบประมาณจากมหาวทยาลยนเรศวร (ทนอดหนนการวจยจากงบประมาณแผนดน ประจ าปงบประมาณ 2553) ซงคณะผวจยขอขอบคณมา ณ โอกาสน และขอขอบคณภาควชาฟสกส คณะวทยาศาสตร มหาวทยาลยนเรศวร ซงเปนตนสงกดของผวจยทไดใหการสงเสรมสนบสนนการท าวจยของบคลากรอยางจรงจง

เอกสารอางอง Boudouris, A., and Peters, E.F. (1980). Audio amplitude detector circuit. United states patent.

4,206,415, (Eprad Incorporated), 929507. Chu, H.Y., Jou, H.L., and Huang, C.L. (1992). Transient response of a peak voltage detector for

sinusoidal signals. IEEE Transactions on industrial electronics, 39(1),74-79. Gilbert, B. (2006). Low supply current RMS-to-DC converter. United states patent. 7,002,394 B1

(Analog Devices, Inc.), 09/694,731. Kriegsmann, G.A. (1985). An asymptotic theory of rectification and detection. IEEE Transactions

on circuit and systems, CAS-32, 10, 1064-1068. Raksachat, P., Chaikla, A., Kaewpoonsuk, A., Riewruja, V. and Julsereewong, P. (2006, October).

An amplitude detector for variable frequency sinusoidal signals. Paper presented at the SICE-ICASE International joint conference, Bexco, Busan, Korea.

Sangpisit, W., Wardkein, P., Kiranon, W. and Loescharataramdee, C. (1998). A novel derivative envelope detector. IEEE Transactions on consumer electronics, 44(4), 1396-1405.

Surakampontorn, W., and Kumwachara, K. (1999). A Dual translinear-based true RMS-to-DC converter. IEEE Transactions on instrumentation and measurement, 47(2), 459-464.