Apostila_2004v1 74151

APOSTILA DE LABORATRIO DE SISTEMAS DIGITAIS I(EE 571 e NE 671)

Prof. Dr. JOO ANTONIO MARTINO Verso 01/2004

J. A. MARTINO

FEI / EE571 / NE671

NDICE: Programa de Teoria e Laboratrio Experincia 1: Placa Didtica 2 Relatrio 1 Experincia 2: Portas Lgicas Bsicas Relatrio 2 Experincia 3: Problema de Lgica Booleana Relatrio 3 Experincia 4: Minimizao e Implementao de Funo Booleana com NAND e NOR Relatrio 4 Experincia 5: Multiplex Relatrio 5 Experincia 6: Demultiplex Relatrio 6 Experincia 7: Circuitos Aritmticos Relatrio 7 Configurao da Sonda Lgica Configurao dos CIs 2 3 5 7 9 11 14 17 19 21 23 25 27 29 31 33 34

___________________________________________________________________________________________________ 2004/V.1 1

J. A. MARTINO

FEI / EE571 / NE671

EE571/NE671 - SISTEMAS DIGITAIS I Coordenador: Prof. Dr. Joo A. MartinoPROGRAMA DE TEORIA (por aula): 01. Sistemas Digitais e Analgicos (Livro texto, cap. 1, sees 1-1 e 1-2, pag.1 a 5). 02. Portas Lgicas e lgebra Booleana: OR, AND e NOT (cap. 3, sees de 3-1 a 3-6, pag.44 a 55); Discutir atrasos de propagao de sinal em portas lgicas. 03. Portas Lgicas e lgebra Booleana: NOR e NAND (cap. 3, sees de 3-7 a 3-9, pag.55 a 61); Circuitos Lgicos Combinacionais:XOR e XNOR; Gerador/Verificador de paridade (cap.4, seo 4-6, 4-7 e 4-8, pag.111 a 119). 04. Portas Lgicas e lgebra Booleana: Teoremas (cap. 3, sees de 3-10 a 3-15, pag.62 a 81). 05. Circuitos Lgicos Combinacionais: Simplificao de circuitos lgicos (cap. 4, sees de 4-1 a 4-4, pag. 88 a 101); soma de produtos (forma disjuntiva), produto de somas (forma conjutiva). 06. Implementao de funo apenas com portas NAND e NOR: Mtodos das dupla/qudrupla complementao (disjuntiva e conjuntiva). 07. Projeto de Circuitos Lgicos (cap. 4, selecionar problemas da pag. 141 a 151). 08. Circuitos Lgicos Combinacionais: Mapas de Karnaugh com letras e nmeros (cap.4, seo 4-5, pag.101 a 111). 09. Exerccios de Minimizao (forma disjuntiva, conjuntiva, condies de irrelevncia, implementao com portas NAND e NOR). 10. Circuitos Lgicos MSI: Multiplex; Implementao de funo com MUX; Associao de MUX (cap. 9, sees 9-6 e 97, pag.450 a 459). 11. Circuitos Lgicos MSI: Demultiplex (cap. 9, seo 9-8, pag.459 a 461). Implementao de funo com DEMUX. 12. Exerccios: Sistema de monitorao de segurana (pag. 461 a 463); Associao de DEMUX. 13. Sistemas de Numerao e Cdigos (cap. 2, sees de 2-1 a 2-8, pag.19 a 34). Aritmtica Digital: Circuitos Somadores (meio somador e somador completo) (cap. 6, sees 6-1 (pag.225) e 6-11 (pag.243 a 245)). 14. Circuitos Subtratores (meio subtrator e subtrator completo). Operaes aritmticas em outras bases. 15. Aritmtica Digital: ULA (cap. 6, seo 6-17 e 6-18, pag. 257 a 260). Usar a ULA 74181 como exemplo. 16. Circuitos Lgicos MSI: Decodificadores e Codificadores ( cap. 9, sees de 9-1 a 9-4, pag.431 a 446). 17. Circuitos digitais com MUX/DEMUX/Decodificadores/Codificadores (Exerccios). 18. Transistor bipolar funcionando como chave. 19. Famlias Lgicas de C.I.: Famlia Lgica TTL (cap. 8, seo 8-2, pag.363 a 367). 20. Famlias Lgicas de C.I.: Caractersticas Eltricas TTL (cap.8, seo 8-1 (p. 355 a 362), 8-3 a 8-5 (p..367 a 377). 21. Famlias Lgicas de C.I.: Entradas e Sadas TTL (cap. 8, sees 8-6 (p. 377 a 379), 8-12 a 8-13 (p.394 a 401)). 22. Famlias Lgicas de C.I.: Tecnologia CMOS (cap. 8, sees 8-7, pag. 381 a 383, 8-9, pag.383 a 385). Outros circuitos CMOS. 23. Famlias Lgicas de C.I.: Porta de transmisso CMOS e Interfaceamento CMOS/TTL (cap. 8, sees 8-16 a 8-19, pag.406 a 412). 24. Exerccios de preparao para P2. PROGRAMA DE LABORATRIO (por aula): 01. Introduo ao curso e apresentao da Placa Didtica 2 (Exp. 1). 02. Anlise de falhas em circuitos digitais (teoria Livro texto, cap. 4, sees 4-10 a 4-13, pag.125 a 134). 03. Portas lgicas bsicas (Exp. 2). 04. Problema de lgica Booleana (Exp. 3). 05. Minimizao e Implementao de funo Booleana com portas NAND e NOR (Exp. 4). 06. Circuito Multiplex (Exp. 5). 07. Circuito Demultiplex (Exp. 6). 08. Reposio (s pode ser reposta uma experincia por semestre). 09. Circuitos Aritmticos (Exp. 7). 10. Prova prtica individual (prtica). 11. Prova prtica individual (prtica). 12. Prova prtica individual (prtica). MDIA FINAL: MF = MT*FL MDIA DE TEORIA: MT = ( 0,4*T1 + 0,6*T2 )*FT FATOR DE LABORATRIO: FL = PP*K*0,03+ 0,70 FT...... Fator de teoria (0 < FT < 1; ser subtrado 0,1 por atividade no entregue ou recusada) PP...... Prova Prtica Individual K........Fator de relatrio (0 < K < 1,4 ; ser subtrado 0,2 por atividade no entregue ou recusada) LIVRO TEXTO: Tocci, R. J. e Widmer, N. S. Sistemas Digitais 8a Edio, Pearson, 2003. LABORATRIO: Martino, J.A. - Apostila de Laboratrio de Sistemas Digitais I, disponvel no site da eltrica: www.fei.edu.br/eletrica (downloads). Uyemura, J.P. Sistemas Digitais, Ed. Thomson-Pioneira, 2002. Ercegovac, M.D.; Lang T.; Moreno, J.H.; Introd. aos Sistemas Digitais, Ed. Bookman,2000. ___________________________________________________________________________________________________ 2004/V.1 2

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO PLACA DIDTICA 2

EXPERINCIA

01

1) OBJETIVO: Apresentao da placa didtica 2 a ser utilizada neste curso. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. 2.2) Pode-se ver abaixo uma foto da placa didtica 2.

___________________________________________________________________________________________________ 2004/V.1 3

J. A. MARTINO

FEI / EE571 / NE671

2.3) Identifique na placa os dispositivos de entrada: 10 chaves de entrada de dados (C1 a C10). Gerador de onda quadrada com sada de 1 Hz, 10 Hz, 100 Hz, 1KHz, 5KHz e 10KHz. 2.4) Identifique na placa os dispositivos de sada: 10 LEDs indicadores lgicos (L1 a L10). Display de 7 segmentos acionado por um decodificador binrio/hexadecimal (DCBA). Gerador de som Sonda lgica (identifica nvel lgico 0 , 1 , circuito em aberto e a presena de onda quadrada). 2.5) Alimente a placa didtica 2 atravs de uma fonte de 5V. 2.6) Ligue a chave C6 (entrada) no LED L4 (sada). Modifique a posio da chave e verifique o comportamento do LED. 2.7) Repita o item anterior substituindo o LED L4 pelo gerador de som e depois pela sonda lgica. 2.8) Ligue o gerador de 1 Hz na sada L1 e simultaneamente na sonda lgica. Qual sua concluso? __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________

2.9) Repita o item anterior para as demais freqncias do gerador e analise o resultado. __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________

___________________________________________________________________________________________________ 2004/V.1 4

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO PLACA DIDTICA 2

EXPERINCIA

01Data: Turma: Professor: Bancada:

1) Identificao dos alunos: 1. 2. 3. 4.

2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. 2.2) Pode-se ver abaixo uma foto da placa didtica 2.

___________________________________________________________________________________________________ 2004/V.1 5

J. A. MARTINO

FEI / EE571 / NE671

2.3) Identifique na placa os dispositivos de entrada: 10 chaves de entrada de dados (C1 a C10). Gerador de onda quadrada com sada de 1 Hz, 10 Hz, 100 Hz, 1KHz, 5KHz e 10KHz. 2.4) Identifique na placa os dispositivos de sada: 10 LEDs indicadores lgicos (L1 a L10). Display de 7 segmentos acionado por um decodificador binrio/hexadecimal (DCBA). Gerador de som Sonda lgica (identifica nvel lgico 0 , 1 , circuito em aberto e a presena de onda quadrada). 2.5) Alimente a placa didtica 2 atravs de uma fonte de 5V. 2.6) Ligue a chave C6 (entrada) no LED L4 (sada). Modifique a posio da chave e verifique o comportamento do LED. 2.7) Repita o item anterior substituindo o LED L4 pelo gerador de som e depois pela sonda lgica. 2.8) Ligue o gerador de 1 Hz na sada L1 e simultaneamente na sonda lgica. Qual sua concluso? __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________

2.9) Repita o item anterior para as demais freqncias do gerador e analise o resultado. __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________

___________________________________________________________________________________________________ 2004/V.1 6

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO PORTAS LGICAS BSICAS

EXPERINCIA

02

1) OBJETIVO: Familiarizao com os principais circuitos integrados que contm portas lgicas bsicas. Implementao de funes lgicas com portas lgicas bsicas. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio : Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7400, 7402, 7404, 7408, 7432 e 7486. 2.2) Identifique as portas lgicas contidas nos circuitos integrados abaixo. Circuito Integrado 7400 7402 7404 7408 7432 7486 Identificao da Porta Lgica

2.3) Utilizando-se a placa didtica 2, teste as funes lgicas existentes nos circuitos integrados preenchendo as tabelas verdades abaixo. Verifique se o resultado concorda com o esperado. 7400 B 0 1 0 1 7402 B 0 1 0 1 7404 S A 0 1 S A 0 0 1 1 7408 B 0 1 0 1

A 0 0 1 1

S

A 0 0 1 1

S

A 0 0 1 1

7432 B 0 1 0 1

S

A 0 0 1 1

7486 B 0 1 0 1

S

___________________________________________________________________________________________________ 2004/V.1 7

J. A. MARTINO

FEI / EE571 / NE671

2.4) Utilizando as portas lgicas fornecidas, implemente as funes abaixo, desenhando os circuitos lgicos correspondentes. Identifique no desenho a pinagem de entrada e sada de cada porta lgica e o cdigo do CI correspondente. Monte cada um dos circuitos e verifique seu funcionamento.

F = A.B + (B+C) e G = (A + B) + B.CA 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F G

Funo F

Funo G

___________________________________________________________________________________________________ 2004/V.1 8

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO PORTAS LGICAS BSICAS

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio : Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7400, 7402, 7404, 7408, 7432 e 7486. 2.2) Identifique as portas lgicas contidas nos circuitos integrados abaixo. Circuito Integrado 7400 7402 7404 7408 7432 7486 Identificao da Porta Lgica

2.3) Utilizando-se a placa didtica 2, teste as funes lgicas existentes nos circuitos integrados preenchendo as tabelas verdades abaixo. Verifique se o resultado concorda com o esperado. 7400 B 0 1 0 1 7402 B 0 1 0 1 7404 S A 0 1 S A 0 0 1 1 7408 B 0 1 0 1

A 0 0 1 1

S

A 0 0 1 1

S

A 0 0 1 1

7432 B 0 1 0 1

S

A 0 0 1 1

7486 B 0 1 0 1

S

___________________________________________________________________________________________________ 2004/V.1 9

J. A. MARTINO

FEI / EE571 / NE671

2.4) Utilizando as portas lgicas fornecidas, implemente as funes abaixo, desenhando os circuitos lgicos correspondentes. Identifique no desenho a pinagem de entrada e sada de cada porta lgica e o cdigo do CI correspondente. Monte cada um dos circuitos e verifique seu funcionamento.

F = A.B + (B+C) e G = (A + B) + B.CA 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F G

Funo F

Funo G

___________________________________________________________________________________________________ 2004/V.1 10

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO PROBLEMA DE LGICA BOOLEANA

EXPERINCIA

03

1) OBJETIVOS: Resolver um problema de lgica booleana utilizando a metodologia proposta no livro texto (Tocci, R. J. e Widmer, M. S. Sistemas Digitais, pags. 68 a 70). Implementar um circuito lgico que solucione o problema dado com CIs comerciais. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa Didtica 2. Fonte de tenso de 5V. Circuitos Integrados: 7404, 7408 e 7432 2.2) Resolva o problema seguinte utilizando lgica booleana: Uma ETE ( Estao de Tratamento de Efluentes ) precisa manter o pH no seu interior abaixo de 7,5. Para tanto, foi instalado um tanque com cido, o qual pode ser drenado para dentro da ETE pela vlvula V. Existe tambm um sensor P de pH, um sensor N de nvel limite e um agitador A. A vlvula deve ser aberta se: a) O pH estiver acima de 7,5 e o nvel estiver acima do limite, OU b) O pH estiver acima de 7,5 , o nvel estiver abaixo do limite e o agitador estiver ligado. Adote as seguintes definies para as variveis lgicas neste problema: N = 1 nvel abaixo do limite (N = 0 nvel acima do limite) P = 1 pH acima de 7,5 (P = 0 pH abaixo de 7,5) A = 1 agitador ligado (A = 0 agitador desligado) V = 1 vlvula de cido aberta (V = 0 vlvula de cido fechada) 2.3) Seguir a metodologia proposta no livro texto (pags 68 a 70): PASSO 1: Monte a tabela verdade completa, conforme informaes contidas no item 2.2.Item 2.2 N 0 0 0 0 1 1 1 1 P 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 V Passo 2a (AND) Passo 2b (OR) Item 2.5 V

___________________________________________________________________________________________________ 2004/V.1 11

J. A. MARTINO

FEI / EE571 / NE671

PASSO 2:

Na tabela:

a) Escreva os termos AND (produto fundamental) em cada caso onde a sada 1. b) Escreva os termos OR (soma fundamental) em cada caso onde a sada 0.

PASSO 3: a) Escreva a expresso da soma-de-produtos (forma disjuntiva) para a sada V. __________________________________________

b) Escreva a expresso do produto de somas (forma conjuntiva) para a sada V. __________________________________________

PASSO 4: Simplifique a expresso de sada, obtida no passo 3a, utilizando lgebra booleana.

PASSO 5: Implemente o circuito a partir da expresso obtida no PASSO 4. Desenhe o circuito lgico correspondente utilizando apenas os CIs 7404, 7408 e 7432. Indique no desenho a pinagem de entrada e sada de cada porta lgica e o cdigo do CI correspondente.

2.4) Monte o circuito anterior e atribua a cada varivel lgica de entrada uma chave de dados e ligue a sada a um indicador lgico. Compare o resultado com a tabela verdade do item 2.3, considerando para as entradas que 5V = NVEL LGICO "1" e 0V = NVEL LGICO "0". Para a sada V, considere LED ACESO=NVEL LGICO "1" e LED APAGADO=NVEL LGICO "0".___________________________________________________________________________________________________ 2004/V.1 12

J. A. MARTINO

FEI / EE571 / NE671

2.5) Inverta a definio da varivel lgica N e refaa os itens abaixo: Escreva a nova equao de V na forma disjuntiva (Passos de 1 a 4): ___________________________________ A equao da funo V foi alterada ? ________________________ E o circuito lgico correspondente seria alterado ? _______________________ E o resultado "LGICO" do problema foi alterado ? ________________________

___________________________________________________________________________________________________ 2004/V.1 13

J. A. MARTINOSISTEMAS DIGITAIS I - LABORATRIO PROBLEMA DE LGICA BOOLEANA

FEI / EE571 / NE671

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio. 2.2) Resolva o problema seguinte utilizando lgica booleana: Uma ETE ( Estao de Tratamento de Efluentes ) precisa manter o pH no seu interior abaixo de 7,5. Para tanto, foi instalado um tanque com cido, o qual pode ser drenado para dent ro da ETE pela vlvula V. Existe tambm um sensor P de pH, um sensor N de nvel limite e um agitador A. A vlvula deve ser aberta se: c) O pH estiver acima de 7,5 e o nvel estiver acima do limite, OU d) O pH estiver acima de 7,5 , o nvel estiver abaixo do limite e o agitador estiver ligado. Adote as seguintes definies para as variveis lgicas neste problema: N = 1 nvel abaixo do limite (N = 0 nvel acima do limite) P = 1 pH acima de 7,5 (P = 0 pH abaixo de 7,5) A = 1 agitador ligado (A = 0 agitador desligado) V = 1 vlvula de cido aberta (V = 0 vlvula de cido fechada) 2.3) Seguir a metodologia proposta no livro texto (pags 68 a 70) PASSO 1: Monte a tabela verdade completa, conforme informaes contidas no item 2.2.Item 2.2 N 0 0 0 0 1 1 1 1 P 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 V Passo 2a (AND) Passo 2b (OR) Item 2.5 V

___________________________________________________________________________________________________ 2004/V.1 14

J. A. MARTINO

FEI / EE571 / NE671

PASSO 2:

Na tabela:

c) Escreva os termos AND (produto fundamental) em cada caso onde a sada 1. d) Escreva os termos OR (soma fundamental) em cada caso onde a sada 0.

PASSO 3: c) Escreva a expresso da soma-de-produtos (forma disjuntiva) para a sada V. __________________________________________

d) Escreva a expresso do produto de somas (forma conjuntiva) para a sada V. __________________________________________

PASSO 4: Simplifique a expresso de sada, obtida no passo 3a, utilizando lgebra booleana.

PASSO 5: Implemente o circuito a partir da expresso obtida no PASSO 4. Desenhe o circuito lgico correspondente utilizando apenas os CIs 7404, 7408 e 7432. Indique no desenho a pinagem de entrada e sada de cada porta lgica e o cdigo do CI correspondente.

2.4) Monte o circuito anterior e atribua a cada varivel lgica de entrada uma chave de dados e ligue a sada a um indicador lgico. Compare o resultado com a tabela verdade do item 2.3, considerando para as entradas que 5V = NVEL LGICO "1" e 0V = NVEL LGICO "0". Para a sada V, considere LED ACESO=NVEL LGICO "1" e LED APAGADO=NVEL LGICO "0".___________________________________________________________________________________________________ 2004/V.1 15

J. A. MARTINO

FEI / EE571 / NE671

2.5) Inverta a definio da varivel lgica N e refaa os itens abaixo: Escreva a nova equao de V na forma disjuntiva (Passos de 1 a 4): ___________________________________ A equao da funo V foi alterada ? ________________________ E o circuito lgico correspondente seria alterado ? _______________________ E o resultado "LGICO" do problema foi alterado ? ________________________

___________________________________________________________________________________________________ 2004/V.1 16

J. A. MARTINOSISTEMAS DIGITAIS I - LABORATRIO MINIMIZAO E IMPLEMENTAO DE FUNO BOOLEANA COM NAND E NOR

FEI / EE571 / NE671

EXPERINCIA

04

1) OBJETIVOS: Minimizar funes booleanas utilizando mapas de Karnaugh. Implementar funes booleanas utilizando apenas portas NAND e NOR. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7400 e 7402. 2.2) Minimize a funo lgica booleana seguinte pelo mapa de Karnaugh. F = __________________________________________

AB C 0 1

00

01

11

10

F = __________________________

2.3) Desenhe um circuito lgico que execute a funo minimizada utilizando apenas portas NOR de 2 entradas cada. Monte o circuito lgico e verifique se este executa o mapa de Karnaugh do item 2.2.

2.4) Deixe uma das entradas da funo em "ABERTO" e verifique o comportamento do circuito. Que concluso pode-se chegar ? __________________________________________________________________________________ __________________________________________________________________________________ _____________________________________________________________________________________________________________________________________________________________________________________ 2004/V.1 17

J. A. MARTINO

FEI / EE571 / NE671

2.5) Minimize a funo lgica booleana abaixo pelo mapa de Karnaugh: G = ________________________________________________________

AB CD 00 01 11 10

00

01

11

10

G = ____________________________

2.6) Desenhe o circuito lgico que execute a funo minimizada acima utilizando apenas portas NAND de 2 entradas cada. Monte o circuito lgico e verifique se este executa o mapa de Karnaugh do item 2.5.

2.7) Desenhe o diagrama de tempos do circuito acima indicando todas as combinaes possveis das variveis de entrada e a correpondente sada G.A

B

C

D

G

___________________________________________________________________________________________________ 2004/V.1 18

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO MINIMIZAO E IMPLEMENTAO DE FUNO BOOLEANA COM NAND E NOR

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio. 2.2) Minimize a funo lgica booleana seguinte pelo mapa de Karnaugh. F = __________________________________________

AB C 0 1

00

01

11

10

F = __________________________

2.3) Desenhe um circuito lgico que execute a funo minimizada utilizando apenas portas NOR de 2 entradas cada. Monte o circuito lgico e verifique se este executa o mapa de Karnaugh do item 2.2.

2.4) Deixe uma das entradas da funo em "ABERTO" e verifique o comportamento do circuito. Que concluso pode-se chegar ? __________________________________________________________________________________ __________________________________________________________________________________ _____________________________________________________________________________________________________________________________________________________________________________________ 2004/V.1 19

J. A. MARTINO

FEI / EE571 / NE671

2.5) Minimize a funo lgica booleana abaixo pelo mapa de Karnaugh: G = ________________________________________________________

AB CD 00 01 11 10

00

01

11

10

G = ____________________________

2.6) Desenhe o circuito lgico que execute a funo minimizada acima utilizando apenas portas NAND de 2 entradas cada. Monte o circuito lgico e verifique se este executa o mapa de Karnaugh do item 2.5.

2.7) Desenhe o diagrama de tempos do circuito acima indicando todas as combinaes possveis das variveis de entrada e a correpondente sada G.A

B

C

D

G___________________________________________________________________________________________________ 2004/V.1 20

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO MULTIPLEX

EXPERINCIA

05

1) OBJETIVO: Implementar funes lgicas utilizando circuito multiplex integrado. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7404 e 74151. 2.2) Implemente a funo lgica abaixo utilizando apenas um circuito multiplex integrado de 3 variveis de seleo.F = X.Y + Y. Z + X. Z

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

F

74151 D0 D1 D2 D3 Y D4 D5 D6 D7 C B A

2.3) Monte o circuito anterior e verifique se este executa a tabela verdade da funo lgica implementada.

___________________________________________________________________________________________________ 2004/V.1 21

J. A. MARTINO

FEI / EE571 / NE671

2.4) Implemente a funo G abaixo utilizando um circuito multiplex de 3 variveis de seleo e um inversor se necessrio. Utilize a varivel W como auxiliar.G = Y. Z + X.Y.W + X.Y.W

X Y 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1

Z W G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

2.5) Implemente a funo G utilizando apenas um multiplex de 3 variveis de seleo, porm sem inversor.

74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

___________________________________________________________________________________________________ 2004/V.1 22

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO MULTIPLEX

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio. 2.2) Implemente a funo lgica abaixo utilizando apenas um circuito multiplex integrado de 3 variveis de seleo.

F = X.Y + Y. Z + X. Z

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

F

74151 D0 D1 D2 D3 Y D4 D5 D6 D7 C B A

2.3) Monte o circuito anterior e verifique se este executa a tabela verdade da funo lgica implementada.

___________________________________________________________________________________________________ 2004/V.1 23

J. A. MARTINO

FEI / EE571 / NE671

2.4) Implemente a funo G abaixo utilizando um circuito multiplex de 3 variveis de seleo e um inversor se necessrio. Utilize a varivel W como auxiliar.G = Y. Z + X.Y.W + X.Y.W

X Y 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1

Z W G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

2.5) Implemente a funo G utilizando apenas um multiplex de 3 variveis de seleo, porm sem inversor.

74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

___________________________________________________________________________________________________ 2004/V.1 24

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO DEMULTIPLEX

EXPERINCIA

06

1) OBJETIVOS: Implementar funes lgicas utilizando um circuito demultiplex integrado. Analisar circuito de transmisso de dados com MUX e DEMUX. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7400, 74138 e 74151. 2.2) Projete um circuito que implemente as funes lgicas abaixo utilizando apenas um demultiplex integrado e portas NAND se necessrio. Desenhe o circuito completo e verifique seu funcionamento. _ __ _ _ F = X.Y.Z + X.Y.Z _ _ _ G = X.Y.Z + Y.Z

74138 X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 F G G1 G2a G2b Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 B A

C

___________________________________________________________________________________________________ 2004/V.1 25

J. A. MARTINO

FEI / EE571 / NE671

2.3) Dado o circuito de tramsmisso de dados utilizando a configurao MUX-DEMUX abaixo, projetar um circuito lgico que a partir das entradas X e Y, interligue as entradas e sadas da seguinte forma: D0 Y3; D1 Y2; D2 Y1; D3 Y0. Ligue as entradas D nas chaves e as sadas Y nos LEDs.74151 D0 D1 D2 D3 S D4 D5 D6 D7 C B A 74138 Y0 Y1 G1 Y2 Y3 G2a Y4 G2b Y5 Y6 Y7 C B A

X Y

2.4) Monte o circuito e analise seu funcionamento.

___________________________________________________________________________________________________ 2004/V.1 26

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO DEMULTIPLEX

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio. 2.2) Projete um circuito que implemente as funes lgicas abaixo utilizando apenas um demultiplex integrado e portas NAND se necessrio. Desenhe o circuito completo e verifique seu funcionamento. _ __ _ _ F = X.Y.Z + X.Y.Z _ _ _ G = X.Y.Z + Y.Z

74138 X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 F G G1 G2a G2b Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 B A

C

___________________________________________________________________________________________________ 2004/V.1 27

J. A. MARTINO

FEI / EE571 / NE671

2.3) Dado o circuito de tramsmisso de dados utilizando a configurao MUX-DEMUX abaixo, projetar um circuito lgico que a partir das entradas X e Y, interligue as entradas e sadas da seguinte forma: D0 Y3; D1 Y2; D2 Y1; D3 Y0. Ligue as entradas D nas chaves e as sadas Y nos LEDs.74151 D0 D1 D2 D3 S D4 D5 D6 D7 C B A 74138 Y0 Y1 G1 Y2 Y3 G2a Y4 G2b Y5 Y6 Y7 C B A

X Y

2.4) Monte o circuito e analise seu funcionamento.

___________________________________________________________________________________________________ 2004/V.1 28

J. A. MARTINO

FEI / EE571 / NE671

SISTEMAS DIGITAIS I - LABORATRIO C IRCUITOS ARITMTICOS

EXPERINCIA

07

1) OBJETIVOS: Implementao de Circuitos Somador e Subtrator. Estudo de uma Unidade Lgica e Aritmtica (ULA) integrada. 2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio: Placa didtica 2. Fonte de tenso de 5 V. Circuitos Integrados: 7400, 74138, 74151 E 74181. 2.2) Projete um circuito que execute a soma de dois nmeros binrios de 1 bit cada (X e Y), utilizando um MUX na implementao da funo S e portas NAND na implementao da funo Cout . Adote S = "Soma" e Cout = "Vai um". Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados. A 0 0 1 1 B 0 1 0 1 S Cout74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

2.3) Projete um circuito que execute a subtrao de dois nmeros binrios de 1 bit cada (X e Y), utilizando um DEMULTIPLEX e portas NAND. Adote Su = "Subtrao" e Cout = "Pediu emprestado". Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados.74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 B A

A 0 0 1 1

B 0 1 0 1

Su

Cout

G1 G2a G2b

C

___________________________________________________________________________________________________ 2004/V.1 29

J. A. MARTINO

FEI / EE571 / NE671

2.4) Utilizando a Unidade Lgica Aritmtica (ULA) integrada (CI 74181) e os nmeros binrios A e B de 4bits cada (fornecidos pelo professor), executar as operaes abaixo. Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados. Ligue as entradas S (4 bits), M e Cn nas chaves C1 a C6 e a sada F (4 bits) nos indicadores lgicos ( para ver o resultado em binrio ) e no display ( para ver o resultado em hexadecimal ). Analise o resultado e chame o professor para apresenta-lo. A = ___________ B = ___________

2.4.1) Operaes Aritmticas a) Soma de dois nmeros de 4 bits (A PLUS B) RESULTADO = ____________S3 S2 S1 S0 M Cn

b) Diferena de dois nmeros de 4 bits (A MINUS B). RESULTADO = ____________S3 S2 S1 S0 M Cn

2.4.2) Operaes Lgicas. a) A + B RESULTADO = ____________ b) AB RESULTADO = ____________ c) AB RESULTADO = ____________S3 S2 S1 S0 M Cn S3 S2 S1 S0 M Cn S3 S2 S1 S0 M Cn

___________________________________________________________________________________________________ 2004/V.1 30

J. A. MARTINOSISTEMAS DIGITAIS I - LABORATRIO CIRCUITOS ARITMTICOS

FEI / EE571 / NE671

EXPERINCIA



2) PROCEDIMENTO EXPERIMENTAL: 2.1) Material necessrio. 2.2) Projete um circuito que execute a soma de dois nmeros binrios de 1 bit cada (X e Y), utilizando um MUX na implementao da funo S e portas NAND na implementao da funo Cout . Adote S = "Soma" e Cout = "Vai um". Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados. A 0 0 1 1 B 0 1 0 1 S Cout74151 D0 D1 D2 D3 D4 D5 D6 D7

Y

C B A

2.3) Projete um circuito que execute a subtrao de dois nmeros binrios de 1 bit cada (X e Y), utilizando um DEMULTIPLEX e portas NAND. Adote Su = "Subtrao" e Cout = "Pediu emprestado". Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados.74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 B A

A 0 0 1 1

B 0 1 0 1

Su

Cout

G1 G2a G2b

C

___________________________________________________________________________________________________ 2004/V.1 31

J. A. MARTINO

FEI / EE571 / NE671

2.4) Utilizando a Unidade Lgica Aritmtica (ULA) integrada (CI 74181) e os nmeros binrios A e B de 4bits cada (fornecidos pelo professor), executar as operaes abaixo. Desenhe o circuito lgico completo indicando a pinagem dos CIs utilizados. Ligue as entradas S (4 bits), M e Cn nas chaves C1 a C6 e a sada F (4 bits) nos indicadores lgicos ( para ver o resultado em binrio ) e no display ( para ver o resultado em hexadecimal ). Analise o resultado e chame o professor para apresenta-lo. A = ___________ B = ___________

2.4.1) Operaes Aritmticas a) Soma de dois nmeros de 4 bits (A PLUS B) RESULTADO = ____________S3 S2 S1 S0 M Cn

b) Diferena de dois nmeros de 4 bits (A MINUS B). RESULTADO = ____________S3 S2 S1 S0 M Cn

2.4.2) Operaes Lgicas. a) A + B RESULTADO = ____________ b) AB RESULTADO = ____________ c) AB RESULTADO = ____________S3 S2 S1 S0 M Cn S3 S2 S1 S0 M Cn S3 S2 S1 S0 M Cn

___________________________________________________________________________________________________ 2004/V.1 32

J. A. MARTINO

FEI / EE571 / NE671

___________________________________________________________________________________________________ 2004/V.1 33

J. A. MARTINO

FEI / EE571 / NE671

___________________________________________________________________________________________________ 2004/V.1 34

J. A. MARTINO

FEI / EE571 / NE671

___________________________________________________________________________________________________ 2004/V.1 35

J. A. MARTINO

FEI / EE571 / NE671

___________________________________________________________________________________________________ 2004/V.1 36

Documents

Apostila_2004v1 74151