Architettura delle CPU - Università degli Studi di Roma ... · Struttura della CPU ... agevole la gestione; la lunghezza del registro indica il numero di ... individuata dal registro

IV.125/01/2010 Informatica Ingegneria Medica - Prof. Gregorio Cosentino 1

Parte IV

Architettura della CPUCentral Processing Unit


Struttura della CPU

• All’interno di un processore si identificano in genere due parti principali: l’unità di controllo e il data path (percorso dei dati). Oltre a queste possono esserne presenti altre, per esempio: una FPU(Floating Point Unit) che si occupa di eseguire calcoli in virgola mobile; una MMU (Memory Management Unit) che si occupa di tradurre gli indirizzi di memoria logici in indirizzi fisici, supportando la protezione della memoria e/o uno o piùmeccanismi di memoria virtuale.

• Il data path comprende i dispositivi in grado di elaborare i dati (una o più unità aritmetico logiche, ALU, Arithmetic Logic Unit), e alcune unità di memorizzazione temporanea poco capienti e ad accesso molto veloce, i registri, in cui i dati da elaborare e irisultati dell’elaborazione vengono conservati per renderne piùagevole la gestione; la lunghezza del registro indica il numero di bit che esso può contenere.


Struttura della CPU


La Sezione di Controllo

• FETCHFase di prelievo nel corso della quale l’istruzione individuata dal registro PC Program Counter viene trasferita nel registro IR Instruction Register e il contenuto di PC viene aggiornato in modo da puntare all’istruzione successiva

• DECODE/EXECUTEFase di decodifica e di esecuzione dell’istruzione contenuta nel registro IR


Pentium II

• Architettura a 32 bit completamente compatibile con i predecessori, 266 e 333 MHz

• Aritmetica Floating-point IEEE 754• Bus di memoria a 64 bit• Cache 1o livello 16KB dati +16KB istruzioni• Cache 2o livello 256/512 KB nel package • SEC (Single Edge Cartridge) a 242 pin• Dissipa oltre 55W!


Microarchitettura del Pentium II

ALU


Memorie cache

• Scopo della cache: disaccoppiare le velocità di CPU e RAM• Località spaziale: alta probabilità di accedere in tempi successivi a indirizzi molto vicini

• Località temporale: alta probabilità di accedere più volte agli stessi indirizzi in tempi molto vicini

• Gerarchie di cache: a 2 o 3 livelli• Cache inclusive: ciascuna contiene sempre quella del livello superiore


Pipeline e architetture superscalari

• Per aumentare la capacità di elaborazione della CPU: – Pipeline a molti stadi (anche 10 e più)– Architetture superscalari: parti di pipeline (o intere pipeline)

multiple• Latenza: tempo necessario a completare l’elaborazione di un

istruzione• Banda della CPU: numero di istruzioni elaborate nell’unità di

tempo

Pipeline e architetture superscalari aumentano la banda della CPU ma non riducono la latenza


Pinout Logico del µP Significato dei vari Pin

• Indirizzamento• Dati• Controllo

– Controllo del ciclo di bus– Gestione delle interruzioni– Arbitraggio del bus– Gestione del coprocessore– Segnalazione di stato– Vari (alimentazione etc.)


Pinout Logico del µP Significato dei vari Pin

• due dei parametri chiave che determinano le performance della CPU sono il numero degli address pin e dei data pin

• un chip con m address pin può indirizzare 2m locazioni di memoria•Un chip con n data pin può leggere e scrivere una n-bit word in una singola operazione ( se n=8 faccio 4 operazioni per leggere una word di 32 bit )

•Oggi sia m che n valgono 32 o 64


I problemi del Pentium II

• IA-32 è irrimediabilmente meno potente di quanto si necessita al progredire delle tecnologie

•4 GB di spazio di indirizzamento: ormai poco per un grosso server


Pentium III

• Intel potenzia la tecnologia del Pentium II. Il Pentium III, fino a 1.26 GHZ, utilizza:• memorie Synchronized Dynamic Random Access Memory(SDRAM), che permettono un veloce trasferimento dei dati tra il microprocessore e la memoria.

• 70 nuove istruzioni, chiamate Streaming SIMD Extensions, che potenziano le caratteristiche multimediali e 3D.

• una cache con una più ampia banda • 100 MHz front-side bus

http://www.webopedia.com/TERM/P/SDRAM.html


Pentium 4

• “ 32-bit microprocessore, fino a 3.4MHZ, con tecnologia hyper-pipelined, una larghezza di banda tre volte quella del Pentium III, L2 fino a 2 MB, FSB fino a 800 MHz, disegnato per i giochi on line, video e foto digitali, riconoscimento vocale e gestione MP3. Inoltre:

•Nuova Level 1 cache technology, che migliora ancora la comunicazione tra microprocessore e memoria

•NetBurst microarchitecture, che raddoppia la lunghezza della pipeline fino a 20 stati.

•Estensione della Streaming SIMD extension 2 (SSE2) -- 144 nuove istruzioni, con un 128-bit SIMD integer arithmetic e 128-bit SIMD double precision floating point instructions.

http://www.webopedia.com/TERM/P/L1_cache.html

http://www.webopedia.com/TERM/P/integer.html

http://www.webopedia.com/TERM/P/floating_point_number.html


L’architettura IA-64

• Dopo aver spremuto fino in fondo la IA-32, Intel rompe con il passato e propone una nuova ISA: la IA-64

• La IA-64 è una architettura a 64 bit, dual core ( e sono allo studio 80 cuori ), nuovi supermateriali.

• Nome iniziale Pentium 4 serie 600/Itanium ( 2001/2002)• EPIC Explicitly Parallel Instrucion Computing è il termine usato da Intel quando fa riferimento a questa nuova tecnologia

• Ampio uso di pipeline• Raddoppio della memoria cache a 2 MB• Tecnologia SpeedStep utilizzata nei notebook per ridurre la dissipazione dei chip

• Tanto per non parlare di compatibilità all’indietro è un processore dual-mode e può eseguire anche il vecchio codice IA-32


Evoluzione architettura IA-64

• Nuovi materiali, puntando a realizzare nuovi microprocessori con circuiti di 45 /32 nanometri ( oggi siamo a 45 ), che vuol dire minore dispersione di corrente (e quindi meno calore e consumo energetico) e aumento della velocità, anche più del 20% .

• Miglioramenti di architetture interne Enhanced Intel SpeedStep®Technology e Intel® Virtualization Technology

Intel® Core™2 Duo Processors64 bit, dual core, 65nm.


Evoluzione architettura IA-64

L'Intel Xeon 7400 è la prima CPU di Intel basata su un'architettura a 6 core ed è realizzata con processo produttivo Hi-K a 45 nanometri. La CPU è composta da 1,9 miliardi di transistor ed è dotata di un quantitativo di memoria cache L3 pari a 16MB. Le CPU Dunnington sfrutteranno un singolo Front Side Bus a 1066MHz per il collegamento di tutti i socket dei processori al memory controller.


Microprocessore Intel

Pentium 4 chip ( che va sulla board ).


Personal Computer

1. Pentium 4 socket2. 875P Support chip3. Memory sockets4. AGP connector5. Disk interface6. Gigabit Ethernet7. Five PCI slots8. USB 2.0 ports9. Cooling10. BIOS

This figure is a photograph of the Intel D875PBZ board. The photograph is copyrighted by the Intel Corporation, 2003 and is used by permission.


Legge di NathanIl software è un gas: riempie sempre completamente qualsiasi

contenitore in cui lo si metta

(ma sicuramente non è un gas perfetto!)Al calare dei costi e all’aumentare della memoria disponibile, le dimensioni del software sono sempre cresciute in proporzione

• Il Circolo Virtuoso– Costi più bassi e prodotti migliori– Aumento dei volumi di mercato– Fattori di scala nella produzione– Costi più bassi …...


Architettura dei computer paralleli

Le frequenze dei clock sono in crescita ma….La velocita della luce e’ un limite….Sempre di piu’ emerge il problema della dissipazionedi calore…..Per cui l’architettura dei computer farà ricorso sempremaggiormente al calcolo in parallelo, come il Dual Coredi Intel



Progettati per eseguire in parallelo più job ( tipo banche)

Oppure lo stesso job costituito da molti processi paralleli( come un programma di scacchi)


Architettura dei computer paralleliMultiprocessore tutte le CPU condividono la memoria fisica

CPU

Memoria condivisaCPU CPU

CPU


Multiprocessors

(a) multiprocessor con 16 CPU che condividono la stessa memoria(b) Una immagine viene partizionata in 16 sezioni, ognunaanalizzata dalle 16 differenti CPU


Architettura dei computer paralleliMulticomputer tutte le CPU hanno la loro memoria

CPU + Mem

Rete di interconnessione

CPU + Mem CPU + Mem

CPU + Mem


Multicomputers

(a) multicomputer con 16 CPU, ognuno con la propria memoria(b) L’immagine della slide precedente viene splittata fra le diverse 16 memorie



I multiprocessori sono difficili da costruireMa facili da programmare

I multicomputer sono facili da costruireMa difficili da programmare

Vari sforzi per costruire sistema ibridoConcentrandosi sulle reti di interconnessione


Esercizio•Una Architettura di computer paralleli di tipo multiprocessor è realizzata con sedici CPU e deve analizzare una immagine complessa. Una sola delle seguenti affermazioni è vera:

–Tutte le CPU lavorano contemporaneamente sull’intera immagine

–L’immagine viene divisa in sedici porzioni ciascuna esaminata da una differente CPU

–A turno ogni CPU esamina l’intera immagine•Motivare brevemente la risposta (massimo tre righe + 1 figura)

Documents

Architettura delle CPU - Università degli Studi di Roma ... · Struttura della CPU ... agevole la gestione; la lunghezza del registro indica il numero di ... individuata dal registro