15
SEMANA 8 Temporizador Programable (Timer – 8254) Arquitectura de computadoras

arquitectura de computadoras

Embed Size (px)

Citation preview

Page 1: arquitectura de computadoras

SEMANA 8Temporizador Programable

(Timer – 8254)

Arquitectura de computadoras

Page 2: arquitectura de computadoras

Objetivos

Al finalizar esta semana el alumno será capaz de:

Definir qué es temporizador y qué es un contador.

Identificar su estructura interna. Identificar sus modos de

operación y cómo se programa.

Page 3: arquitectura de computadoras

Interfase Periférica Programable

8.1 Introducción.8.2 Estructura interna.8.3 Programación y modos de

operación.8.4 Aplicaciones: Control de un

motor DC usando PWM

Page 4: arquitectura de computadoras

Introducción Un temporizador es básicamente

un contador usado como divisor de frecuencia para una señal de frecuencia conocida. Su propósito es generar señales de tiempo que permitan sincronizar procesos.

Aunque un temporizador es también un contador, se suele usar el término contador cuando el dispositivo se emplea en el conteo de eventos que típicamente no presentan periodicidad alguna.

Page 5: arquitectura de computadoras

Introducción El Temporizador 8254

(Programmable Interval Timer) está constituido por tres contadores (temporizadores) independientes programables de 16 bits.

Cada contador puede realizar una cuenta binaria o en BCD (Binary-Coded Decimal).

La frecuencia de entrada máxima permitida para cualquier contador es de 10 MHz.

Page 6: arquitectura de computadoras

Introducción

El 8254 es empleado usualmente cuando se requiere que un microprocesador controle eventos en tiempo real. Algunos ejemplos de aplicaciones

incluyen implementación de reloj en tiempo real, contador de eventos y control de dirección y velocidad de un motor.

Page 7: arquitectura de computadoras

Introducción Este temporizador (en realidad el

8253) también es encontrado en los computadores personales mapeados en los puertos 40h-43h. El uso típico es el siguiente: Generar una interrupción periódica que

por defecto ocurre a una frecuencia de aproximadamente 18.2 Hz.

Controlar los ciclos de refresco de memorias DRAM (15us).

Proporcionar una fuente de temporización para el parlante interno y otros dispositivos.

Page 8: arquitectura de computadoras

Estructura Interna

Page 9: arquitectura de computadoras

Estructura Interna

Cada temporizador contiene una entrada CLK, una entrada GATE y una conexión de salida (OUT). La entrada CLK proporciona la

frecuencia de operación base para el temporizador.

El pin GATE controla el temporizador en algunos modos de operación.

El pin de salida OUT es de donde se obtiene la salida del temporizador.

Page 10: arquitectura de computadoras

Estructura Interna

Las señales que lo conectan al microprocesador son los pines del bus de datos (D7-D0), #RD, #WR, #CS, y las entradas de dirección A1 y A0.

A1 A0 Función0 0 Contador 00 1 Contador 11 0 Contador 21 1 Palabra de control

Page 11: arquitectura de computadoras

Estructura Interna:Definición de pinesA1, A0 Las entradas de dirección seleccionan uno

de los cuatro registros internos del 8254.CLK La entrada de reloj es la fuente de

temporización para cada contador interno.#CS El chip select habilita al 8254 para

programación, y lectura o escritura de un contador.

G La entrada de puerta controla la operación del contador en algunos modos de operación.

GND Conecta a la tierra del sistemaOUT Salida del contador donde está disponible

la onda generada por el temporizador.#RD Causa que los datos sean leídos desde el

8254.Vcc Conecta a los +5 V de la fuente de

alimentación.#WR Causa que los datos sean escritos en el

8254.

Page 12: arquitectura de computadoras

Programación y modos de operación Cada contador es programado

individualmente al escribir una palabra de control seguido por un valor inicial de cuenta.

Cada contador puede ser programado con un valor de cuenta de 1 a FFFFh (o 9999 si la cuenta es BCD). Una cuenta de 0 es interpretado como 10000h (o 10000 si la cuenta es BCD).

El mínimo valor de cuenta es 1 para todos los modos de operación excepto en los modos 2 y 3, para los cuales el mínimo valor de cuenta es 2.

Page 13: arquitectura de computadoras

Programación y modos de operación

Page 14: arquitectura de computadoras

Programación y modos de operación

Channel 0

Channel 1

Channel 2

8254 PIT

8284PCLK

+5 V

CLK0

CLK1

CLK2

GATE0

GATE1

GATE2

OUT0

OUT1

OUT2

Interrupt IRQ0

DRAM refresh

speaker

Port 0x61, bit #0

Port 0x61, bit #1

AND

Port 0x61, bit #5

Port 0x61, bit #4

1193182 Hz

Page 15: arquitectura de computadoras

Fin

Ing. Luis Raymi Román