Arquitectura de Computadoras - ?· Arquitectura de Computadoras División de Ingeniería Eléctrica,…

  • View
    214

  • Download
    1

Embed Size (px)

Transcript

  • Arquitectura de Computadoras Divisin de Ingeniera Elctrica, Facultad de Ingeniera, UNAM Profesor: M. en C. Miguel ngel Padilla Castaeda Contacto: miguel.padilla@ccadet.unam.mx Ubicacin: Centro de Ciencias Aplicadas y Desarrollo Tecnolgico (CCADET) Primer Piso, Lab. Anlisis de Imgenes y Visualizacin Materias antecedentes

    Diseo Digital, Diseo de Sistemas Digitales, Memorias y Perifricos Materias consecuentes

    Microcomputadoras Temario

    1. Mquinas de estado 1. Introduccin a las mquinas de estado 2. Cartas ASM Lecturas: Captulo 2 (pp. 6-33) [Savage]

    Captulo 3 (pp. 34-44), [Savage] 2. Introduccin a la organizacin de computadoras

    1. Estructura bsica de una computadora 2. Caractersticas de los lenguajes ensambladores 3. Tipos de computadoras (secuenciales y encauzadas) Lecturas: Captulo 3 (pp. 105-140), [Carpinelli]

    Captulo 2 (pp. 68-123), [Hennessy] 3. Diseo de una computadora secuencial (CISC)

    1. Cliclo Fetch-Decode-Execute 2. Arquitectura bsica 3. Diseo de microinstrucciones usando control microprogramado Lecturas: Captulo 4 (pp. 45-52), [Savage]

    Captulo 5 (pp. 55-56), [Savage] Captulo 6 (pp. 214-266), [Carpinelli]

    Captulo 7 (pp. 267-307), [Carpinelli] 4. Diseo de una computadora encauzada (RISC)

    1. Introduccin al procesamiento encauzado (pipeline) 2. Arquitectura bsica 3. Diseo de un conjunto de instrucciones reducido (RISC) 4. Conflictos de la arquitectura encauzada (hazards) 5. Unidades de deteccin y correccin de hazards Lecturas: Captulo 2 (pp. 96-108), [Hennessy]

    Captulo 3 (pp. 124-219), [Hennessy] 5. Control Aritmtico

    1. Unidad de procesos aritmticos 2. Notacin no signada 3. Notacin signada 4. Notacin flotante Lecturas: Captulo 5 (pp. 56-59), [Savage]

    Captulo 8 (pp. 308-375), [Carpinelli] Apndice A (pp. A1-A77), [Hennessy]

  • 6. Sistemas de Entrada/Salida 1. Subsistemas de memoria y Entrada/Salida 2. Interrupciones 3. Acceso directo a memoria (DMA) Lecturas: Captulo 4 (pp.159-166) [Carpinelli]

    Captulo 10 (pp. 423-476), [Carpinelli] 7. Organizacin de la memoria

    1. Memoria Cache 2. Memoria Virtual 3. Memoria Principal Lecturas: Captulo 9 (pp. 378-421), [Carpinelli]

    Captulo 5 (pp. 373-483), [Hennessy] Bibliografa recomendada

    [Carpinelli] Carpinelli, J.D. Computer Systems Organization & Arquitecture. Addison Wesley, 2001 Temas: 2, 3, 5, 6, 7

    [Hennessy] Hennesy, J.L. et. al. Computer arquitecture a quantitive approach (2ed: QA76.9A73 P37 1996)

    Temas: 4, 5, 6, 7 [Savage] Savage, J. et al. Diseo de microprocesadores. Facultad de Ingeniera

    Temas: 1, 2, 3 [Altera] Altera MAX+PLUS II Getting Started (www.altera.com) [Chvez01] Chvez Rodrguez, et. al. Entorno de diseo MAX+PLUSII (Manual de

    Consulta), FI, UNAM [Chvez02] Chvez Rodrguez, et. al. Utilizando el entorno MAX+PLUSII

    (Practicas de diseo), FI, UNAM [Chvez03] Chvez Rodrguez, et. al. Lenguaje de descripcin de hardware

    VHDL, FI, UNAM [Chvez04] Chvez Rodrguez, et. al. Lenguaje de descripcin de hardware

    Verilog, FI, UNAM

    Proyecto final Con todos los elementos creados en las tareas durante el semestre implementar al final una computadora digital RISC (MIPSR2000). Software a utilizar Altera MAX+PLUS II Student Edition Software (www.altera.com)