TDM I - SISTEMAS DIGITAISCIRCUITOS LGICOSSISTEMAS E SUBSISTEMAS DIGITAISMICROELETRONICA+=MOTIVAO

MOTIVAOTDM I - SISTEMAS DIGITAISCIRCUITOS LGICOSSISTEMAS E SUBSISTEMAS DIGITAISMICROELETRONICA

SISTEMAS OPERACIONAIS+=

MOTIVAOTDM I - SISTEMAS DIGITAISCIRCUITOS LGICOSSISTEMAS E SUBSISTEMAS DIGITAISMICROELETRONICA

SISTEMAS OPERACIONAISREDES+=

TDM I - SISTEMAS DIGITAISCIRCUITOS LOGICOSFLIP-FLOPSPORTAS LOGICAS+=PROJETO DE SISTEMAS COMBINACIONAIS E SEQUENCIAIS SIMPLES

TDM I - SISTEMAS DIGITAISSISTEMAS DIGITAIS Combinacionais e Sequenciaisnfase em AutomaoPROJETO DE CIRCUITOS COMPLEXOS ?

EMENTATDM I - SISTEMAS DIGITAISMODULOS COMBINACIONAIS FIXOSMODULOS COMBINACIONAIS ARITMTICOS FIXOSREPRESENTAO NUMRICA BINRIA EM PONTO FIXOARITMTICA BINRIA EM PONTO FIXOMODULOS SEQUENCIAIS FIXOSPROJETOS DE SISTEMAS DIGITAISSUBSISTEMA DE CONTROLE

BIBLIOGRAFIATDM I - SISTEMAS DIGITAISINTRODUO AOS SISTEMAS DIGITAISMILOS ERCEGOVAC, TOMAS LANG, JAIME MORENOBOOKMANPRINCIPLES OF DIGITAL DESIGNDANIEL D. GAJSKIPRENTICE HALLSISTEMAS DIGITAIS FUNDAMENTOS E APLICAEST. L. FLOYDBOOKMANApostilas no site: www.corradi.junior.nom.br

EXERCICIO 1 (CIRC. LOGICOS)TDM I - SISTEMAS DIGITAISEXPRESSES DE CHAVEAMENTO E CIRCUITO

OBS: ESTA ESPECIFICAO TAMBEM PODERIA SER ATENDIDA POR UM PROJETO BASEADO EM MODULOS FIXOS, MODULOS PROGRAMAVEIS E EM MICROCOMPUTADOREM UM PROGRAMA DE PERGUNTAS E RESPOSTAS, O APRESENTADOR FAZ UMA PERGUNTA PARA 3 PARTICIPANTES. AQUELE QUE SOUBER A RESPOSTA, PRESSIONA UM BOTO COLOCADO A SUA FRENTE, QUE, POR SUA VEZ, FAZ COM QUE UM LED ASSOCIADO AO BOTO SEJA ACESO, CASO NENHUM OUTRO CANDIDATO TENHA, PREVIAMENTE, PRESSIONADO O SEU CORRESPONDENTE BOTO. O LED DEVE FICAR ACESO AT QUE O APRESENTADOR PRESSIONE UM BOTO DE RESET.CASO HAJA BOTES PRESSIONADOS SIMULTANEAMENTE A PRIORIDADE DEVE SER : BOTO 1 , DEPOIS, BOTO 2 E, FINALMENTE BOTO 3.PROJETE UM CIRCUITO QUE ATENDA AS ESPECIFICAES ACIMA, USANDO PORTAS LOGICAS E FLIP-FLOPs TIPO D COM PRESET E CLEAR, SABENDO QUE : OS LEDs DEVEM SER ACESOS EM NIVEL 0; O CIRCUITO DEVE SER SINCRONO; APENAS O BOTO DO APRESENTADOR ASSINCRONO; DEVE EXISTIR UM FLIP-FLOP POR CANDIDATO E O CLOCK NO PODE SER DESABILITADO.

SISTEMAS DIGITAISFLIP-FLOPSPORTAS LOGICASPROJETO DE SISTEMAS COMBINACIONAIS E SEQUENCIAIS SIMPLESCIRCUITOS INTEGRADOS DISPONIVEISMODULOS PROGRAMAVEISMODULOS FIXOSPROJETO DE SISTEMAS COMBINACIONAIS E SEQUENCIAIS COMPLEXOS

SISTEMAS DIGITAISMODULOS COMBINACIONAIS FIXOSDECODIFICADORESCODIFICADORESCODIFICADORES DE PRIORIDADEMULTIPLEXADORESDEMULTIPLEXADORESDESLOCADORES MODULOS FIXOS

SISTEMAS DIGITAISDECODIFICADORES XOY0X1Y1X2Y2....X N-1Y N-1..EY 2N-1

ESPECIFICAOENTRADAS: X : X = (XN-1,......,X0) XJ {0,1} E : E {0,1}SAIDAS : Y : Y = (Y2N-1,......,Y0) YJ {0,1}FUNO : YI = 1 SE (X=I) E (E=1) YI = 0 CASO CONTRARIIO N-1 EM QUE: X = XJ 2J E I = 0,1...,2N 1 J= 0

REDES DECODIFICADORASSISTEMAS DIGITAISDECODIFICAO COINCIDENTE

REDES DECODIFICADORASSISTEMAS DIGITAISEEDECODIFICAO EM ARVOREVANTAGEM ?DESVANTAGEM ?

EXERCICIO 2SISTEMAS DIGITAISGND01231CHAVE ROTATIVAVCC3201231.....

EXERCICIO 2 CONTINUAOSISTEMAS DIGITAISGND01231CHAVE ROTATIVAVCCBLOCOCODIFICADORBLOCODECODIFICADOR5?PROJETE O BLOCO DECOFICADOR ACIMA, USANDO CIs 74LS138 E USE DECODIFICAO EM ARVOREIO#O0I1#O1I2#O2#E.#E.E#O774LS138.....

CODIFICADORSISTEMAS DIGITAISX0Y0X1Y1X2Y2....X N-1Y N-1X 2N-1 E A

ESPECIFICAOENTRADAS: X : X = (X2N-1,......,X0) XJ {0,1} E : E {0,1}SAIDAS : Y : Y = (YN-1,......,Y0) YJ {0,1} A : A {0,1}FUNO : Y = I SE (XI=1) E (E=1) Y = 0 CASO CONTRARIO A = 1 SE (ALGUM XI = 1) E (E =1) A = 0 CASO CONTRARIO N-1 EM QUE: Y = YJ 2J E I = 0,1...,2N 1 J= 0

EXERCICIO 3SISTEMAS DIGITAISGND01231CHAVE ROTATIVAVCCBLOCOCODIFICADORBLOCODECODIFICADOR5?PROJETE O BLOCO COFICADOR ACIMA, USANDO CIs DO TIPO DESENHADO AO LADOIOO0I1O1I2O2I3.I4.I5I6I7E ACODIFICADOR.....

EXERCICIO 4SISTEMAS DIGITAISPROJETE UM SISTEMA COMBINACIONAL QUE TENHA UMA ENTRADA X DE 3 BITS, REPRESENTANDO OS DIGITOS DE 0 A 7 E UMA SAIDA Y DE 3 BITS REPRESENTANDO O MESMO CONJUNTO DE NUMEROS, SABENDO QUE A FUNO DO SISTEMA Y = (3X) MOD 8.OBS: USO OBRIGATORIO DE DECOD. E CODIFIC.

CODIFICADOR DE PRIORIDADESISTEMAS DIGITAISX0Y0X1Y1X2Y2....X N-1Y N-1X 2N-1 E A

ESPECIFICAOENTRADAS: X : X = (X2N-1,......,X0) XJ {0,1} E : E {0,1}SAIDAS : Y : Y = (YN-1,......,Y0) YJ {0,1} A : A {0,1}FUNO : Y = I SE (XI=1) E (XK= 0 , K < I) E (E=1) Y = 0 CASO CONTRARIO A = 1 SE (ALGUM XI = 1) E (E =1) A = 0 CASO CONTRARIO N-1 EM QUE: Y = YJ 2J E I = 0,1...,2N 1 J= 0

EXERCICIO 5SISTEMAS DIGITAISPROJETE UM SISTEMA COMBINACIONAL QUE INDIQUE QUANTOS DESLOCAMENTOS PARA ESQUERDA DEVEMOS EFETUAR EM UM VETOR DE 8 BITS DE MODO QUE O BIT MAIS A ESQUERDA SEJA 1(NORMALIZAO PARA ESQUERDA). OBS: USE O CI ABAIXO.IOO0I1O1I2O2I3.I4.I5I6I7E ACODIFICADOR DE PRIORIDADE

MULTIPLEXADORSISTEMAS DIGITAISX0X1 X2..X N-1 ZX 2N-1 E SN-1 .....S1S0 ESPECIFICAOENTRADAS: X : X = (X2N-1,......,X0) XJ {0,1} S : S = (SN-1,......,S0) SJ {0,1} E : E {0,1}SAIDAS : Z : Z {0,1}FUNO : Z = XS SE (E=1) Z = 0 CASO CONTRARIO N-1 EM QUE: S = SJ 2J E I,J = 0,1...,2N 1 J= 0

EXERCICIO 6SISTEMAS DIGITAISPROJETE UM SISTEMA COMBINACIONAL PERMITA A ESPIONAR ,POR MEIO DE UM PAINEL DE CHAVES, 4 LINHAS DE COMUNICAO ?L0L1L2L3

EXERCICIO 7SISTEMAS DIGITAISPROJETE UM SISTEMA DIGITAL PARA IMPLEMENTAR A FUNO (ABCD)= CONJUNTO-UM (1,3,4,9,14,15)

DEMULTIPLEXADORSISTEMAS DIGITAIS YO Y1 Y2 . .X YN-1 Y2N-1 E SN-1 .....S1S0 ESPECIFICAOENTRADAS: X : X {0,1} E : E {0,1} S : S = (SN-1,......,S0) SJ {0,1}

SAIDAS : Y : Y = (Y2N-1,......,Y0) YJ {0,1}FUNO : YI = X SE (I = S) E (E = 1) YI =0 CASO CONTRARIIO N-1 EM QUE: S = SJ 2J E I,J = 0,1...,2N 1 J= 0

DESLOCADOR PSISTEMAS DIGITAISX-PX-P+1.XOYOX1Y1X2Y2....XN-1 YN-1XNXN+1..XN+P-1 ED SUSO:MULT/DIV POTENCIA DE 2 ALINHAMENTO DE VETORESESPECIFICAOENTRADAS: X : X = (XN+p -1,..,XN....,X0...X-P) XJ {0,1} E : E {0,1} S : S { P,...,0 } D : D {0,1} D=0: ESQUERDA D=1: DIREITA

SAIDAS : Y : Y = (YN-1,......,Y0) YJ {0,1}FUNO : YI = X I-S SE (D=0) E (E = 1) YI = X I+S SE (D=1) E (E = 1) YI = 0 SE (E = 0) USO:-MULTIPLICAO/DIVISO POTENCIA DE 2

-ALINHAMENTO DE VETORES

EXERCICIO 8 SISTEMAS DIGITAISPROJETE UM SISTEMA DIGITAL QUE NORMALIZE O VETOR DO EXERCICIO 5

EXERCICIO 9SISTEMAS DIGITAISDOIS SD USAM CODIGOS NO CONVENCIONAIS PARA REPRESENTAR NUMEROS INTEIROS ENTRE 0 E 15 DA SEGUINTE MANEIRA:O SIST. A REPRESENTA UM NUMERO INTEIRO N COMO P = 3N MOD 16.O SIST. B REPRESENTA UM NUMERO INTEIRO N COMO Q = 7N MOD 16.

PROJETE UM CIRCUITO QUE REALIZE A CONVERSO DE CODIGO DO SISTEMA A PARA O SISTEMA B USANDO 2 MUXs DE 8 ENTRADAS E UM XOR DE 2 ENTRADAS

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAIS1 x 27 + 1 x 24 + 1 x 23 + 1 x 22 + 1 x 20 = 128 + 16 + 8 + 4 + 1 = 1579 x 161 + 13 x 160 = 157183/16 7 11/16 B 0

NUMERO BINARIONUMERO HEXADECIMALNUMERO DECIMAL100111019D157

NUMERO DECIMALNUMERO HEXADECIMALNUMERO BINARIO183B710110111

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSOMADOR +NYXZCINCOUTX = XI.2II=0N-1NUMERO INTEIRO DE O A 2N-1

RELACIONAMENTO ENTRADA E SAIDA X + Y+ CIN = 2NCOUT + Z

IDEM PARA Y E Z

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSOMADORESPECIFICAOENTRADAS: X : X = (X2N-1,......,X0) XJ {0,1} Y : Y = (YN-1,......,Y0) YJ {0,1} CIN : CIN {0,1}SAIDAS : Z : Z = (ZN-1,......,Z0) ZJ {0,1} COUT : COUT {0,1}FUNES : Z = (X + Y + CIN) MOD 2N COUT = 1 SE (X + Y + CIN) 2N COUT = 0 CASO CONTRARIO

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSOMADOR DE 1 BIT +1XICICI+1YIZIFUNESZI = XI YI CI

CI+1 = XI . YI + (XI YI) .CI GIPIZI = PI CI

CI+1 = GI + PI .CI 1111G: GERA CARRYP: PROPAGA CARRY

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISIMPLEMENTAO DO SOMADOR DE 1 BITXIYICIGIZICI+1SOMADORCOMPLETOFUNESGI = XI . YI PI = (XI YI) ZI = PI CICI+1 = GI + PI .CI SOMADOR QUANDO NOSE TEM CARRY DE ENTRADAPIMEIO SOMADOR

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISMODULO SOMADOR DE N BITs COM CARRY PROPAGADO +XN-1CNYN-1ZN-1 +X0CN-1C0C1Z0SOMADDORDE 1 BITY0

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISRETARDO DO MODULO SOMADORCI+1 = GI+ PI .CI E RETARDO DE QQ GATE1O MODULO: C1= G0 +P0.C0RETARDO: 3 2O MODULO: C2= G1 +P1.C1RETARDO: 3 + 2 = 5 3O MODULO: C3= G2 +P2.C2RETARDO: 5 + 2 = 7 4O MODULO: C4= G3+P3.C3RETARDO: 7 + 2 = 9

..............................................................................................NO MODULO: CN= GN-1 +PN-1.C1RETARDO: (2N+1)

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISPROJETO DE UM NOVO MODULO SOMADOR COM RETARDO MENORCI+1 = GI+ PI .CI E RETARDO DE QQ GATE1O MODULO: C1= G0 +P0.C0 RETARDO: 3 2O MODULO: C2= G1 +P1.C1 = G1+ P1(G0 +P0C0) = G1 +P1G0 +P1P0C0 RETARDO: 3 3O MODULO: C3= G2 + G1G2 + G0P1P2 + P0P1P2C0 RETARDO: 3 4O MODULO: C4= G3 + G2P3 + G1P2 P3 + POP1P2P3C0 RETARDO: 3

..............................................................................................NO MODULO: .............. RETARDO: 3

GP

MODULOS COMBINACIONAIS ARITMETICOS FIXOSSISTEMAS DIGITAISMODULO SOMADOR DE TRANSPORTE DE CARRY ANTECIPADO (EXEMPLO COM 4 BITS)X0 Y0 C0G0 P0 S0 X1 Y1 C1G1 P1 S1 X2 Y2 C2G2 P2 S2 X3 Y3 C3G3 P3 S3C4 G3 P3 C3 G2 P2 C2 G1 P1 C1 G0P0G PGERADOR DE CARRY ANTECIPADO C0

MODULOS COMBINACIONAIS ARITMETICOS FIXOSNUMEROS NO FORMATO BCD+ 651

BINARIOBCD0000000000010001001000100011001101000100010101010110011001110111

BINARIOBCD1000 10001001 1001101010000101110001110010010110110011111010100111110101

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSOMADOR BCD X3 X2 X1 X0 Y3 Y2 Y1 Y0COUT Z3 Z2 Z1 Z0 CIN +XYZESPECIFICAOENTRADAS E SAIDAX 9 Y 9 Z 9FUNES 1 SE X + Y + CIN > 9COUT = 0 CASO CONTRARIO

X + Y + CIN SE (X + Y + CIN 9) E COUT=0Z = X + Y + CIN + 6 SE (X + Y + CIN > 9) E COUT=0 COUT=1 X + Y + CIN + 6 SE (X + Y + CIN 9) E COUT=1

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISEXEMPLO DE SOMA BCD 0100 4+0011 3 0 0111 7 0101 5+ 0111 7 0 1100 C + 0110 1 0010 12 1001 9+ 1000 8 1 0001 1 + 0110 1 0111 17

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSUBTRATOR -NYXZBINBOUTX = XI.2II=0N-1NUMERO INTEIRO DE O A 2N-1

RELACIONAMENTO ENTRADA E SAIDA X - Y- BIN = Z - 2NBOUT

IDEM PARA Y E Z

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISEXEMPLO DE SUBTRAO 1111 15- 0111 7 0 1000 8 0101 5- 0111 7 -2 ------------------- 10101 21 - 0111 7 1 1110 1414 16 = - 2NO SE PODE REPRESENTAR UM NUMERO NEGATIVO,QUANDO SE TRABALHA COM NUMEROS POSITIVOS SEM SINAL EMPRESTIMO(BORROW)16

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSUBTRATORESPECIFICAOENTRADAS: X : X = (Xn-1,......,X0) XJ {0,1} Y : Y = (YN-1,......,Y0) YJ {0,1} BIN : BIN {0,1}SAIDAS : Z : Z = (ZN-1,......,Z0) ZJ {0,1} BOUT : BOUT {0,1}FUNES : Z = (X - Y - BIN) SE (X - Y - BIN) 0 Z = (X - Y - BIN) + 2N SE (X - Y - BIN) < 0 BOUT = 1 SE (X - Y - BIN) < 0 BOUT = 0 CASO CONTRARIO

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISSUBTRATOR DE 1 BIT -1XIBIBI+1YIZIFUNESZI = XI + YI + BI

BI+1 = XI. YI + (XI + YI) .BI GIPIZI = PI + BI

BI+1 = GI+ PI .BI

REPRESENTAO E OPERAES COM NUMERO INTEIROS COM SINAL SISTEMAS DIGITAISSISTEMA : SINAL/MAGNITUDENUMERO INTEIRO X REPRESENTADO COMO (XS,XM)XS XMSINAL (1 BIT)0 +1 -MAGNITUDE (JBITS)BIT + SIGNIFICATIVODO VETOR

REPRESENTAO E OPERAES COM NUMERO INTEIROS COM SINAL SISTEMAS DIGITAISREPRESENTAO DE NUMEROS DE N BITS ( 1 BIT DE SINAL E N-1 BITS DE MAGNITUDE )

- (2N-1 1) X (2N-1 1) N = 8 - (27 1) X 27 1 - 127 X 127

ADIO COM NUMEROS EM SINAL E MAGNITUDE SISTEMAS DIGITAIS+ >-

COMPLEMENTO A 2 SISTEMAS DIGITAISPARA AGILIZAR AS OPERAES

FOI CRIADO O SISTEMA COMPLEMENTO A 2NUMERO INTEIRO X REPRESENTADO POR:X SE X 0 XXR=2N - |X| SE X < 0 C2(X)NUMERO DE BITS DO VETOR

EXEMPLO DE NUMERO EM COMPLEMENTO A 2SISTEMAS DIGITAISN=8X= 7X= -7 C2(7) = 28 7 = 249

X=7 0 0 0 0 0 1 1 1X= -7 1 1 1 1 1 0 0 1

REPRESENTAO DOS NUMEROS COM 8 BITS, EM COMPLEMENTO A 2SISTEMAS DIGITAIS

0 1 1 1 1 1 1 10 1 1 1 1 1 1 00 1 1 1 1 1 0 10 1 1 1 1 1 0 0.0 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0-1 1 1 1 1 1 1 1 1-2 1 1 1 1 1 1 1 0.-126 1 0 0 0 0 0 1 0-127 1 0 0 0 0 0 0 1-128 1 0 0 0 0 0 0 0-+_ _ _ _ _ _ _ __ _ _ _ _ _ _ _7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 01XC2(X)+BITS2N8 BITS0

ADIO EM COMPLEMENTO A 2 SISTEMAS DIGITAISXYSOMX + YXC2(Y)SOMX -Y2N - Y12N C2(X)(Y)SOMY - X2N - X12N C2(X)C2(Y)SOM-(X + Y)2N - X102N+1 2N - YCOUT

SUBTRAO EM COMPLEMENTO A 2 SISTEMAS DIGITAISXYSOMX - YXC2(Y)SOMX +YYC2(X)(Y)SOM-X - Y2N - X102N+1 C2(X)C2(Y)SOM-X + Y 2N - X 12N YC22N - Y12N DC2C22N - YDC2NO SE USA MAIS O SUBTRATOR2N - YC2DC2COMPLEMENTADESCOMPLEMENTA =

EXERCICIO: BLOCO PARA COMPLEMENTAR E BLOCO PARA DESCOMPLEMENTARMOSTRE QUE PARA COMPLEMENTAR A 2, OU DESCOMPLEMENTAR, UM VETOR DE 8 BITS, BASTA INVERTER OS BITS DO VETOR E SOMAR 1

SOLUO DO EXERCICIOX + C2(X) = 2N

X + #X = 2N - 1

C2(X) = #X + 1X + C2(X) = 2N

C2(X) + #C2(X) = 2N - 1

X = #C2(X) + 1

SOMADOR/SUBTRATOR P/ COMPLEMENTO A 2 SISTEMAS DIGITAISXYC210MUX+0 SOMA1 SUBTR.

COMPLEMENTADOR SISTEMAS DIGITAISX + C2(X) = 2NX + #X = 2N 1 C2(X) = #X + 1XY

10MUX+0 SOMA1 SUBTR.CIN

ESTOURO EM COMPLEMENTO A 2 (OVERFLOW)SISTEMAS DIGITAISADIO:OS 2 OPERANDOS SO POSITIVOS OU NEGATIVOS00+BIT N-2CARRY =1 P/ ESTOURARCOUT=01COUT-1= 111BIT N-2+CARRY =0 P/ ESTOURARCOUT-1= 00COUT=1P/ OCORRER OVERFLOW1. NUMEROS COM MESMO SINAL2. APS A OPERAO, O BIT DE SINAL FICA INVERTIDO OU COUT XOR COUT-1 =1SUBTRAO:

RACIOCINIO ANALOGO

ESTOURO EM COMPLEMENTO A 2 (OVERFLOW)SISTEMAS DIGITAISEXEMPLOS(+ 126) + (+126) VAI GERAR OVERFLOW 0111111001111110___________ COUT-1 = 1(- 126) + (-126) VAI GERAR OVERFLOW 1000001010000010___________ COUT-1 = 0

+

SUBTRAO DE NUMEROS SEM SINAL EM SOMADOR/SUBTRATOR C2SISTEMAS DIGITAISSISTEMAS DIGITAISX + C2(X) = 2NX + #X = 2N 1 C2(X) = #X + 1XY

10MUX+1 SUBTR.CIN00#YX + #Y +1 = X + 2N- YCOUT1X-YCOUT2N(2N +X) -YCOUT0X EMPRESTIMO DE 2N ( BORROW)

OKBORROW = # COUTINTERPRETAO DO RESULTADO

SOMADOR/SUBTRATOR C2SISTEMAS DIGITAISSISTEMAS DIGITAIS

10MUX+CINCOUT0 SOMA1 SUBTR.10COUTOVCOUT-1YXZ

FLAGS DE STATUSSISTEMAS DIGITAIS

10MUX+CINCOUT10COUTOVCOUT-1YXQ D CLKQ D CLKFCOVFLAGSZ

EXEMPLO SISTEMAS DIGITAISNUMEROS S/SINALAL: 00001010 (10)BL: 10001111 (143)AL BL - > AL + #BL +1 = 01111011 (123) BO -> CY=1123 256 = -133-133NUMEROS C/SINALAL: 00001010 (10)BL: 10001111 (-113)AL BL - > AL + #BL +1 = :01111011 (123) OV=0

+123

EXERCICIO 10 SISTEMAS DIGITAIS1. COMPLETE A SEGUINTE TABELA

NUMERO INTEIRO COM SINALNUMERO INTEIRO SEM SINALVETOR DE BITSCOMPLEMENTO A 2, VETOR COM 7 BITS-37COMPLEMENTO A 2, VETOR COM 8 BITS205COMPLEMENTO A 2, VETOR COM 5BITS11011COMPLEMENTO A 2, VETOR COM 8 BITS9SINAL-MAGNITUDE , VETOR COM 5BITS11011

EXERCICIO 10 SISTEMAS DIGITAIS2. A representao de numeros inteiros pode ser generalizada para a representao de numeros de ponto fixo. Ou seja , o ponto binario , o qual se presume que para os numeros inteiros esteja a direita do digito menos significativo , pode ser colocado entre 2 digitos quaisquer. Para o vetor de bits x = (X6, X5,..., Xo) e um ponto binario entre os bits X4 e X3, determine o numero xmaximo mais positivo e o numero xminimo mais negativo e mostre a sua representacao em vetor de bits correspondente.a.no sistema sinal e magnitudeb.no sistema complemento de 2

EXERCICIO 10SISTEMAS DIGITAIS

3. Para os pares seguintes de vetores x e y de 8 bits representando numeros inteiros no sistema COMPLEMENTO A 2 ,obtenha os vetores de bits z e d que representam z = x + y e d=x-y ,respectivamente. Verifique se obteve o resultado correto.

X: 01011011 y: 00100111X: 10101010 y: 10100000

4. Para os pares seguintes de vetores x e y de 8 bits representando numeros inteiros no sistema SEM SINAL ,obtenha os vetores de bits z e d que representam z = x + y e d=x-y ,respectivamente. Verifique se obteve o resultado correto.

X: 01011011 y: 00100111X: 10101010 y: 10100000

EXERCICIO 10 SISTEMAS DIGITAIS5. PROJETAR UM SUBTRATOR BCD USANDO O MODULO SOMADOR/SUBTRATOR6.A EXTENSO DE FAIXA EXECUTADA QUANDO NECESSARIO REPRESENTAR O VALOR X POR UM VETOR DE M BITS , DADA SUA REPRESENTAO POR UM VETOR DE BITS DE N

MODULOS COMBINACIONAIS ARITMETICOS FIXOSSISTEMAS DIGITAISSOMADORSUBTRATORUNIDADE ARITMETICAUNIDADE ARITMETICA LOGICACOMPARADORMULTIPLICADORDIVISOR

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISUNIDADE ARITMETICAAUXYZFCINCOUTOVZEROSINALN3COUT : CARRY OU BORROWOV : OVERFLOWZERO : SE Z = 0SINAL : SINAL DE ZEXEMPLO DE FUNES : SOMA SOMA C/CIN SUBRATAO INCREMENTO DE X TROCA DE SINAL DE X

STATUS DA AU

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISUNIDADE ARITMETICAAUXYZFCINCOUTOVZEROSINALN3 ESPECIFICAO ENTRADAS: X =(X N-1,...X0) XI {0,1} Y =(X N-1,...X0) XI {0,1} CIN {0,1} F = (F2,F1,F0) FI {0,1} SAIDAS:Z =(Z N-1,...Z0) ZI {0,1}COUT,SGN,ZERO,OV {0,1} FUNESF OPERAO001 ADD Z = X + Y011 SUB Z = X - Y101 ADDC Z = X + Y + CIN110 CS Z = - X010 INC Z = X + 1SGN =1 SE Z< 0, 0 CASO CONTRARIOZERO =1 SE Z=0, 0 CASO CONTRARIO OV =1 SE Z ESTOURAR, 0 CASO CONTRARIO (NO C / SINAL) COUT =1 SE Z ESTOURAR, 0 CASO CONTRARIO (NO S / SINAL)

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISPROJETO DA UNIDADE ARITMETICAMODULOS BASICOS PARA O PROJETOKMUX01+CINCOUTC0UT-1COMPL

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISUNIDADE ARITMETICAPROJETOCOMPL XCOMPL YKxMUX01000.....00Kmx+COUTC0UT-1C0SGNZEROMUX10OVCOUTXYZ F1= Ky F2.F1= Kx F0= Kmx F1+ F2F0CIN = C0 F1.F0 = K2mxF2 F1 F0CINXSYSFUNESF2 F1 F0 OPERAO0 0 1 ADD Z =X + Y0 1 1 SUB Z = X - Y1 0 1 ADDC Z = X + Y + CIN1 1 0 CS Z = - X0 1 0 INC Z = X + 110

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISUNIDADE ARITMETICA LOGICAALUXYZCOUTOVZEROSINALN3FUNESF OPERAO001 ADD Z = X + Y011 SUB Z = X - Y101 ADDC Z = X + Y + CIN110 CS Z = - X010 INC Z = X + 1

000 AND Z = X.Y100 OR Z = X + Y111 XOR Z = X YCINF

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISOVCOUTXY F1= Ky F2.F1= Kx F0= Kmx F1+ F2F0CIN = C0 F1.F0 = K2mx K3mx1 K3mx F2 F1 F0CINUNIDADE ARITMETICA LOGICA (PROJETO)AUMUX0123ZSGNAUZEROALU S1 S0

FLAGS DE STATUS ADICIONAISSISTEMAS DIGITAISQ D CLKQ D CLKQ D CLKZEROSGNPARIDADEZ C/ NO PAR DE 1s -> FP = 1 (PARIDADE PAR)Z C/ NO IMPAR DE 1s -> FP = 0 (PARIDADE IMPAR)

EXEMPLOSISTEMAS DIGITAISSINAL EM NIVEL O -> +RESULTADO ZEROPARIDADE PAR

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISCOMPARADORES (NUMEROS SEM SINAL)GOUT GINEOUT EIN SOUT SINXY

EXERCICIO 11 SISTEMAS DIGITAISCOMPARE 2 VETORES DE 8 BITS USANDO COMPARADORES DE 4 BITS

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISMULTIPLICADOR PARA NUMEROS S/SINAL

XY x ZNMN + MESPECIFICAOENTRADAS: X : X = (Xn-1,......,X0) XJ {0,1} Y : Y = (YM-1,......,Y0) YJ {0,1}SAIDAS : Z : Z = (ZN+M-1,......,Z0) ZJ {0,1}FUNO : Z = X.Y

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAISMULTIPLICADOR PARA NUMEROS S/SINALIMPLEMENTAOZ = X . Y M-1 M-1Z = X . ( YI2I) = ( XYI 2I ) I=0 I=0XYI = 0 SE YI = 0 XYI = X SE YI = 1IMPLEMENTADO PORANDsDESLOCAMENTO DE I POSIES PARA A ESQUERDA

MODULOS COMBINACIONAIS ARITMETICOS FIXOSSISTEMAS DIGITAISMULTIPLICADOR PARA NUMEROS S/SINALXY43 X3Y0 X2Y0 X1Y0 X0Y0 X3Y1 X2Y1 X1Y1 X0Y1 X3Y2 X2Y2 X1Y2 X0Y2 +Z7

SISTEMAS DIGITAISMULTIPLICADOR PARA NUMEROS S/SINAL (IMPLEMENTAO)Z Y73+MODULOS COMBINACIONAIS ARITMETICOS FIXOS X3Y0 X2Y0 X1Y0 X0Y0 X3Y1 X2Y1 X1Y1 X0Y1

X3Y2 X2Y2 X1Y2 X0Y2 BLOCO AND/SOMADOR COM 3 ENTRADAS E 2 SAIDASX4

MODULOS COMBINACIONAIS ARITMETICOS FIXOS SISTEMAS DIGITAIS

SISTEMAS DIGITAISDIVISOR PARA NUMEROS S/SINAL

EX

NN/2N/2XYZR ESPECIFICAO ENTRADAS: X =(X N-1,...X0) XI {0,1} Y =(X N/2-1,...X0) XI {0,1} SAIDAS:Z =(Z N/2-1,...Z0) ZI {0,1}R =(R N/2-1,...R0) RI {0,1} EX {0,1} FUNES: Z = X/YR = X MOD Y EX =1 (se ZN-1+ ZN-2 + ZN-3+... + ZN/2=1)MODULOS COMBINACIONAIS ARITMETICOS FIXOS OUDIVISORN/2MODULOS COMBINACIONAIS ARITMETICOS FIXOS

SISTEMAS DIGITAISIMPLEMENTAOX7 X6 X5 X4 X3 X2 X1 X0Y3 Y2 Y1Y0 X7Y3Y2Y1Y0 - B X610Z7Y3Y2Y1Y0 - B X5Z610 - B10Z5Y3Y2Y1Y0 X4Y3Y2YY0 - BZ510 X3MODULOS ARITMETICOS FIXOS X4 X3 X6 X5

SISTEMAS DIGITAIS Y3Y2Y1Y0 - B X210Z3Y3Y2Y1Y0 - B X1Z210 - B10Z1Y3Y2Y1Y0 X0Y3Y2Y1Y0 - BZ010R3 R2 R1R0Z7Z6Z5Z4Z3Z2Z1Z0EXMODULOS ARITMETICOS FIXOS X2 X1 X0

SISTEMAS DIGITAISEXEMPLO100010100111XYZ_ _ _ _R1000101001110_ _ _ XYZ_ _ _ _R

SISTEMAS DIGITAIS100010100111XYZ_ _ _ _R1000101001110001 XYZ0001R>000_ _ _ _ _ _ _ _ _ MODULOS ARITMETICOS FIXOS

SISTEMAS DIGITAISMODULOS ARITMETICOS FIXOS1000101001110001 XYZ0001

001 _ 0111R1010 1110 110-

1000101001110001 XYZ0001>001101111010 1110 1100SISTEMAS DIGITAISMODULOS ARITMETICOS FIXOS--0111-0101R519VERIFICAO19 x 7 +5 = 1381387# 0 -> EXCEO

SISTEMAS DIGITAISMODULOS ARITMETICOS FIXOS0700H = 17921792/02 = 896 > 255 -> ESTOURO

SISTEMAS DIGITAISMODULOS ARITMETICOS FIXOS25RESTOQUOCIENTE0700H -> 179230H -> 4825H -> 3710H -> 161792 / 48 = 37 R 16 10

SISTEMAS DIGITAISEXERCICIO 11APREENCHA A TABELA ABAIXO:SEM SINALCOM SINALSEM SINALCOM SINALSEM SINALCOM SINALSEM SINALCOM SINAL1010101001010101BINARIODECIMAL

SOMAFCFOFSFZFPSOMASUBSUBMULMULDIVDIV

SISTEMAS DIGITAISEXERCICIO 11BPREENCHA A TABELA ABAIXO1010101001010101

FCFOFSFZFPANDORXOR

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEREPRESENTAO BINARIA EM PONTO FLUTUANTE_ . _ _ _ _ _ _ _ ...... _ _ _ 2_ _ _ _ _ _ _ _ ...... _ _ _ SINAL DO NUMEROPONTO BINARIOMANTISSASINAL DO EXPOENTEEXPOENTE

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTECOMO REPRESENTAR + 5 EM PONTO FLUTUANTE ?MANTISSA : 9 BITS ( INCLUINDO O BIT DE SINAL)EXPOENTE : 6 BITS ( INCLUINDO O BIT DE SINAL)0.00000101 2 001000++0.00001010 2 000111++0.00010100 2 000110++0.10100000 2 000011++.........................................OUOUOUQUAL A MELHOR REPRESENTAO ?

NO TEM COMPL A 2 EM PT. FLUTUANTESISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTECOMO REPRESENTAR +0,25 EM PONTO FLUTUANTE ?MANTISSA : 9 BITS ( INCLUINDO O BIT DE SINAL)EXPOENTE : 6 BITS ( INCLUINDO O BIT DE SINAL)0.01000000 2 0000000.10000000 2 100001OUQUAL A MELHOR REPRESENTAO ?0,25 = 1 / 4 = 1 / 22+++-

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEMULTIPLICAO: (+ 5 X + 5) EM PONTO FLUTUANTE ?0.00000101 2 0010000.00000101 2 001000X0.00000000 00011001 2 010000OU0.00000001 11001000 2 001100OU0.11001000 00000000 2 000101MELHOR REPRESENTAO

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEFORMATO NORMALIZADO_ . 1 _ _ _ _ _ _ ..... _ _ 2 _ _ _ _ _ _ _ ...... _ _ _ SINAL DO NUMEROMANTISSASINAL DO EXPOENTEEXPOENTEFORMATO NORMALIZADO REAL_ 1. _ _ _ _ _ _ ..... _ _ 2_ _ _ _ _ _ _ _ ...... _ _ _ SEMPRE EXISTEM, NO NECESSITAM SER ARMAZENADOS NA MEMORIAARMAZENAMENTO NA MEMORIASINAL DO NO| EXPOENTE C/SINAL| MANTISSA

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTECOMO REPRESENTAR + 5 EM PONTO FLUTUANTE NO FORMATO NORMALIZADO ?01.01000000 2 000010++ARMAZENAMENTO NA MEMORIA0| 000010| 01000000SINALEXPOENTEMANTISSA

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTECOMPARAO ENTRE 2 NUMEROS EM PONTO FLUTUANTESINAL NO| SINAL EXP| EXPOENTE|MANTISSASINAL NO| SINAL EXP| EXPOENTE|MANTISSA1234

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEMODIFICAO NO EXPOENTE PARA FACILITAR A COMPARAO ENTRE 2 NUMEROS EM PONTO FLUTUANTE+31

+0-0

- 3062

31

1063-31+31+31+ PESOAPS A MODIFICAO, OS EXPOENTES SO POSITIVOSUSADOS MAIS ADIANTE PESO =31

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTECOMPARAO ENTRE 2 NUMEROS EM PONTO FLUTUANTE, EXPOENTES COM PESOSINALNO| EXPOENTE|MANTISSASINALNO| EXPOENTE|MANTISSA12

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTE REPRESENTAO DE + 5 EM PONTO FLUTUANTE NO FORMATO NORMALIZADO SEM PESO01.01000000 2 000010++ARMAZENAMENTO NA MEMORIA0| 100001| 01000000 REPRESENTAO DE + 5 EM PONTO FLUTUANTE NO FORMATO NORMALIZADO COM PESO01.01000000 2 100001++ 31

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEINTERVALOS DE REPRESENTAO DOS NUMEROS0+-MAIOR VALOR(MODULO)MAIOR VALOR(MODULO)MENORVALOR(MODULO)MENORVALOR(MODULO)OVERFLOWOVERFLOWUNDERFLOW01.11111111211111001.000000002000001C/ PESOC/ PESO

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTE01.00000000210001001.000000002000001- 100010 + 011111EXEMPLO DE GERAO DE UNDERFLOW01.000000002000001= 1 - 34 + 31 = - 2UNDERFLOWPARA OS CASOS DE UNDERFLOW SO PERMITIDOS NUMEROS NO NORMALIZADOS COM EXPOENTE ZERO00.010000002000000/2+2REPRESENTAO DO ZERO :00.000000002000000 0/2

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTE01.00000000211111001.000000002111110 +111110 - 011111EXEMPLO DE GERAO DE OVERFLOW01.000000002111110= 62 + 62 - 31 = + 93OVERFLOWXREPRESENTAO DO OVERFLOW ( INFINITO):00.000000002111111 63

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTEPADRO IEEE 754PRECISO SIMPLES(-1)S X ( 1 + M) X 2EIMPLICITO(NO PRECISA SER ARMAZENADO)S|EXPONTE|MANTISSA1 | 8 BITS | 23 BITS 32 BITSPESO: 127 PRECISO DUPLA(-1)S X ( 1 + M) X 2EIMPLICITO(NO PRECISA SER ARMAZENADO)S|EXPONTE|MANTISSA1 | 11 BITS | 52 BITS 64 BITSPESO: 1023

SISTEMAS DIGITAISARITMETICA EM PONTO FLUTUANTE REPRESENTAO DE -0,75 NO PADRO IEEE 754, PRECISO SIMPLES- 0,75 = - 3 / 4 -> - 0.1120 -> - 1.1 X 2-1 1|01111110|1000000000000000000000031 30................ 23 22 0+ 127 QUAL O NUMERO QUE O VETOR BINARIO EST REPRESENTANDO EM PRECISO SIMPLES ?1|10000001|01000000000000000000000-129 127 = 21 1/4- 1,25 X 22 = -5

SISTEMAS DIGITAISADIO EM PONTO FLUTUANTESM

ESM

E

+S MSM

E

+00..0

E

E

MSNORMALIZAOOVERFLOW ?UNDERFLOW ?EXCEOOBS: ARREDONDAR A MANTISSA PODE DESNORMALIZAR

SISTEMAS DIGITAISEXEMPLO ADIO EM PONTO FLUTUANTE1.0011.001+10.010NORMALIZAR1.0010.010- 0.111NORMALIZARDEPOIS DE IGUALADOS OS EXPOENTES...

SISTEMAS DIGITAISADIO EM PONTO FLUTUANTEHARDWARE PARA SOMA EM PONTOFLUTUANTES| EXP|MANTISSAS| EXP|MANTISSAUA EX -MUXCMUXMUXDESL. DIR.UA MANT +MUXMUXDIR/ESQINC/DECCOMPARAO DE EXPOENTESDESLOCAMENTO DIREITA DO MENOR NUMEROSOMANORMALIZAO

SISTEMAS DIGITAISADIO EM PONTO FLUTUANTEHARDWARE PARA SOMA EM PONTOFLUTUANTE (CONTINUAO)UAMANT +DIR/ESQINC/DECNORMALIZAOMUXMUXCHARD. DE ARREDONDAMENTOS| EXPOENTE| MANTISSAARREDONDAMENTOREPETIDO DO SLIDE ANTERIOR

SISTEMAS DIGITAISMULTIPLICAO EM PONTO FLUTUANTES MX

E

MNORMALIZAOOVERFLOW ?UNDERFLOW ?EXCEOOBS: ARREDONDAR A MANTISSA PODE DESNORMALIZAR

E

E

SMP+-S

SISTEMAS DIGITAISEX. DE MULTIPLICAO DE MANTISSAS EM PONTO FLUTUANTE1.0011.001X10010000000010011.010001NORMALIZADO1.1001.100X110000001100000010.010000DESNORMALIZADONORMALIZAR

SISTEMAS DIGITAISTIPOS NUMERICOS NO PADRO IEEENUMERO |SINAL |EXPOENTE | MANTISSANORMALIZADO|+/- |0 < ... 11..111 | QUALQUER 0NO NORMAL |+/- | 0 | QUALQUER 0ZERO |+/- | 0 | 0INFINITO |+/- | 111............11 | 0NaN |+/- |111 ...........11 | QUALQUER 0GERAO DE NaN : / , - , 0/0

SISTEMAS DIGITAISEXERCICIO 12

1. CONVERTA OS SEGUINTES NUMEROS PARA O FORMATO IEEE 754 , USANDO A PRECISAO SIMPLES. FORNEA O VETOR RESULTADO COMPACTADO COM 8 DIGITOS HEXADECIMAISA. 9 B. 5/32 C.-5/32 D. 6,1252. CONVERTA OS SEGUINTES NUMEROS, EXPRESSOS NO FORMATO IEEE754 , PRECISAO SIMPLES , COMPACTADOS EM HEXADECIMAL, PARA DECIMALA. 42E48000 B. 3F880000 C. C7F000003.SOME OS NUMEROS 3EE00000H E 3D800000H EXPRESSOS NO FORMATO IEEE 754 , PRECISAO SIMPLES. O RESULTADO NORMALIZADO DEVE SER FORNECIDO COMPACTADO EM HEXADECIMAL.4.MULTIPLIQUE OS NUMEROS ACIMA5. DIVIDA OS NUMEROS ACIMA

SISTEMAS DIGITAISEXERCICIO 126, UM PROGRAMA CALCULA REQ PELA EXPRESSAO REQ =1/ ( 1/R1 +I/ R2 + 1/R3 ) SABENDO QUE R1=R2 = R3 = 0, E QUE OS NUMEROS ESTAO NO FORMATO IEEE 754 , PRECISAO SIMPLES , QUAIS SAO OS NUMEROS( NO FORMATO ACIMA) UTILIZADOS E GERADOS PARA CALCULAR REQ?

7. MOSTRE QUE A CONVERSO DE UM NUMERO FRACIONARIO DECIMAL EM BINARIO ENVOLVE REPETIDAS MULTIPLICAES POR 2. A CADA PASSO, A PARTE FRACIONARIA DO NUMERO DECIMAL MULTIPLICADA POR 2. O DIGITO A ESQUERDA DA VIRGULA DECIMAL SER 0 OU 1 E CONTRIBUIR PARA A CORRESPONDENTE PARTE BINARIA, COMEANDO PELO BIT MAIS SIGNIFICATIVO. A PARTE FRACIONARIA DO PRODUTO USADA COMO MULTIPLICANDO NO PROXIMO PASSO.CONVERTA 0,5125 PARA O FORMATO IEEE 754, PRECISO SIMPLES.

SISTEMAS DIGITAISMODULOS SEQUENCIAIS FIXOSREGISTRADORREGISTRADOR DE DESLOCAMENTOCONTADOR

SISTEMAS DIGITAISREGISTRADORESUSO: ARMAZENAMENTO DE ESTADOS EM MAQUINAS SEQUENCIAISLD CLKCLRREGXZN ENTRADAS: X =(X N-1,...X0) XI {0,1} LD, CLK, CLR {0,1} ESTADO: S=(SN-1,...S0) SI {0,1} SAIDAS:Z =(Z N-1,...Z0) ZI {0,1}FUNES ESTAD0 S(T +1) = X(T) SE LD(T) =1 E CLR (T) =0 = S(T) SE LD(T) =0 E CLR (T) =0 = 0 SE CLR(T) = 1 SAIDA Z(T) = S(T)ESPECIFICAOSINCRONOASSINCRONO

SISTEMAS DIGITAISIMPLEMENTAO DO BIT I DO REGISTRADORD QCLKCLRLD01X I Z I CLKCLRREGISTRADORES

SISTEMAS DIGITAISEXERCICIO 13 PROJETE UM SISTEMA COM A ESPECIFICAO ABAIXO, USANDO: 1. FLIP-FLOPs TIPO D2. REGISTRADORES0A =01A =1A =03A =1A =02A =1A =0A=1

SISTEMAS DIGITAISEXERCICIO 13 SOLUOS1S0 S1+A=0 A=10 0 0 00 1 0 11 1 1 11 0 1 0S1S0 S0+A=0 A=10 0 0 10 1 1 11 1 1 01 0 0 0S1+ = S1. #A + S0.AS0+ = S0. #A + #S1.A

SISTEMAS DIGITAISEXERCICIO 13 SOLUOS1+ = S1. #A + S0.AS0+ = S0. #A + #S1.AIMPLEMENTAO COM FLIP-FLOPsD QCLK #Q D QCLK #Q S1+S0+S1S0AOROR

SISTEMAS DIGITAISEXERCICIO 13 SOLUOS1+ = S1. #A + S0.AS0+ = S0. #A + #S1.AIMPLEMENTAO COM REGISTRADORLD X1 X0CLKCLR Z1 Z0ACLKCLR

REGSISTEMAS DIGITAISREGISTRADORES DE DESLOCAMENTOUSO: TRANSFERENCIA SERIAL DE BITSXR XLCLKCTRLREGXZNENTRADAS: X =(X N-1,...X0) XI {0,1} XR, XL ,CLK {0,1} CTRL {CARGA,ESQUERDA, DIR,NADA} ESTADO: S=(SN-1,...S0) SI {0,1}SAIDAS:Z =(Z N-1,...Z0) ZI {0,1}FUNES ESTAD0 S(T +1) =S(T) SE CTRL = NADA = X(T) SE CTRL = CARGA = (SN-2,...S0,,XL) SE CTRL = ESQ. = (XR,SN-1, ...S1) SE CTLR = DIR SAIDA Z(T) = S(T)ESPECIFICAO2

SISTEMAS DIGITAISD QCLK

X I Z I REGISTRADORES DE DESLOCAMENTO(IMPLEMENTAO BIT I)D QCLK

IMPLEMENTAOD QCLK

3210S1S0CTRL1CTRL0CTRL1 CTRLO 0 0 NADA 0 1 ESQ 1 0 DIR 1 1 CARGA

SISTEMAS DIGITAISEXERCICIO 14 1. PROJETE UM SISTEMA COM A SEGUINTE ESPECIFICAO: ENTRADA: X(T) ,SAIDA: Y(T) FUNO: X(T).X(T-8) =1 2. PROJETE UM SISTEMA COM A SEGUINTE ESPECIFICAO: ENTRADA: X(T) ,SAIDA: Y(T) FUNO: X(T-8,T)) = 011101101

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD X #OE REGCLK Z CONTROLE DE ALTA IMPEDANCIADBODB7DB: DATA BUS8

SISTEMAS DIGITAISCONTROLE DE ALTA IMPEDANCIAVCCGND#OECIVCCGND#OECIVCCGND#OECIVCCGND#OECIGNDNIVEL 1GNDNIVEL 0VCCNIVEL Z3O ESTADOALTAIMPEDANCIAESTAGIO DE SAIDA

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD X#OE REGACLK Z#LD X#OE REGBCLK Z#LD X#OE REGCCLK ZN BITSREPRESENTAO SIMPLIFICADA

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD X#OE REGACLK Z#LD X#OE REGBCLK Z#LD X#OE REGCCLK ZN BITSREPRESENTAO SIMPLIFICADA (METODO REUNIO DE LINHAS)

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOSESTADO DOS SINAIS PARA TRANSFERIR O CONTEUDO DO REG A PARA O REG C # LDA| # LDB| #LDC| #OEA| #OEB|# OEC 1 1 0 0 1 1 A TRANSFERENCIA OCORRE NA TRANSIO DO CLOCKDIAGR DE TEMPO DOS SINAIS NA TRANSFERENCIA DO DADO 1011 DO REG A PARA O REG CCLK#LDC#OEADB3DB2DB1DB0........................0111CLK#LDCDB3#OEA......1011DB0

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD #OE REGCLK X/Z CONTROLE DE ALTA IMPEDANCIAREGISTRADOR BIDIRECIONAL

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD #OE REGCLK X/Z CONTROLE DE ALTA IMPEDANCIAREGISTRADOR BIDIRECIONALREPRESENTAO SIMPLIFICADA

SISTEMAS DIGITAISINTERCONEXO ENTRE REGISTRADORES VIA BARRAMENTO DE DADOS#LD #OE REGCLK X/Z CONTROLE DE ALTA IMPEDANCIAREGISTRADOR BIDIRECIONALREPRESENTAO SIMPLIFICADAMETODO REUNIAO DAS LINHAS

SISTEMAS DIGITAISEXERCICIO 15 1. OS REG`s A, B, C ESTO INICIALMENTE CARREGADOS COM 1011,1000,0111.OS SINAIS DA FIG. SO ENTO APLICADOS AOS REGISTRADORES.DETERMINE O CONTEUDO DE CADA REG NOS INSTANTES T1,T2,T3,T4DESCREVA O QUE ACONTECERIA SE #LDA =0 QUANDO O TERCEIRO PULSO DE CLOCK OCORESSE.ABCT3T1T2T4CLK#0EA#0EB#0EC#LDA#LDB#LDCC. DESENHE O SINAL EM DB3

SISTEMAS DIGITAISEXERCICIO 15 CONTINUAO2.A FIG. MOSTRA 2 DISPOSITIVOS EXTRAS QUE FORAM CONECTADOS AO BUS DE DADOS. UM DELES UM CONJUNTO DE CHAVES COM BUFFERS, QUE PODEM SER USADAS PARA ENTRADA DE DADOS MANUAL EM QQ DOS REGs DO BUS. O OUTRO UM REG DE SAIDA QUE UTILIZADO PARA ARMAZENAR QQ DADO QUE ESTEJA NO BUS DURANTE UMA TRANSFERENCIA DE DADOS E APRESENT-LO A UM CONJUNTO DE LEDS.

SUPONHA QUE TODOS OS REGsCONTENHAM 0000.FAA UM RESUMO DA SEQUENCIA DE OPERAES NECESSARIAS PARA CARREGAR OS REG`S COM OS SEGUINTES DADOS, PELAS CHAVES:A: 1011 B: 0001 C: 1110

B. QUAL SER O ESTADO DOS LEDS NO FINAL DESTA SEQUENCIA ?ABCCLKD QD QD QD QVCC#ESWGNDVCCCH0CH3CH1CH2CLKL3L2L1L0

SISTEMAS DIGITAISEXERCICIO 15 CONTINUAOABCCLKD QD QD QD QVCC#ESWGNDVCCCH0CH3CH1CH2CLKL3L2L1L0A1 #O3A0 #O2#E #O1 #O0A1 #O3A0 #O2#E #O1 #O0DEC. DUALGNDGNDOS1OS0IS1IS0#ESW#OEC#OEB#OEA#LDC#LDB#LDA T0 T1 T2 T3OS1OS0IS1IS0CLK3. SUPONDO QUE TODOS OS REG`s ESTO COM 0000 NO INSTANTE TO E AS CHAVES ESTO NA POSIO MOSTRADA NA FIGURA A. QUAL O CONTEUDO DE CADA REG. EM T1, T2 E T3 ?B. PODE OCORRER CONTENO DE BARRAMENTO NESTE CIRCUITO ? EXPLIQUELj: LED

SISTEMAS DIGITAISEXERCICIO 16UMA MEMORIA CONTEM VARIOS REGISTRADORES, UMA VIA CODIFICADA PARA SELECIONAR UM REGISTRADOR, UMA VIA BIDIRECIONAL PARA LEITURA OU ESCRITA DE DADOS, UM SINAL DE COMANDO DE LEITURA , UM SINAL DE COMANDO DE ESCRITA E UM SINAL DE SELEO DE MEMORIA, CONFORME MOSTRADO NA FIG. ABAIXO:REG1....REGN-1REG0JB. END2J = N B. DADOSB. DADOS#RD#CS#WR

SISTEMAS DIGITAISEXERCICIO 16 - CONTINUAO1. PROJETE UMA MEMORIA 8 x 8 ( OITO REGISTRADORES OITO ENDEREOS OITO POSIES CADA UMA COM OITO BITS), USANDO OS COMPONENTES ABAIXO:I0 00I1 01I2 O2I3 O3I4 04I5 05I6 O6I7 O7STB#OELATCHSTB #OE Q O0 0 Q Q0 1 Q Z 0 I I1 1 I ZIOQ3SI0 #00I1 #01I2 #O2 #O3 #04 #05 #O6 #O7

#EDECOD.IMEMORIA

SISTEMAS DIGITAISEXERCICIO 16 - CONTINUAO2. PROJETE UM MODULO DE MEMORIA 16 x 8, USANDO MEMORIAS 8 x 8 :3. PROJETE UM MODULO DE MEMORIA 8 x 16, USANDO MEMORIAS 8 x 8 :

MEMORIAMEMORIA

USO MAIS COMUM: CONTAR EVENTOSREGSISTEMAS DIGITAISCONTADOR MODULO PCNT CLKCLR TCREGZENTRADAS: CNT, CLR,CLK {0,1}ESTADO: S: = S {0,1,2 ...P-1}SAIDAS: Z: = Z {0,1,2 ...P-1} TC {0,1} FUNES ESTAD0 S(T +1) =(S(T)+ CNT) MOD P SE CLR =0 S(T +1) = 0 SE CLR =1 SAIDA Z(T) = S(T) TC(T) = 1 SE S(T) = P-1 , CNT=1 E CLR =0 = 0 CASO CONTRARIOESPECIFICAOCONTAGEM TERMINALASSINCRONO

SISTEMAS DIGITAISCONTADOR MODULO PTIPOS DE CONTADORESCOM RELAO A CONTAGEMUP : CONTAR P/ CIMADOWN : CONTAR P/ BAIXOUP / DOWN : CONTAR P/ CIMA E P / BAIXO( NECESSITA DE SINAL DE CONTROLE ADICIONAL)COM RELAO AO CODIGOBINARIOBCDANEL

SISTEMAS DIGITAISCONTADOR MODULO PESTADO |BINARIO | BCD | ANEL0 |0000 |0000 |000000011 |0001 |0001 |000000102 |0010 |0010 |000001003 |0011 |0011 |000010004 |0100 |0100 |000100005 |0101 |0101 |001000006 |0110 |0110 |010000007 |0111 |0111 |100000008 |1000 |1000 |9 |1001 |1001 |10 |1010 |1011 |1100 |1101 |1110 |1111

REGSISTEMAS DIGITAISCONTADOR BINARIO COM ENTRADA PARALELA, MODULO 16CNT I3 I2 I1 I0 CLKCLR TCLD O3 O2 O1 O0 REGZENTRADAS: I : I = (I3,I2,I1,I0) IJ {0,1} I {0,1 ...15} LD, CNT, CLR,CLK {0,1}ESTADO: S : S = (S3,S2,S1,S0) SJ { 0,1} S {0,1...15}SAIDAS: Z : Z = (Z3,Z2,Z1,Z0) ZJ {0,1} Z {0,1...15} TC {0,1} FUNES ESTAD0 S(T +1) =(S(T )+ CNT) MOD16 SE LD = 0 S(T +1) = I SE LD = 1 S(T +1) = 0 SE CLR = 1 S(T +1) = S(T) CASO CONTRARIO ESPECIFICAOISAIDA Z(T) = S(T) TC(T) = 1 SE S(T) = 15 E CNT = 1,CLR=0 = 0 CASO CONTRARIOLD E CNT, SE ATIVADOS AO MESMO TEMPO, PREVALECE O LD

SISTEMAS DIGITAISCONTADOR MODULO K (2 k 16)CNT I3 I2 I1 I0 CLKCLR TCLD O3 O2 O1 O0 EX: CONTADOR MODULO 12 USANDO CONTADOR MODULO 160 0 0 0TCNO USADA

SISTEMAS DIGITAISDIVISOR DE FREQUENCIA MODULO K (2 k 16)CNT I3 I2 I1 I0 CLKCLR TCLD O3 O2 O1 O0 EX: DIVISOR DE FREQUENCIA MODULO 9 USANDO CONTADOR MODULO 160 1 1 1 (16- 9)XZXZ 7 8 9 10 11 12 13 14 15 7 8 9 10 11 12 13 14 15FreqZ = FreqX / 910

SISTEMAS DIGITAISCONTADOR USO COMUMCONTADOR DE EVENTOSDOWN CLR CLK CONTADORUP COMPARADOREoutSout NUMERO MAXIMO DE ESPAOS LOTADO VAGAS

SISTEMAS DIGITAISCONTADOR - USO COMUMCONTROLAR UMA SEQUENCIA FIXA DE AES EM UM SISTEMA DIGITALDECODIFIC. 0 1 2 3 4 5CONTADOR MODULO 6 CLKSEQUENCIA DE AES0 ZERAR REGISTRADORES1 ENTRADA A2 ENTRADA B3 COMPUTAR4 COMPUTAR 5 SAIDA CORZERARENTR. AENTR. BCOMPUTARSAIDA C

SISTEMAS DIGITAISCONTADOR - USO COMUMGERAR SINAIS DE TEMPODECOD. 0 1 2 3 4 5 6 7CONTADOR MODULO 6 CLKS Q CLKR #QTS0S Q CLKR #QTS1S Q CLKR #QTS2ESTADOTS0TS1TS27021345670MESMA FREQUENCIAFASES DIFERENTES FF SR SINCRONO

SISTEMAS DIGITAISCONTADOR USO COMUMGERAR SINAIS DE TEMPOCONTADOR S0 MODULO 4 CLK S1CLK0CLKCLK0CLK2CLK4ANDAND

CLK2CLK4FREQUENCIAS DIFERENTES 0123

SISTEMAS DIGITAISCONTADOR - USO NO CONVENCIONALCONTADOR USADO COMO REGISTRADOR DE ESTADO NA IMPLEMENTAO DE UMA MAQUINA SEQUENCIAL234CNT = 1 LD = 0CNT = 0 LD = 0CNT = 0 LD = 1CNT CONTADORLDCLK234

SISTEMAS DIGITAISEXERCICIO 17PROJETAR A MAQUINA SEQUENCIAL ESPECIFICADA ABAIXO, USANDO CONTADOR MODULO 16 , QUATRO MUX`s 8 x 1 E INVERSORESS0S1S2S3S4S5S6#a/0a/0_ /0_ /0#b/1b/0c/0#c/0_ /0#b/0b/0

SISTEMAS DIGITAISEXERCICIO 17 SOLUOS0S1S3S4S2S5S6CNT I3 I2 I1 I0CLK CONTADORLD O3 O2 O1 O0#O2#O1#O0#O2#O1O0#O2O1#O0#O2O1O0 O2#O1#O0 O2#O1O0 O2O1#O0CNT = #O2#O1#O0a + #O2#O1O0 + #O2O1#O0 + #O2O1O0b + O2#O1#O0#c + O2#O1O0LD = O2#O1#O0c + O2O1#O0 I2 I1 I0 SAIDAO2O1#O0b 0 0 0 #O2O1O0#b 1O2#O1#O0c 0 0 1O2O1#O0#b 0 0 1

SISTEMAS DIGITAISEXERCICIO 17 - SOLUOS2S1S0O2O1O00 1 2 3 4 5 6 7a 1 1 b #c 1 0 0 0 0 0 0 c 0 1 0 CNTLD0 1 2 3 4 5 6 70 0 0 0 c 0#b 0 0 1 2 3 4 5 6 70 0 0#b 0 0 0 0 0 1 2 3 4 5 6 7I0SAIDAO1O0O2O0O0O1O2O1O2

BIT MAIS SIGNIFICATIVOSISTEMAS DIGITAISEXERCICIO 181. A FIG. MOSTRA COMO UM MUX PODE SER UTILIZADO PARA GERAR FORMAS DE ONDA LOGICA COM QQ PADRO DESEJADO. O PADRO PROGRAMADO USANDO CHAVES ON-OFF E UM CONTADOR.DESENHE A FORMA DE ONDA Z PARA A POSIO DAS CHAVES DA FIGURA. SUBSTITUA O CONTADOR MODULO 8 POR UM CONTADOR MODULO 16 E CONECTE O BIT MSB DO CONTADOR NA ENTRADA #E DO MUX. DESENHE A FORMA DE ONDA EM ZCONTADORMODULO 8 CLKCLKZI7 I6 I5 I4 I3 I2 I1 I0 #EVCCGND

SISTEMAS DIGITAISEXERCICIO 18 CONTINUAO2. MOSTRE COMO CONECTAR 2 CIS, DO TIPO ABAIXO, PARA FORMAR UM CONTADOR DE 8 BITS QUE DIVIDE A FREQUENCIA DO CLOCK POR 100. UTILIZE A SAIDA #TCD DE UM ESTAGIO COMO CLOCK DO SEGUNDO ESTAGIO. ( ESPECIFICAO: O CONTADOR DEVE SER DOWN E DEVE SER CARREGADO QUANDO AMBOS OS ESTAGIOS ESTIVEREM SIMULTANEAMENTE EM SUAS CONTAGENS FINAIS)#PL P0 P1 P2 P3 CPU #TCU CPD #TCDMR Q0 Q1 Q2 Q3PL :carga paralelaCPU : clock para contagem UPCPD:clock para cont agem DOWNMR : master reset

MONOESTAVEL Q MONO ESTAVELCLK #QVCCRCT ~ RCCLRD #QCLK QGNDVCCVrefVCCABSCOMPARADOR ANALOGICOA=B -> S =1A B -> S =0SISTEMAS DIGITAIS

SISTEMAS DIGITAISEXERCICIO 18 CONTINUAO3. A FIG. MOSTRA COMO UM CONTADOR DECRESCENTE COM CARGA PODE SER USADO EM UM CIRCUITO TEMPORIZADOR PROGRAMAVEL. A FREQ. DO CLOCK DE ENTRADA DE 1HZ. AS CHAVES S1 AT S4 SO USADA PARA AJUSTAR O CONTADOR PARA UMA CONTAGEM INICIAL, QUANDO UM PULSO APLICADO A #PL. A OPERAO DO TEMPORIZADOR INICIADA PRESSIONANDO-SE O BOTO DE INICIO. O FFZ USADO PARA ELIMINAR OS EFEITOS DA TREPIDAO (BOUNCE) DO CONTATO DO BOTO INICIO. O MONO USADO PARA FORNECER UM PULSO BEM ESTREITO PARA #PL. A SAIDA DO FFX TER UMA FORMA DE ONDA QUE VAI PARA NIVEL 1 POR UM NUMERO DE SEGUNDOS IGUAL AO NUMERO PRESENTE NAS CHAVES.VCCGNDMR P3 P2 P1 P0 CPUCONTADOR DOWN CPD#PL #TCD1HZJ KX CLK#CLR J Z CLK #SET KVCCGNDGNDVCCBOTOINICIO#Y MONO CLK Tp = 100 NS ASSINCRONO

SISTEMAS DIGITAISEXERCICIO 18 CONTINUAOADMITA QUE TODOS OS FF`S E CONTADOR ESTO NO ESTADO 0. ANALISE E EXPLIQUE A OPERAO DO CIRCUITO, MOSTRANDO AS FORMAS DE ONDA, PARA O CASO DAS CHAVES PROGRAMADAS COM O NUMERO 4. NO DEIXE DE EXPLICAR A FUNO DO FFX.POR QUE A SAIDA DO TEMPORIZADOR NO PODE SER TOMADA DA SAIDA DE #TCD?POR QUE A CHAVE DE INICIO NO PODE SER USADA PARA DISPARAR O MONO DIRETAMENTE?O QUE ACONTECERIA SE CHAVE INICIO FOSSE MANTIDA ACIONADA POR UM LONGO PERIODO? INCLUA A LOGICA NECESSARIA PARA GARANTIR QUE A MANUTENO DO ACIONAMENTO DA CHAVE INICIO NO V AFETAR A OPERAO DO TEMPORIZADOR.

SISTEMAS DIGITAISCONTADOR JOHNSONCONTADOR EM ANEL COM 3 BITSD QD QD QCONTAGEM100010001100010001CONTADOR EM JOHNSON COM 3 BITSD QD QD # Q QCONTAGEM100110111011001000CLKQCLKQ

SISTEMAS DIGITAISEXERCICIO 19 1. DETERMINE A FREQUENCIA DOS PULSOS NOS PONTOS W,X,Y,Z NO CIRCUITO ABAIXO:CONTADOR EM ANEL DE 16BITS160KHZWCONTADOR PARALELO DE 4 BITS XCONTADOR DE PULSAO MODULO 25YCONTADOR JOHNSON DE 4 BITSZ2. MODIFIQUE O CIRCUITO DA FIGURA ABAIXO PARA GERAR UMA FORMA DE CONTROLE QUE VAI PARA NIVEL 0 DESDE T20 AT T24. A MODIFICAO NO REQUER LOGICA ADICIONAL.CONTADOR UP CLKQ2 Q1 Q0CONTADOR UP CLKQ2 Q1 Q0 A2 A1 A0 DECOD. E2 #E1 #E0 #O7 #O6 #O5 #O4 # O3 #O2 #O1 #O0 SAIDA T0 T1 T2 ....CONTADORES ZERADOS

SISTEMAS DIGITAISFREQUENCIMETRO267CLEAR1S0,1S0,01SINT. AMOSTR.FX CLRCONTADOR CLKDECODIFICADORCONTROLE DO DISPLAYFREQUENCIA DESCONHECIDA FXPULSO DE AMOSTRAGEM PXFXPXCLEARZZPAINELPLACA

SISTEMAS DIGITAISFREQUENCIMETROPARA A FREQUENCIA, DESCONHECIDA PELO FREQUENCIMETRO, DE 3792 PULSOS POR SEGUNDO, DETERMINE A SAIDA DO CONTADOR APS O INTERVALO DE AMOSTRAGEM DE: 1s B. 0,1s C. 0,01s___________________________________________________________________________________________OBS:FX = 2,4HZ121231sCONTAGEMCONTAGEM0,4s

SISTEMAS DIGITAISFREQUENCIMETROINTERVALO DE AMOSTRAGEMCLK100KHZDIV10DIV10DIV10DIV10DIV1010KHZ1KHZ100HZ1HZ10HZ1234561s0,1s10ms1ms100us10usQ J CLK#Q KPXCHAVE DE SELEO PARA INTERVALO DE AMOSTRAGEMVCCVCCCLKTEMPO DE AMOSTRAGEM

SISTEMAS DIGITAISEXERCICIO 19-A:FREQUENCIMETROINTERVALO DE AMOSTRAGEMADMITA QUE O CONTADOR CONSTRUIDO COM 3 CONTADORES BCD EM CASCATA, COM OS RESPECTIVOS DISPLAYS. SE A FREQUENCIA DESCONHECIDA ESTIVER ENTRE 1KHZ E 10KHZ, QUAL A MELHOR ESCOLHA PARA A POSIO DA CHAVE.DISPLAY1s0,1s10mS1ms100us10usMENOR FREQ. MAIOR FREQ. 1KHZ -> 1ms10KHZ -> 100us

SISTEMAS DIGITAISFREQUENCIMETRO (CLEAR AUTOMATICO)267CLEAR1S0,1S0,01SINT. AMOSTR.CLR CLKCONTADOR DECODIFICADORCONTR. DISPLAYQ J CLK#Q KVCCVCCQ J CLK#Q KVCCVCCMONOQ CLK

SISTEMAS DIGITAISFREQUENCIMETRO (CLEAR AUTOMATICO)FORMAS DE ONDA QCLK QCLK QCLKCONTADOR

CLEAR

CLKCONTADORZERADOCONTADORCONTANDOCONTADOR PARADODISPLAY EXIBINDO A FREQUENCIA

SISTEMAS DIGITAISFREQUENCIMETRO (CLEAR AUTOMATICO)COMO O DISPLAY EST CONECTADO DIRETAMENTE NAS SAIDAS DO CONTADOR, O DISPLAY MOSTRAR A OPERAO DE RESET E A CONTAGEM. ISTO TORNA MUITO DIFICIL A LEITURA DO DISPLAY PARA DETERMINAR A FREQUENCIA DESCONHECIDA, EXCETO PARA INTERVALOS DE AMOSTRAGEM LENTOS.ESTE PROBLEMA PODE SER RESOLVIDODA SEGUINTE MANEIRA:CLR CLKCONTADOR DECODIFICADORDISPLAYQ J CLK#Q KVCCVCCQ J CLK#Q KVCCVCCMONOQ CLK REG CLK

SISTEMAS DIGITAISFREQUENCIMETRO (CLEAR AUTOMATICO)FORMAS DE ONDA QCLK QCLK QCLKCONTADOR

CLEAR

CLKCONTADORZERADOCONTADORCONTANDODISPLAY EXIBINDO SOMENTE A FREQUENCIA CLK REG

SISTEMAS DIGITAISDISPOSITIVOS DO TIPO PADROCOMBINACIONAIS

DECODIFICADORCODIFICADORMULTIPLEXADORDEMULTIPLEXADORDESLOCADOR-PSOMADORSUBTRATORUNID. ARITMETICA E LOGICACOMPARADORSEQUENCIAIS

REGISTRADORREGISTRADOR DE DESLOCAMENTOCONTADOR

PLDSISTEMAS DIGITAISDISPOSITIVOS LOGICOS PROGRAMAVEIS FFGGFFFFFFGFFGSE AS CONEXES PUDEREM SER ABERTAS ESTE DISPOSITIVO PROGRAMAVELFF: FLIP-FLOPG: GATEPLD

SISTEMAS DIGITAISDISPOSITIVOS LOGICOS PROGRAMAVEIS CONEXOFUSIVEL ELETRONICOCHAVE ELETRONICAPROGRAMAVEL UMA NICA VEZPROGRAMAVEL DIVERSAS VEZESCORRENTEFLIP- FLOP

SISTEMAS DIGITAISDISPOSITIVOS LOGICOS PROGRAMAVEIS PROGRAMAO DO PLDPELO FABRICANTEPELO PROJETISTA

SISTEMAS DIGITAISDISPOSITIVOS LOGICOS PROGRAMAVEIS IDEIA BASICA DE PROGRAMAO DE PLD COMBINACIONAL COM 3 ENTRADAS E UMA SAIDAABCF#A#B#C#A#B C#A B #C#A B C A#B#C A#B C A B #C A B C+SELECIONAR QUAIS TERMOS VO FAZER PARTE DO OU, PARA QUE QQ FUNO POSSA SER IMPLEMENTADA

SISTEMAS DIGITAISDISPOSITIVOS LOGICOS PROGRAMAVEISTIPOS DE PLDsPLAPALROMPSAPROGRAMABLE ARRAY LOGIC PROGRAMABLE LOGIC ARRAYREAD ONLY MEMORYPROGRAMABLE SEQUENCIAL ARRAYFIELD PROGRAMABLE GATE ARRAYSPLDCPLDSPLDs AGRUPADASFPGA

PLA(MATRIZ LOGICA PROGRAMAVEL)SISTEMAS DIGITAISPLAMATRIZ DE ANDMATRIZ DE ORESCOLHA DOS TERMOS DA FUNOESCOLHA DAS COMBINAES DE TERMOS PARA GERAR AS FUNES DE SAIDAENTRADASSAIDAS

PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAIS12K1 XN-1 X1 X0 YK-1 Y1 Y0 12RMATRIZ ANDMATRIZ OR........CONEXO PROGRAMAVEL:PODE SER DESFEITA1.2.K

PLA CIRCUITOS BASICOSSISTEMAS DIGITAISVCCGNDAVCCGNDSA B S0 0 10 1 01 0 01 1 0 S = #(A + B)INVERSORVCCGNDVCCGNDBUFFER NO INVERSORNORBGNDS = (#A . #B)

PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAIS XI CIRCUITOCIRCUITO XI CIRCUITO XI XI CIRCUITO< ATRASOMELHOR CONFIGURAO

PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAISESPECIFICAOENTRADA X = (XN-1,...,X0) XI {0,1}SAIDA Z = (ZK-1,...,Z0) ZI {0,1}FUNO IMPLEMENTAO DE K (NO DE ORs) FUNES DE CHAVEAMENTO COM NO MAXIMO R (NO DE AND`S) TERMOS, SENDO QUE R < 2N.

XN-1 1PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAIS XN-1 GNDGND XN-2 GNDGNDVCC12341 XN-2 1234

PLA (MATRIZ LOGICA PROGRAMAVEL)SISTEMAS DIGITAISGNDGNDGNDGNDVCC12341 XN-2 XN-1 XN-1 XN-2 S0 0 00 1 0 0 01 1 1S = XN-1.XN-2 2 E 4 ABERTOS

SISTEMAS DIGITAIS XN-1 GNDGNDGNDGND12341 XN-2 XN-1 XN-1 XN-2 S0 0 00 1 0 0 11 1 0S = XN-1.#XN-2 PLA 2 E 3 ABERTOSVCC

SISTEMAS DIGITAIS XN-1 GNDGNDGNDGND12341 XN-2 XN-1 XN-1 XN-2 S0 0 00 1 1 0 01 1 0S = #XN-1.XN-2 PLA 1 E 4 ABERTOSVCC

SISTEMAS DIGITAIS XN-1 GNDGNDGNDGND12341 XN-2 XN-1 XN-1 XN-2 S0 0 10 1 0 0 01 1 0S = #XN-1.#XN-2 PLA 1 E 3 ABERTOSVCC

1PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAISGNDGNDGNDVCC12R PARA AND1 OR AND2 , 3 ABERTO PARA AND1 OR ANDR , 2 ABERTO12R1R2GNDVCCYK-1YK-1......YK2

PLA (MATRIZ LOGICA PROGRAMAVEL) SISTEMAS DIGITAIS1221 A B C F2 F1 F0 123MATRIZ ANDMATRIZ OR..CONEXO1.2.KEXEMPLO: F2 = A#BC + AB#C F0 = A#BSEM CONEXO

EXERCICIO 20 SISTEMAS DIGITAIS121 D3 D1 D0 G3 124MATRIZ ANDMATRIZ OR..1IMPLEMENTAR UM CONVERSOR DE CODIGO BCD-GRAY D2 3D0123456789G01326754CD G2 G1 G0 456

EXERCICIO 20 - SOLUOSISTEMAS DIGITAISD0123456789G01326754CD3210000000010010001101000101011001111000100132100000000100110010011001110101010011001101G3 = D3G2 = D3 + D2G1 = D2#D1 + #D2D1G0 = D1#D0 + #D1D0

EXERCICIO 20 SOLUOSISTEMAS DIGITAIS121 D3 D1 D0 G3 124MATRIZ ANDMATRIZ OR.. D2 3SOLUO PICTORICA: MOSTRAR OS TERMOS E OS ANDS ENVOLVIDOS PARA A GERAO DAS FUNES G3 =D3G2 = D3 + D2G1 = #D2D1 + D2#D1G0 = #D1D0 + D1#D056G2 G1 G0

PAL (MATRIZ LOGICA PROGRAMAVEL)SISTEMAS DIGITAIS1124MATRIZ AND..1I Z0 R XN-1 X1 X0 XN-2 .. ZK-1 ..12K..PROGRAMAVELGND ZJ OJ FUSIVEL DE POLARIDADEOPCIONALMENTE NAS SAIDAS, PARA INVERT-LAS OU NO Z1 2II+1

ESPECIFICAOENTRADA X = (XN-1,...,X0) XI {0,1}SAIDA Z = (ZK-1,...,Z0) ZI {0,1}FUNO IMPLEMENTAO DE K (NO DE ORs) FUNES DE CHAVEAMENTO COM J DENTRE R AND`S PERMANENTEMENTE CONECTADOS A CADA OR, SENDO QUE: R < 2N.PAL(MATRIZ LOGICA PROGRAMAVEL)SISTEMAS DIGITAIS

PAL(MATRIZ LOGICA PROGRAMAVEL)SISTEMAS DIGITAISOBSERVAO:EM UMA PAL, UM AND (TERMO) NO EST DISPONIVEL PARA TODAS AS FUNES.A PAL EM GERAL MAIS RAPIDA QUE A PLA , TEM MAIS SAIDAS OU TEM MAIS ANDS.

EXERCICIO 21SISTEMAS DIGITAISUSANDO A PAL DO BOTO, IMPLEMENTE UM SISTEMA QUE TENHA COMO ENTRADA UM DIGITO DECIMAL REPRESENTADO EM BCD E COMO SAIDA A ENTRADA MULTIPLICADA POR 3, COM REPRESENTAO, TAMBEM, EM BCD.

EXERCICIO 21 SOLUO (EXPRESSO DE CHAVEAMENTO)SISTEMAS DIGITAISX3 X2 X1 X0 Y5 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 1 10 0 1 0 0 0 0 1 1 00 0 1 1 0 0 1 0 0 10 1 0 0 0 1 0 0 1 00 1 0 1 0 1 0 1 0 10 1 1 0 0 1 1 0 0 00 1 1 1 1 0 0 0 0 11 0 0 0 1 0 0 1 0 01 0 0 1 1 0 0 1 1 1Y5 = #X3X2X1X0 + X3#X2#X1#X0 + X3#X2#X1X0

EXERCICIO 21 SOLUOSISTEMAS DIGITAISX3X2X1X0ENABLEY5Y4Y3Y2Y1Y0Y5 = #X3X2X1X0 + X3#X2#X1#X0 + X3#X2#X1X0

ROM ( MEMORIA DE APENAS LEITURA)SISTEMAS DIGITAIS12K2 XN-1 X1 X0 YK-1 Y1 Y0 122NMATRIZ OR........CONEXO PROGRAMAVEL:PODE SER DESFEITA1.2.KPROGRAMAVELTEM TODOS OS TERMOS

ROM ( MEMORIA DE APENAS LEITURA)SISTEMAS DIGITAISESPECIFICAOENTRADA X = (XN-1,...,X0) XI {0,1}SAIDA Z = (ZK-1,...,Z0) ZI {0,1}FUNO: IMPLEMENTAO DE K (NO DE ORs) FUNES DE CHAVEAMENTO COM NO MAXIMO 2N (NO DE AND`S) TERMOS.CADA AND FICA PERMANENTEMENTE CONECTADO A UM TERMO DIFERENTE, OU SEJA QQ FUNO PODE SER IMPLEMENTADA.

ROM ( ANALOGIA COM MEMORIA)SISTEMAS DIGITAIS1K2 XN-1 X1 X0 YK-1 Y1 Y0 122NMATRIZ OR........1.2.KTEM TODOS OS TERMOS XN-1 X1 X0 ......BARRAMENTODE ENDEREOREGISTRADORREGISTRADORREGISTRADORBARRAMENTODE DADOSMEM S DE LEITURA

EXERCICIO 22 EXERCICIO 22SISTEMAS DIGITAISPROJETAR UMA MEMORIA (4 X 4) DE APENAS LEITURA, COM OS ENDEREOS E RESPECTIVOS CONTEUDOS ABAIXO LISTADOS: END. CONT.00110101 1001 1110 0110

EXERCICIO 22 SOLUOSISTEMAS DIGITAIS22 X1 X0 D3 D2 D0 020.2.32 D1 1MEMORIA ROMEND. CONTEUDO00110101 1001 1110 0110123CONEXOSEM CONEXO

ESPECIFICAOENTRADA: X = (XN-1,...,X0) XI {0,1}ESTADO: S = (SP-1,...,S0) SI {0,1}SAIDA: Z = (ZK-1,...,Z0) ZI {0,1}FUNO: IMPLEMENTAO DE SISTEMA SEQUENCIAL NOT- AND- OR DE K + P (NO DE ORs) FUNES DE CHAVEAMENTO COM NO MAXIMO R (NO DE AND`S) TERMOS.PSA (MATRIZ SEQUENCIAL PROGRAMAVEL)SISTEMAS DIGITAIS

PLA

REGNKPPCLKPSA2P ESTADOS

SISTEMAS DIGITAISEXERCICIO 23PROJETAR A MAQUINA SEQUENCIAL ESPECIFICADA ABAIXO, USANDO PSAS0S1S2S3S4S5S6#a/0a/0_ /0_ /0#b/1b/0c/0#c/0_ /0#b/0b/0

SISTEMAS DIGITAISEXERCICIO 23 MODELO P/SOLUOabcCLKSAIDAD0Q0D2Q2

SISTEMAS DIGITAISEXERCICIO 23 SOLUOabcCLKSAIDAD0Q0D2Q2SAIDA= #Q2Q1Q0#bD0 = #Q2#Q1#Q0a + #Q2Q1#Q0 + Q2#Q1#Q0#c + #Q2Q1Q0#b + Q2#Q1#Q0c + Q2Q1#Q0#bD1 = #Q2#Q1Q0 + #Q2Q1#Q0 + #Q2Q1Q0#b + Q2#Q1Q0

D2= .........

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................CLB: BLOCO LOGICO CONFIGURAVELOS CLB`s IMPLEMENTAM SUB- FUNES DO SISTEMA

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDA

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACONEXES VERTICAIS

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACONEXES HORIZONTAIS

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACHAVESMATRIZ DE CHAVEAMENTO

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)TECNOLOGIAS DE FPGA COM RESPEITO A IMPLEMENTAO DE CONEXES E FUNES.TRANSISTORES DE PASSAGEMFUSIVEIS (NO RECONFIGURAVEL)( NO VOLATIL)

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)TECNOLOGIAS DE FPGA COM RESPEITO A IMPLEMENTAO DE CONEXES E FUNES.SRAM ( STATIC RANDOM ACCESS MEMORY)MEMORIA ESTATICA (RECONFIGURAVEL)(VOLATIL) FFMEMORIA

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)TECNOLOGIAS DE FPGA COM RESPEITO A IMPLEMENTAO DE CONEXES E FUNES.EPROM (ERASABLE PROGRAMABLE READ ONLY MEMORY)MEMORIA (RECONFIGURAVEL)(NO VOLATIL) VLIMIAR >RECONFIGURAO POR ULTRA VIOLETA

SISTEMAS DIGITAISFPGA(MATRIZ DE PORTAS PROGRAMAVEIS NO CAMPO)TECNOLOGIAS DE FPGA COM RESPEITO A IMPLEMENTAO DE CONEXES E FUNES.EEPROM (ERASABLE ELETRICALLY PROGRAMABLE READ ONLY MEMORY)

MEMORIA (RECONFIGURAVEL)(NO VOLATIL) VLIMIAR >RECONFIGURAO ELETRICA

SISTEMAS DIGITAISFPGA SRAMCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDA

SISTEMAS DIGITAISFPGA SRAMCLB AB C XK Y DLUT

SD QK R 8 7 6 5 4 3 2 10ABCDD/QXY01 2345010101012012012REGISTRADOR DE CONFIGURAOKGF

SISTEMAS DIGITAISFPGA SRAMLUT LOOK UP TABLE ( IMPLEMENTA A MAIOR PARTE DAS SUB-FUNES DO SISTEMA)I0I1I2I301234..15ABCD/QFF F0 QFFF F15 QFF G0 QGFF G15 Q

SISTEMAS DIGITAISFPGA SRAM POSSIBILIDADES DE INTERCONEXOCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACLBCLBCLBCLB1. INTERCONEXO DIRETA ENTRE CLBs HORIZONTALMENTE E VERTICALMENTE ADJACENTES ( CAMINHO DE SINAL RAPIDO)

SISTEMAS DIGITAISFPGA SRAM POSSIBILIDADES DE INTERCONEXOCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACLBCLBCLBCLB2. CONEXO VERTICAL OU HORIZONTAL CURTAS E LENTAS (PASSAM PELA MATRIZ DE CHAVEAMENTO)

SISTEMAS DIGITAISFPGA SRAM POSSIBILIDADES DE INTERCONEXOCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB.......................BLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDABLOCOS DE ENTR. E SAIDA BLOCOS DE ENTRADA E SAIDACLBCLBCLBCLB3. CONEXO VERTICAL OU HORIZONTAL LONGAS E RAPIDAS

SISTEMAS DIGITAISFPGA SRAM POSSIBILIDADES DE CONEXOCLBCLBCLBCLBBLOCOS DE ENTR. E SAIDABLOCOS DE ENTR. E SAIDACLBCLBCLBCLB4. MATRIZ DE CHAVESBLOCOS DE ENTR. E SAIDATRANSISTORCONTR = 1#CONTR = 001

SISTEMAS DIGITAIS EXERCICIO 24PROJETE UM SOMADOR BCD DE 1 DIGITO, CUJA ESPECIFICAO EST DESCRITA ABAIXO, USANDO FPGA SRAM.ESPECIFICAOENTRADAS: X = (X3,X2,X1,X0) XJ{0,1} X {0,1,2...9} Y = (Y3,Y2,Y1,Y0) YJ{0,1} Y {0,1,2...9} CIN{0,1}SAIDAS: S = (S3,S2,S1,S0) SJ{0,1} S {0,1,2...9} COUT{0,1}FUNO:X + Y + CIN = 10 COUT + S

SISTEMAS DIGITAIS EXERCICIO 24 SOLUOCOMO O SISTEMA TEM 9 ENTRADAS E 5 SAIDAS, A FUNO DEVE SER DECOMPOSTA EM SUB-FUNES DE MODO QUE CADA UMA DELAS POSSA SER IMPLEMENTADA POR UM CLB QUE TEM 4 ENTRADAS E 2 SAIDAS

SISTEMAS DIGITAIS EXERCICIO 24 SOLUOPROJETO IGNORANDO O CI QUE IR IMPLEMENTA-LO +

XY44CIN1O SOMADORVU

T

T +

0 0SCOUT2O SOMADORT =1 SE U =1 OU V> 9S = V SE T = 0 S = V + 6 SE T = 1

SISTEMAS DIGITAIS EXERCICIO 24 SOLUOADAPTANDO O PROJETO AO CI ALVO : FPGA SRAM 10 SOMADOR:DESMEMBRADO EM 4 SOMADORES BINARIOS, CADA SOMADOR COM 3 ENTRADAS(XI,YI E CINI) E 2 SAIDAS (VI E COI), SOMADORES ESTES QUE PODEM SER INDIVIDUALMENTE IMPLEMENTADOS POR UM CLB.BLOCO T: 4 ENTRADAS ( U,V3, V2, V1) E 1 SAIDA (T)T = U + V3V2 + V3V1 ( C,D,E,F) (A,B)20 SOMADOR:DESMEMBRADO EM 4 SOMADORES BINARIOS, CADA SOMADOR COM 3 ENTRADAS(VI,TI OU 0 E CINI) E 2 SAIDAS (SI E COUI), SOMADORES ESTES QUE PODEM SER INDIVIDUALMENTE IMPLEMENTADOS POR UM CLB.

SISTEMAS DIGITAIS EXERCICIO 24 SOLUO + A B C XK Y DX0Y0CINCO0V0CINY0X0CO0 +X1Y1C00CO1V10Y1X1CO1V1 +X2Y2C01CO2V20Y2X2CO2V2 +X3Y3CO2UV30Y3 X3U V3 A B C XK Y D A B C XK Y D A B C XK Y DCLB0CLB1CLB2CLB30CO0C01C02V0

SISTEMAS DIGITAIS EXERCICIO 24 SOLUO A B C XK Y DV3CLB4UV2TV1

SISTEMAS DIGITAIS EXERCICIO 24 SOLUO + A B C XK Y DV00S0 +V1TCOU1S1V1TCOU1S1 +V2TC0U1COU2S2C0U1TV2COU2S2 +V3COU2S3V3S3 A B C XK Y D A B C XK Y D A B C XK Y DCLBCLB5CLB6CLB7C0U200000

SISTEMAS DIGITAISEXERCICIO 24 SOLUOCLB0 AB C XK Y DLUT

SD QK R 0 X XX X 01 10ABCDD/QXY01 2345010101012012012REGISTRADORX0Y0CINCO0X0Y0CINCO0GF0 V00V0

SISTEMAS DIGITAISEXERCICIO 24 SOLUOLUT (CLB0)I0I1I2I3012389AB

ABCD/QX0Y00CIN1000010101011011F: V0G: CO0

1235674X0Y000CINVO =S0X1Y10X3Y300X2Y2S1S2S3TV1V2V3UTSISTEMAS DIGITAISEXERCICIO 24 SOLUO

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR SERIALCOMPUTADOR

EQUIPAMENTO REMOTOCOMUNICAO SERIAL(1 BIT ENVIADO POR VEZ)PERMITE A COMUNICAO BIT A BIT ENTRE 2 DISPOSITIVOS

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR SERIALCOMPUTADOR

TRATA OS DADOS DE FORMA PARALELA:BYTE , WORD, D-WORD ...COMPUTADOR

CONTROLADOR SERIALEQUIPAMENTO REMOTOTRANSMITE E RECEBE DADOS BYTE A BYTETRANSMITE E RECEBE DADOS BIT A BIT

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR SERIALCOMPUTADOR

EQUIPAMENTO REMOTOPROTOCOLOS DE COMUNICAO:ASSINCRONO ESINCRONO

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR SERIALPROTOCOLO ASSINCRONOCOMPUTADOR

EQUIP. REMOTOLINHA EM REPOUSONIVEL 0NIVEL 1CONTROLADOR SERIALCLK DE TRANSMISSO

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALPROTOCOLO ASSINCRONOCOMPUTADOR

EQUIP. REMOTODADO ENVIADONIVEL 0NIVEL 1CONTROLADOR SERIALCLK DE TRANSMISSOD0D1D2D3D4D5D6D7P STARTSTOPOPES:BITS: 5, 6, 7 OU 8 BITS DE STOP : 1 OU 2PARIDADE: COM OU SEM TIPO DE PARIDADE : PAR OU IMPAR

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALMODULOS BASICOSCOMPUTADOR

CONTROLADORCPU

INTERFACE

TRANSMISSOR

RECEPTORTXRXTCLKRCLKGERADOR DE SINAIS DE BASE DE TEMPO

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALINTERFACE8RDWRSELREG TRANSMISSOREG RECEPOREG CONFIGURAOFF TX READYSEL 00 REG TRANS00 REG RECEP01 REG CONFIG10 REG STATUSFF RX READYREG STATUS2

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALREGISTRADOR DE CONFIGURAOD7 D6 D5 D4 D3 D2 D1 D0 1: 1 STOP 101: 5 BITS 1: PAR 1: C/ PARIDADE 0: 2 STOPS 110: 6 BITS 0: IMPAR 0: S/ PARIDADE 111: 7 BITS 000: 8 BITSFF TX READYFF RX READY1 , ESCRITA NO REG TRANS PELA CPU 01 , LEITURA NO REG RECEP PELA CPU 0

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALPROJETE A INTERFACE USANDO OBRIGATORIAMENTE REGISTRADORES DE 8 BITS COM LD E OE; FF`s TIPO D COM PRESET E CLEAR; DECODIFICADOR 3 x 8 COM ENABLE; E GATES.

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALTRANSMISSORREG. DE DESLOCAMENTOCONTADOR DOWNGERADOR DE PARIDADEFF TXREADY1, REG DE DESLOCAMENTO CARREGADO

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALPROJETE O TRANSMISSOR USANDO REG DE DESLOCAMENTO; SOMADOR; CONTADOR DOWN; 4 MUXS 16X1; PLA (PARA GERAR O BIT DE PARIDADE).

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALRECEPTORREG. DE DESLOCAMENTOCONTADOR DOWNDETETOR DE PARIDADEFF RXREADY1, CONTADOR COM CONTAGEM ZERODETETOR DE INICIO DE RECEPOALINHADOR

SISTEMAS DIGITAISEXERCICIO: CONTROLADOR DE INTERFACE SERIALPROJETE O RECEPTOR USANDO REG DE DESLOCAMENTO; SOMADOR; CONTADOR DOWN; DESLOCADOR P; PLA; FF TIPO D COM PRESET E CLEAR.

SISTEMAS DIGITAIS CONTROLADOR DE INTERFACE SERIAL PROTOCOLO SINCRONO A TRANSMISSO SERIAL SINCRONA REQUER FLUXO CONTINUO DE CARACTERES. MESMO QUE NO HAJA NENHUM CARACTER A SER TRANSMITIDO PELA CPU. UM CARACTER DE SINCRONISMO, DIFERENTE DE QUALQUER OUTRO CARACTER, DEVEM SER TRANSMITIDOS EM SEQUENCIA, PELO CONTROLADOR.OBS:NO H BITS DE START E STOP.EX: N A H J 1 W T T Y D F G H J K L N M V C 3 4 5 6 A 2 D

A RECEPO SERIAL SINCRONA NECESSITA , ANTES DA RECEPO DOS CARACTERES, QUE O CONTROLADOR FIQUE EM UM ESTADO DE BUSCA DE SINCRONISMO, DURANTE O QUAL O CONTROLADOR AMOSTRA CONTINUAMENTE A ENTRADA SERIAL (BIT A BIT), PROCURANDO CASAR O FLUXO DE BITS RECEBIDOS COM O CARACTER DE SINCRONISMO. A PARTIR DAI, O RECEPTOR EST APTO A RECEBER CARACTERES.CARACTER DE SINCRONISMO

SISTEMAS DIGITAISCONTROLADOR DE INTERFACE SERIAL PROTOCOLO SINCRONOO MODULO DE INTERFACE POSSUI 1 REGISTRADOR ADICIONAL, EM QUE DEVE SER ARMAZENADO O CARACTER DE SINCRONISMO. REPROJETE O MODULO, SABENDO QUE O REGISTRADOR SELECIONADO QUANDO SEL = 10. REPROJETE O MODULO DE TRANSMISSO, SABENDO QUE O BIT D7 DO REGISTRADOR DE CONFIGURAO, QUANDO EM 0 INDICA PROTOCOLO ASSINCRONO E QUANDO EM 1 PROTOCOLO SINCRONO. PROJETE O CIRCUITO DE DETEO DE SINCRONISMO NO RECEPTOR SABENDO QUE O BIT D6 DO REGISTRADOR DE CONFIGURAO, QUANDO EM 1, INDICA QUE O RECETOR DEVE BUSCAR O SINCRONISMO. TODA VEZ QUE O SINCRONISMO FOR DETETADO, O BIT 0 DO REGISTRADOR DE STATUS DEVE SER SETADO. QUANDO O REGISTRADOR DE STATUS FOR LIDO PELA CPU, O BIT DEVE SER RESETADO.PROJETE O GERADOR DE SINAIS DE BASE TEMPO QUE FORNECE OS SINAIS TCLK E RCLK, SABENDO QUE ELE DEVE SER PROGRAMAVEL, DE TAL MODO QUE SE POSSA TER 255 PERIODOS DIFERENTES,MULTIPLOS DE UM PERIODO DE CLOCK BASICO, EM TCLK E RCLK. PROJETE O BIT MENOS SIGNIFICATIVO DO DIVISOR DE FREQUENCIA USANDO UM CLB DE UMA FPGA., MOSTRANDO O CONTEUDO DA LUT E O ROTEAMENTO INTERNO DO CLB.OBS: O MODULO DE INTERFACE DEVE SER REPROJETADO

SISTEMAS DIGITAISSISTEMAS RTLSISTEMAS RTL:SISTEMAS PROJETADOS USANDO A ABORDAGEM DE TRANSFERENCIA DE DADOS A NIVEL DE REGISTRADORES (RTL)USO:PROJETO DE SISTEMAS DIGITAIS COMPLEXOSREGISTRADORTRANSFORMAO DO DADOREGISTRADOR

SISTEMA RTL

SISTEMAS DIGITAISSISTEMAS RTLSUBSISTEMA DE CONTROLESUBSISTEMA DE DADOS

SISTEMAS DIGITAISSISTEMAS RTLSUBSISTEMA DE DADOS

REGISTRADORREGISTRADORMODULO DE TRANSFORMAOREGISTRADORREGISTRADORMODULO DE TRANSFORMAOREGISTRADORTRANSFERENCIA ENTRE REGISTRADORES:TRANSFORMAO DE UM DADO (VIA MODULO DE TRANSFORMAO) QUANDO ELE TRANSFERIDO DE UM REGISTRADOR PARA OUTRO.

SISTEMAS DIGITAISSISTEMAS RTLSUBSISTEMA DE DADOS

FUNO DO SISTEMA

IMPLEMENTADA POR UMA SEQUENCIA DE TRANSFERENCIAS ENTRE REGISTRADORES QUE PODE SER REPRESENTADA POR UM GRAFO CHAMADO DE GRAFO DE EXECUO.

SISTEMAS DIGITAISSISTEMAS RTLSUBSISTEMA DE CONTROLE

CONTROLA A SEQUENCIA DE TRANSFERENCIAS ENTRE REGISTRADORES, PODENDO SER UM CONTROLADOR CONVENCIONAL OU UM CONTROLADOR MICROPROGRAMADO.

SISTEMAS DIGITAISSISTEMAS RTLTIPOS DE GRAFOS DE EXECUO PARA IMPLEMENTAR A FUNO P = PIXI (I: 0 A 7), USANDO O MODULO DE TRANSFORMAO ABAIXO:MODULO DE TRANSFORMAO A x B + CABCP = P7X7+ P6X6+ P5X5+ P4X4+ P3X3+ P2X2+ P1X1+ P0X0UM PRODUTO E UMA SOMA

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO SEQUENCIALP = P7X7+ P6X6+ P5X5+ P4X4+ P3X3+ P2X2+ P1X1+ P0X0P = (((((((P7X+ P6)X+ P5)X+ P4)X+ P3)X+ P2)X+ P1)X+ P0)V6 = P7X+ P6V5 = V6X+ P5V4 = V5X+ P4V3 = P4X+ P3V2 = V3X+ P2V1 = V2X+ P2V0 = V1X+ P0ENTRE CADA ( ) , UMA MULTIPLICAO E UMA SOMA

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO SEQUENCIAL : IMPLEMENTAOREGP7REGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MT MTREGREG.................V6V5

SISTEMAS DIGITAISSISTEMAS RTLGRAFO ITERATIVO DE EXECUO SEQUENCIALP = P7X7+ P6X6+ P5X5+ P4X4+ P3X3+ P2X2+ P1X1+ P0X0P = (((((((P7X+ P6)X+ P5)X+ P4)X+ P3)X+ P2)X+ P1)X+ P0 )I = 6 V = P7V = VX+ PII = I - 1I 0

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO ITERATIVO SEQUENCIAL : IMPLEMENTAOREGREGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MTP7

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO CONCORRENTEP = P7X7+ P6X6+ P5X5+ P4X4+ P3X3+ P2X2+ P1X1+ P0X0P = (((P7X+ P6)X2+ (P5X+ P4))X2)X2 +(P3X+ P2)X2+(P1X+ P0)V7= P7X+ P6V9 = V3VX+ V1V8= V7VX+ V5V3 = P3X+ P2V10 = V8 V2X + V9V5 = P5X+ P4V1 = P1X+ P0VX = X.X V2X = VX.VX

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO CONCORRENTE: IMPLEMENTAOREGP7REGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MT MT MT MTREGREGREGREG MTREG MTREG MTREG MTREG.................

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO GRUPO SEQUENCIALP = P7X7+ P6X6+ P5X5+ P4X4+ P3X3+ P2X2+ P1X1+ P0X0P = (((P7X+ P6)X2+ (P5X+ P4))X2)X2 +(P3X+ P2)X2+(P1X+ P0)V7= P7X+ P6V9 = V3VX+ V1V8= V7VX+ V5V3 = P3X+ P2V10 = V8 V2X + V9V5 = P5X+ P4V1 = P1X+ P0VX = X.X V2X = VX.VX

SISTEMAS DIGITAISSISTEMAS RTLGRAFO DE EXECUO GRUPO SEQUENCIAL: IMPLEMENTAOREGP7REGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MT MT MT MTREGREGREGREG MTREG MTREG MTREG MTREG.................

SISTEMAS DIGITAISSISTEMAS RTLORGANIZAO DO SUBSISTEMA DE DADOSSEM COMPARTILHAMENTOCOM COMPARTILHAMENTOUNIMODULO

SISTEMAS DIGITAISSISTEMAS RTLSEM COMPARTILHAMENTOSISTEMAS DIGITAISSISTEMAS RTLIMPLEMENTAO DO GRAFO DE EXECUO SEQUENCIAL REGP7REGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MT MTREGREGMODULOS DE TRANSFORMAO E REGISTRADORES NO SO COMPARTILHADOS

SISTEMAS DIGITAISSISTEMAS RTLCOM COMPARTILHAMENTOREGP7REGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MT MT MT MTREGREGREGREG MTREG MTREG MTREG MTREGIMPLEMENTAO DO GRAFO DE EXECUO GRUPO SEQUENCIALMODULOS DE TRANSFORMAO E/OU REGISTRADORES SO COMPARTILHADOS. NO EX. ABAIXO OS MODULOS COM A MESMA COR PODEM SER COMPARTILHADOS

SISTEMAS DIGITAISSISTEMAS RTLIMPLEMENTAO DO GRAFO ITERATIVO DE EXECUO SEQUENCIAL REGREGP6REGP5REGP4REGP3REGP2REGP1REGP0REGX MTP7IMPLEMENTAO DO GRAFO ITERATIVO DE EXECUO SEQUENCIAL UNIMODULOO MODULO DE TRANSFORMAO UNICO

SISTEMAS DIGITAISSISTEMAS RTLORGANIZAO DO SUBSISTEMA DE CONTROLECENTRALIZADODESCENTRALIZADOSEMI - CENTRALIZADO

SISTEMAS DIGITAISSISTEMAS RTLCENTRALIZADOSISTEMA RTL

SUBSISTEMA DE CONTROLESUBSISTEMA DE DADOSSUBSISTEMA DE DADOSSUBSISTEMA DE DADOS

SISTEMAS DIGITAISSISTEMAS RTLDESCENTRALIZADO SISTEMA RTL

SUBSISTEMA DE CONTROLESUBSISTEMA DE DADOSSUBSISTEMA DE DADOSSUBSISTEMA DE DADOSSUBSISTEMA DE CONTROLESUBSISTEMA DE CONTROLE

SISTEMAS DIGITAISSISTEMAS RTLSEMI - CENTRALIZADO SISTEMA RTL

SUBSISTEMA DE CONTROLESUBSISTEMA DE DADOSSUBSISTEMA DE DADOSSUBSISTEMA DE DADOSSUBSISTEMA DE CONTROLESUBSISTEMA DE CONTROLESUBSISTEMA DE CONTROLE

SISTEMAS DIGITAISEXERCICIO 251. IMPLEMENTAR A FUNO P COM GRAFO DE EXECUO CONCORRENTE, SEM COMPARTILHAMENTO E DESCENTRALIZADO, UTILIZANDO O SEGUINTE MODULO DE TRANSFORMAO, QUE J EST ACOPLADO A UM REGISTRADOR E J POSSUI UM CONTROLE INTERNOMT

CONTROLECONTRIN X + REGCONTROUTABCS

SISTEMAS DIGITAISEXERCICIO 25 CONTINUAO2A. IMPLEMENTAR A FUNO P COM GRAFO DE EXECUO GRUPO SEQUENCIAL, SEM COMPARTILHAMENTO E CENTRALIZADO, UTILIZANDO O SEGUINTE MODULO DE TRANSFORMAO, QUE J EST ACOPLADO A DOIS REGISTRADORES E J POSSUI UM CONTROLE INTERNOMT

CONTROLECONTRIN X + REGCONTROUTA1B1C1S1 X + REGA2B2C2S22B. REPETIR PARA CONCORRENTE, SEM COMPARTILHAMENTO E CENTRALIZADO.

SISTEMAS DIGITAISSIST. RTL MULTIPLICADORALGORITMOS DE MULTIPLICAO DE 2 VETORES COM 4 BITSALGORITMO_1ALGORITMO_2 Z= XYZ= XYI2I = X(Y020 + Y121 +Y222 +Y323 ) Z= XY020 + XY121 +XY222 +XY323 Z= ((((0 + XY020 )+ XY121 )+XY222 )+XY323 ) --------------------ALGORITMO_1Z= ((((0 + XY024 /24)+ XY124 /23)+XY224 /22)+XY324 /21) Z= (((1/2(0 + XY024 /23)+ XY124 /23)+XY224 /22)+XY324 /21) Z= ((1/2(1/2(0 + XY024 /22)+ XY124 /22)+XY224 /22)+XY324 /21) Z= (1/2(1/2(1/2(0 + XY024 /21)+ XY124 /21)+XY224 /21)+XY324) Z= 1/2(1/2(1/2(1/2(0 + XY024)+ XY124)+XY224)+XY324) ---ALGORITMO_2

24SISTEMAS DIGITAISSIST. RTL MULTIPLICADORALGORITMOS DE MULTIPLICAO DE 2 VETORES COM 4 BITSALGORITMO_1ALGORITMO_2 ( A SER USADO)

x010151011B01010101000001010011011137

+COUT000000000101 IF (strt = 1`) THEN state

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO COMPORTAMENTAL DO SUBSIST.DE CONTROLE

--PROCESSO_FUNO_DE _SAIDA31PROCESS (state)32VARIABLE controls: BIT_VECTOR(4 DOWNTO 0);--codigo = (ldX,ldY,selXselY(1),selY(0))33BEGIN34CASE state IS35WHEN waiting => controls := 00000;36WHEN setup => controls := 11000;37 WHEN abs => controls := 01001;38WHEN chk_iter => controls := 00000;39WHEN iterate => controls := 11110;40WHEN multiply => controls := 00000;41 END CASE;42 ldX

SISTEMAS DIGITAISSISTEMA RTL INC/DEC

--ENTIDADE------------------------- MODO-- TIPO04ENTITY incdec_data IS 05GENERIC( n: NATURAL :=16);06PORT (ldX, ldY , selX, clk: IN BIT;07 x_in, y_in : IN UNSIGNED(n-1 DOWNTO 0);08 zout : OUTUNSIGNED(n-1 DOWNTO 0);09 k: OUTBIT;10 selY: INBIT_VECTOR(1 DOWNTO ));11 END incdec_data;

SISTEMAS DIGITAISSISTEMA RTL INC/DEC DESCRIO COMPORTAMENTAL DO SUBSIST.DE DADOS

--ARCHITECTURE12ARCHITECTURE behavioral of incdec_data IS13 SIGNAL x,y : BIT_VECTOR(n-1 DOWNTO 0);14 BEGIN15PROCESS(clk)16BEGIN17IF (clk =1) THEN18 IF (ldX = 1`) AND (selX = 0`) THEN x

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL DO SUBSIST.DE DADOSCOMPONENTES BASICOS

COMPONENTES BASICOSPORTENTIDADE: REGPORT(vin,ld,vout,clk)ENTIDADE: INCREMENTERPORT(vin,vout)ENTIDADE: DECREMENTERPORT(vin,vout)ENTIDADE: ABSOLUTEPORT(vin,vout) ENTIDADE: MUX2PORT(vin0,vin1,sel,vout) ENTIDADE: MUX4PORT(vin0,vin1,vin2,vin3,sel2,vout) ENTIDADE :LEFT_SHIFT2PORT (vin,vout) ENTIDADE : LESS_THANPORT (vin0,vin1,comp_out)

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL DO SUBSIST.DE DADOS

INICICIALIZAODESNECESSARIA PQ NO SER USADA ESTA ENTRADA NO MUX

--ARCHITECTURE11ARCHITECTURE stuctural of incdec_data IS12 SIGNAL inc_out, dec_out: BIT_VECTOR(n-1 DOWNTO 0);13 SIGNAL abs_out,lft_out : BIT_VECTOR(n-1 DOWNTO 0);14SIGNAL mux1_out,mux2_out: BIT_VECTOR(n-1 DOWNTO 0);15SIGNAL xreg_out,yreg_out: BIT_VECTOR(n-1 DOWNTO 0);16SIGNAL zero_32: BIT_VECTOR(n-1 DOWNTO 0)17BEGIN18x : ENTITY reg PORT MAP(mux1_out,ldX,xreg_out,clk);19y : ENTITY reg PORT MAP(mux2_out,ldyX,yreg_out,clk);20inc : ENTITY incrementer PORT MAP(xreg_out,inc_out);21dec : ENTITY decrementer PORT MAP(yreg_out,dec_out);22abs : ENTITY absolute PORT MAP(yreg_out,abs_out);23mux1: ENTITY mux2 PORT MAP(x_in,inc_out,selX,mux1_out);24mux2 : ENTITY mux4 PORT MAP(y_in,dec_out,abs_out,zero_32,selY,mux2_out);25lft2 : ENTITY lft_shift2 PORT MAP(xreg_out,lft_out);26comp : ENTITY less_than PORT MAP(xreg_out,yreg_out,k);26END structural;

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL DO SUBSIST.DE CONTROLE

COMPONENTES BASICOSPORTENTIDADE: FFDPORT(d,clk,q,p,c)ENTIDADE: DEMUXPORT(din,sel,dout0,dout1)ENTIDADE: ORPORT(or1,or2,orout)

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL DO SUBSIST.DE CONTROLE

ARCHITECTURE11ARCHITECTURE stuctural of incdec _str IS12 SIGNAL dwaiting;qwaiting;waiting1;waiting0;qsetup;qabs;dchk_iter;qchk_iter;chk_iter1 : BIT;13SIGNAL diterate,qiterate,dmultiply,sou,qmultiply: BIT;14BEGIN15OU1 : ENTITY OR PORT MAP(qmultiply,waiting0,dwaiting);16REGWAIT : ENTITY FFD PORT MAP(dwaiting,clk,qwaiting,0,0);17DEMUX1 : ENTITY DEMUX PORT MAP(qwaiting,strt,waiting0,waiting1);18REGSETUP : ENTITY FFD PORT MAP(waiting1,clk,qsetup,0,0);19REGABS : ENTITY FFD PORT MAP(qsetup,clk,qabs,0,0);20OU2 : ENTITY OR PORT MAP(qabs,qiterate,dchk_iter);21REGCHK : ENTITY FFD PORT MAP(dchk_iter,clk,qchk_iter,0,0`);22DEMUX2 : ENTITY DEMUX PORT MAP(qchk_iter,k,dmultiply,chk_iter1);23REGITER : ENTITY FFD PORT MAP(chk_iter1,clk,qiterate,0,0);24REGMUL : ENTITY FFD PORT MAP(dmultiply,clk,qmultiply,0,0);25OU3 : ENTITY OR PORT MAP(qiterate,qsetup,sou);26OU4 : ENTITY OR PORT MAP(qabs,sou,ldY)27ldX

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL

--BIBLIOTECA01LIBRARY ieee; -- BIBLIOTECA DECLARADA PORQUE OS PACOTES ABAIXO SO NECESSARIOS 02USE ieee.std_logic_1644.all;-- MULTI-NIVEIS LOGICOS USADOS03USE ieee.std_logic_arith.all;-- TIPO VETOR S/SINAL USADO EM OPERAES ARITMETICAS04USE WORK.ALL

--ENTIDADE05ENTITY incdec IS 06GENERIC (n:NATURAL :=16);07PORT (strt: IN BIT;08 x_in, y_in: INUNSIGNED(n-1 DOWNTO 0);09 zout: OUTUNSIGNED(n-1 DOWNTO 0);10 done: OUT BIT;11 clk: INBIT);

12 END incdec;

SISTEMAS DIGITAIS SISTEMA RTL INC/DEC DESCRIO ESTRUTURAL

--ARCHITECTURE-----------------------12ARCHITECTURE structural of incdec IS13SIGNAL selY:BIT_VECTOR (1 DOWNTO 0);14SIGNAL ldX,ldY,selX,k:BIT;15BEGIN16datasub: ENTITY incdec_data PORT MAP(ldX,ldY,selX,x_in,y_in,zout,k,clk,selY);17ctrlsub : ENTITY incdec_ctr PORT MAP(ldX,ldYselX,done,selY,strt,k,clk);18END structural;

SISTEMAS DIGITAISEXERCICIO 26CONSIDERE A DESCRIO DO SISTEMA DA FIG. AO LADO A. SE OS VALORES INICIAIS DE X E Y FOREM 00101110 E 11100010, DETERMINE O VALOR DE A, B, C, APS A EXECUO. B. PROJETE O SUBSISTEMA DE DADOS QUE SEJA ADEQUADO PARA EXECUTAR A SEQUENCIA RTL. C. FORNEA UM DIAGRAMA DE ESTADOS DO SUBSISTEMA DE CONTROLE E IMPLEMENTE-O USANDO MUX, CONTADOR , DECODIFICADOR E INVERSOR. D. REPITA O PROJETO DO SUBSISTEMA DE CONTROLE USANDO A ABORDAGEM DE UM FF POR ESTADO. ENTITY EXERCISE IS PORT (X,Y : IN BIT_VECTOR (7 DOWNTO 0); S : IN BIT C : OUT BIT_VECTOR ( 7 DOWNTO 0));END EXERCISE;

ARCHITECTURE SIMPLE OF EXERCISE IS SIGNAL STATE : NATURAL RANGE 0 TO 6 := 0; SIGNAL A, B : BIT_VECTOR (7 DOWNTO 0); BEGIN PROCESS (CLK) BEGIN IF (CLKEVENT AND CLK=1) THEN CASE STATE IS WHEN 0 => IF (S = 1) THEN STATE B

SISTEMAS DIGITAISEXERCICIO 26 CONTINUAO2. O QUE FAZ O SISTEMA DA FIGURA AO LADO? 3. MOSTRE A IMPLEMENTAO DA SEGUINTE INSTRUO EM VHDL IF (A >B) THEN A

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLPROJETAR UM SISTEMA RTL PARA COMPUTAR: (A2 +B2)USANDO A APROXIMAO... MAX((0,875X + 0,5Y),X) EM QUE: X = MAX(|A|,|B|) Y = MIN(|A|,|B|)OBS: 0,875X = X 0,125X = X X/8 = X (X>>3)0,5Y = Y/2 = Y>>1

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLGRAFO DE EXECUO X = MAX(T1,T2) Y = MIN(T1,T2)A = IN1 B= IN2T1 =|A| T2 = |B| T5 = X T3 T6 = T4 + T5 T7 = MAX(T6,X) MAX((0,875X + 0,5Y),X) EM QUE :X = MAX(|A|,|B|) Y = MIN(|A|,|B|)LISTA DE VARIAVEISA ,BT1,T2X,YT3,T4T5T6T7

S0S1S2S3S4S5S6OUT =T7T3 = X >>3 T4 =Y >> 1S7T6T5T4

SISTEMAS DIGITAIS COMPARTILHAMENTO EM SISTEMA RTLAGRUPAMENTO DE VARIAVEIS EM REGISTRADORESA TAB. ABAIXO DEVE MOSTRAR O ESTADO EM QUE A VARIAVEL EST DISPONIVEL , O TEMPO DE VIDA DA VARIAVEL , E O AGRUPAMENTO DE VARIAVEIS EM REGISTRADOREST1 =|A| T2 = |B| S0A = IN1 B= IN2X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7S1T5 = X T3 OUT = T7

VARS0S1S2S3S4S5S6S7ABT1T2XYT3T4T5T6T7

SISTEMAS DIGITAIS COMPARTILHAMENTO EM SISTEMA RTL3 REGISTRADORESAGRUPAMENTO DE VARIAVEIS EM REGISTRADORESA TAB. ABAIXOMOSTRA O ESTADO EM QUE A VARIAVEL EST DISPONIVEL , O TEMPO DE VIDA DA VARIAVEL , E O AGRUPAMENTO DE VARIAVEIS EM REGISTRADOREST1 =|A| T2 = |B| S0A = IN1 B= IN2X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7S1T5 = X T3 OUT = T7

VARS0S1S2S3S4S5S6S7AR1BR2T1R1T2R2XR1R1....R1YR2T3R2T4R3R3T5R2T6R2T7R1

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLPROJETO DO SUBSISTEMA DE DADOST1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R1 AR2 B IN1 IN2

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLPROJETO DO SUBSISTEMA DE DADOST1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2 IN1 IN2 R1 A,T1| || |

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y IN1 IN2 R1 A,T1,X| || |MINMAX

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3 IN1 IN2 R1 A,T1,X| || |MINMAX>>3>>1R3 T4

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5 IN1 IN2 R1 A,T1,X| || |MINMAX>>3>>1R3 T4 -

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5,T6 IN1 IN2 R1 A,T1,X| || |MINMAX>>3>>1R3 T4 - +

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5,T6 IN1 IN2 R1 A,T1,X,T7| || |MINMAX>>3>>1R3 T4 - +

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5,T6 IN1 IN2 R1 A,T1,X,T7| || |MINMAX>>3>>1R3 T4 - +

SISTEMAS DIGITAIS COMPARTILHAMENTO EM SISTEMA RTLA TAB. ABAIXO DEVE MOSTRAR O ESTADO EM QUE A OPERADOR EST SENDO USADO.AGRUPAMENTO DE OPERADOREST1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7

OPERS0S1S2S3S4S5S6S7| || |MAXMIN-+

COMPARTILHAMENTO EM SISTEMA RTL>>3 E >>1NO FORAM COLOCADOSPOR QUE NO NECESSITAMDE OPERADORES SISTEMAS DIGITAIS AGRUPAMENTO DE OPERADORESA TAB. ABAIXO MOSTRA O ESTADO EM QUE A OPERADOR EST SENDO USADO.T1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 OP1: | | , MAX , OP2: | | , MIN , - , +OP: | | , MAX, MIN , - , +O1O2ORSEL_OP

OPERS0S1S2S3S4S5S6S7| |OP1| |OP2MAXOP1MINOP2-OP2+OP2

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLPROJETO DO OPERADOR0 O1S_O1/00 1O2 S_O2/# + CIN O1S_O1/+0 1O20 1ORCFIMXORCINVBIT DE SINALS_O1/011011S_O2/#01111CFIM00111S_O1/+00011CINVXX001

+-| |MAXMIN0 1

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5,T6 IN1 IN2 R1 A,T1,X,T7OP1OP2>>1R3 T4SUBSIST. DE DADOS COM AGRUPAMENTO DE OPERADORES>>3

SISTEMAS DIGITAISCOMPARTILHAMENTO EM SISTEMA RTLT1 =|A| T2 = |B| S0A = IN1 B= IN2S1X = MAX(T1,T2)Y = MIN(T1,T2)S2T3 = X >>3 T4 =Y >> 1S3T5 = X T3 S4T6 = T4 + T5 S5T7 = MAX(T6,X) S6S7OUT = T7 R2 B,T2,Y,T3,T5,T6 IN1 IN2 R1 A,T1,X,T7OP1OP2>>1R3 T4SUBSIST. DE DADOS COM AGRUPAME