BD57020MWV : パワーマネジメント...WPC Qi 規格Ver.1.2 BPP / EPP (Baseline Power Profile / Extended Power Profile)に基づくアプリケーションに対応します。

Datasheet

○製品構造：シリコンモノリシック集積回路 ○耐放射線設計はしておりません

1/38 © 2015 ROHM Co., Ltd. All rights reserved. www.rohm.co.jp

TSZ22111・14・001 2017.02.06 Rev.004

TSZ02201-0F2F0AK00130-1-1

Qi packet Controller

Transmitter(TX) Receiver(RX)

MCU

Voltage&

CurrentSensing

Power

Demodulator

Data

NNFull Bridge

Voltage&

CurrentSensing

MOSFETDriver

LoadRectificationMod

BD57020MWVBD57015GWL

LDO

19V

ML610Q772ADC

I2C IFMONI1

ADPIN

40 39 38 37 36 35 34 33 32 31

1

2

3

4

5

6

7

8

9

10

11 12 13 14 15 16 17 18 19 20

30

29

28

27

26

25

24

23

22

21

TCXOOUT

LDO33A

LDO33B

GPIO0

GPIO1

GPIO2

TCXOIN

OVPIN

TCXOEN

VDD

CLKSET

AG

ND

INTB

GP

IO3

SD

A

CLKIN

SC

L

RESETB

FSKIN

VD

DIO

COIL_IN

TEST

LSIDE1

SW1

BOOT2

HSIDE2

LSIDE2

SW2

HSIDE1

PGND

MO

NI0

OV

PO

UT

REFG

ND

VIN

BO

OT1

AD

PV

MO

NI1

AD

PI

AD

DR

VIN

BD57020MWV

+

-

3.3V

CS

CS

ADPIN

3.3V

3.3V

Wireless Power Consortium / Qi規格準拠シリーズワイヤレス給電送信用 IC BD57020MWV

概要

BD57020MWVは、ワイヤレス給電送信用 ICです。この

デバイスは、コイル駆動用インバータ、Qi規格の通信パ

ケット用のコントローラ及び復調回路、GPIO、TCXOバ

ッファ、I2Cインタフェースから構成されます。

汎用マイコンと組み合わせて使用することで、Qi準拠の

ワイヤレス給電における送信コントローラとして動作し

ます。

BD57020MWV は WPC Qi 規格 Ver.1.2 BPP / EPP

(Baseline Power Profile / Extended Power Profile)に基づ

くアプリケーションに

対応します。

特長

汎用マイコンとの組み合わせにより、Qi規格 Ver.1.2

BPP / EPP (Baseline Power Profile / Extended Power

Profile) に対応

Half Bridge / Full Bridge インバータ対応

異物検出機能

GPIO 4 本

I2Cバスインタフェース

5.0mm x5.0mm UQFN パッケージ 40ピン

重要特性

入力電源電圧範囲： 4.2V ～ 5.3V

入力アダプタ電圧範囲： 4.6V ～ 20V

駆動周波数： 110 kHz ～ 205 kHz

動作温度範囲： -20°C ～ +85°C

パッケージ W(Typ) x D(Typ) x H(Max)

UQFN040V5050 5.00㎜ x 5.00㎜ x 1.00㎜

用途

WPC準拠のデバイス

PC

携帯電話充電台

基本アプリケーション回路

Figure 1. 基本アプリケーション回路

Figure 2. ワイヤレス給電システムにおける

製品位置付け

Power Supply System

2/38

© 2015 ROHM Co., Ltd. All rights reserved. www.rohm.co.jp

TSZ22111 • 15 • 001

BD57020MWV Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

絶対最大定格

項目記号定格単位

VIN, ADPV, ADPI, SW1, SW2 電圧 VIN_H1 -0.3 ~ 24.0 V

BOOT1, BOOT2 電圧 VIN_H2 -0.3 ~ 31.0 V

HSIDE1, HSIDE2電圧 VOUT_H -0.3 ~ 31.0 V

OVPIN, VDDIO, CLKIN, CLKSET, FSKIN, SCL, RESETB, TEST, ADDR電圧

VIN_L1 -0.3 ~ 7.0 V

VDD, TCXOIN 電圧 VIN_L2 -0.3 ~ 4.5 V

COIL_IN電圧 VIN_L3 -4.5 ~ 7.0 V

LDO33A, LDO33B , INTB, LSIDE1, LSIDE2, OVPOUT, MONI0, MONI1 電圧

VOUT_L1 -0.3 ~ 7.0 V

TCXOEN, TCXOOUT 電圧 VOUT_L2 -0.3 ~ 4.5 V

SDA 電圧 VINOUT_L1 -0.3 ~ 7.0 V

GPIO0, GPIO1, GPIO2, GPIO3電圧 VINOUT_L2 -0.3 ~ 4.5 V

許容損失 Pd 3.26 (Note 1)

W

動作温度範囲 Ta -20 ~ +85 °C

保存温度範囲 Tstg -55 ~ +150 °C

(Note 1) 74.2 mm x 74.2 mm x 1.6 mm 4層ガラスエポキシ基板(表裏層放熱銅箔:4.5 mm x 4.5 mm, 2,3層放熱銅箔:74.2 mm x 74.2 mm)実装時

Ta ≥ 25°C の場合は、26 mW/°C で軽減。

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモ

ードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検

討お願いします。

推奨動作条件(Ta= -20°C to +85°C)

項目記号最小標準最大単位

VIN端子入力電圧 VIN 4.2 5.0 5.3 V

VDD端子入力電圧 VDD 3.1 3.3 3.5 V

VDDIO端子電圧 VDDIO 3.1 3.3 3.5 V

アダプタ入力電圧 VADPV 4.6 - 20 V

TCXO端子入力周波数 FTCXO 32 - 52 MHz

3/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

電気的特性(特に指定のない限り VIN=5V VDD=3.3V Ta=25°C)

項目記号規格値

単位条件最小標準最大

デバイス全体

動作時回路電流_1 ICC1 - 2.0 3.0 mA TCXOIN=0kHz

動作時回路電流_2 ICC2 - 15.0 23.0 mA TCXOIN=32MHz

保護回路 (IC外部)

外部 OCP動作電圧 VOCP 125 160 195 mV RS=100mΩ

保護回路 (IC内部)

OVLO動作電圧 VOVLO_VIN 6.1 6.4 6.7 V VIN:5.0→8.0V

OVLOヒステリシス電圧 VOVLO_HYS 140 200 260 mV VIN:8.0→5.0V

UVLO動作電圧 VUVLO_VIN 3.3 3.6 3.9 V VIN:5.0→0V

UVLOヒステリシス電圧 VUVLO_HYS 140 200 260 mV VIN:0→5.0V

VDD UVLO検出電圧 VUVLOD_VDD 2.25 2.50 2.75 V VDD:3.3→0V

VDD UVLO解除電圧 VUVLOR_VDD 2.55 2.80 3.05 V VDD:0→3.3V

VDDIO UVLO検出電圧 VUVLOD_VDDIO 2.25 2.50 2.75 V VDDIO:3.3→0V

VDDIO UVLO解除電圧 VUVLOD_VDDIO 2.55 2.80 3.05 V VDDIO:0→3.3V

内部 OCP動作電流 IOCP - 0.48 0.65 A

LDO33A ブロック

LDO33A 出力電圧 VLDO33A 3.2 3.3 3.4 V Isource=10mA

LDO33A 最大出力電流 ILDO33A - - 30 mA

LDO33B ブロック

LDO33B 出力電圧 VLDO33B 3.2 3.3 3.4 mV Isource=10mA

LDO33B 最大出力電流 ILDO33B - - 30 mA

復調回路ブロック

COIL_IN端子流入電流_1 ILEAKCOILIN1 - - 50 µA VCOIL_IN=3.3V

COIL_IN端子流入電流_2 ILEAKCOILIN2 -150 - - µA VCOIL_IN=-3.3V

TCXO_BUFF ブロック

TCXOIN入力電流 ITCXOIN - 0 1.0 µA VDD=VTCXOIN=4.5V

入力周波数範囲 FTCXOIN - - 52 MHz

TCXOEN端子 Lレベル出力電圧

VOHTXCOEN - - VDD x 0.2

V Isink=1.0mA

TCXOEN端子 Hレベル出力電圧

VOLTXCOEN VDD x 0.8

- - V Isource=1.0mA

TCXOOUT端子出力インピーダンス

ZOTCXOOUT - 1.0 - kΩ

インバータブロック

駆動周波数 FDRIVE 110 - 205 kHz

Minimum Duty Ratio Dutymin - 25 - %

デットタイム TDead - 200 - ns TCXOIN=32MHz

ソース抵抗 RSOURCE - 1.0 - Ω

シンク抵抗 RSINK - 0.8 - Ω

GPIOブロック

GPIO端子 Lレベル入力電圧 VOLGPIO - - VDD x 0.3

V

GPIO端子 Hレベル入力電圧 VOHGPIO VDD x 0.7

- - V

GPIO端子プルダウン抵抗 RPDGPIO - 100 kΩ

GPIO端子プルアップ抵抗 RPUGPIO - 100 - kΩ

GPIO端子 Lレベル出力電圧 VILGPIO - - VDD x 0.2

V Isink=1.0mA

GPIO端子 Hレベル出力電圧 VIHGPIO VDD x 0.8

- - V Isource=1.0mA

4/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

項目記号規格値

単位条件最小標準最大

FSKIN端子

FSKIN端子 Lレベル入力電圧 VILFSKIN - - VDDIO x 0.3

V

FSKIN端子 Hレベル入力電圧 VIHFSKIN VDDIO x 0.7

- - V

CLKIN端子

CLKIN端子 Lレベル入力電圧 VILCLKIN - - VDDIO x 0.3

V

CLKIN端子 Hレベル入力電圧 VIHCLKIN VDDIO x 0.7

- - V

ADDR端子

ADDR端子 Lレベル入力電圧 VILADDR - - VDDIO x 0.3

V

ADDR端子 Hレベル入力電圧 VIHADDR VDDIO x 0.7

- - V

INTB端子

INTB端子 ON時電圧 VLINTB - 380 500 mV Isink=5.0mA

INTB端子リーク電流 ILEAKINTB - - 2.0 µA VINTB=7.0V

RESETB端子

RESETB端子 Lレベル入力電圧 VILRSTB - - VDD

x 0.3 V

RESETB端子 Hレベル入力電圧 VIHRSTB VDD x 0.7

- - V

RESETB端子プルアップ抵抗 RPDRSTB - 100 - kΩ

I2Cインタフェース

SCL, SDA端子 Lレベル入力電圧 VILI2C - - 0.50 V

SCL, SDA端子 Hレベル入力電圧 VIHI2C 1.50 - - V

SCL, SDA端子 Lレベル入力電流 IILI2C -1.0 - - µA

SCL, SDA端子 Hレベル入力電流 IIHI2C - - 1.0 µA

SDA端子 Lレベル出力電圧 VOLI2C - - 400 mV Isink=3.0mA

端子配置図

Figure 3. 端子配置

(TOP VIEW)

1

2

3

4

5

6

7

8

9

10

11 12 13 14 15 16 17 18 19 20

30

29

28

27

26

25

24

23

22

21

40 39 38 37 36 35 34 33 32 31

CLKSET

TCXOOUT

AG

ND

LDO33A

LDO33B

MO

NI0

INTB

GPIO0

GPIO1

GPIO2

GP

IO3

OV

PO

UT

COIL_IN

SD

A

REFG

ND

TEST

VIN

LSIDE1

BO

OT1

SW1

BOOT2

HSIDE2

LSIDE2

SW2

HSIDE1

AD

PV

CLKIN

SC

L

MO

NI1

RESETB

PGND

AD

PI

TCXOIN

FSKIN

AD

DR

OVPIN

TCXOEN

VDD

VD

DIO

VIN

5/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

端子説明

端子番号記号機能 I/O

1 OVPIN 5.0V入力端子 I

2 LDO33B 3.3V LDO出力端子 O

3 LDO33A 3.3V LDO出力端子 O

4 VDD 3.3V 入力端子 I

5 TCXOEN 外部発振器制御信号出力端子 O

6 TCXOIN 外部発振器入力端子 I

7 TCXOOUT 外部発振器出力端子 O

8 GPIO0 汎用入出力端子 I/O




12 VDDIO 3.3V 入力端子 I

13 CLKIN clock入力端子 I

14 CLKSET テスト端子 I

15 FSKIN FSK制御端子 I

16 SCL I2C clock入力端子 I

17 SDA I2C Data入出力端子 I/O

18 INTB 割り込み検出出力端子 O

19 RESETB コントロールロジックリセット端子 I/O

20 AGND 整流部及びアナログ部のグラウンド I

21 COIL_IN コイル電流入力端子 I

22 TEST テスト端子 I

23 BOOT2 ブートストラップ・コンデンサ接続端子 2 I

24 SW2 High Side FETのソース及び Lowサイド FETのドレイン接続端子 2 I

25 HSIDE2 High Sideゲートドライブ端子 2 O

26 LSIDE2 Low Sideゲートドライブ端子 2 O

27 PGND パワーライン用のグラウンド I

28 LSIDE1 Low Sideゲートドライブ端子 1 O

29 HSIDE1 High Sideゲートドライブ端子 1 O

30 SW1 High Side FETのソース及び Lowサイド FETのドレイン接続端子 1 I

31 BOOT1 ブートストラップ・コンデンサ接続端子 1 I

32 ADDR Slave Address切換え端子 I

33 OVPOUT 5.0V 出力端子 O

34 VIN 入力電源端子 I

35 VIN 入力電源端子 I

36 MONI0 コイル電流値出力端子 O

37 MONI1 入力電圧値出力端子 O

38 ADPI 入力電流検出端子 I

39 ADPV 入力電圧検出端子 I

40 REFGND 基準電圧部のグラウンド I

6/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

DRIVERLDO

LDOLDO33A

DEMOD

VDD

TCXO Buff

UVLO

TSD

OVP

OSC

DRIVER

LDO33B

TCXOEN

TCXOIN

VIN

AD

PV

HSIDE2

HSIDE1

LSIDE2

BOOT2

SW2

BOOT1

SW1

LSIDE1

COIL_IN

INTB

RESETB

AD

DR

SD

APGND

AG

ND

REFG

ND

AD

PI

FSKIN

TCXOOUT

CLKSET

SC

L

VD

DIO

VDD

POWER_SENSEOVPIN

OV

PO

UT

MO

NI1

VDD

VDD

CONTROLLogic

CLKIN

IO

VDD

GPIO

GPIO3

GPIO2

GPIO1

GPIO0MONI0

ブロック図

Figure 4. ブロック図

7/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

各ブロック動作説明

1. プリドライバブロック

Transmitter（Tx）側では、電磁誘導により 2次側に起電力を発生させるため、1次側コイルの両端に AC電力を入力する

ためのインバータ回路を持ちます。BD57020MWVは、Half Bridge インバータ及び Full Bridgeインバータに対応するため、

プリドライバブロックを 2つ搭載しています。Half Bridgeインバータ時には、プリドライバ 1（PWM0信号）の設定が必

要となり、Full Bridgeインバータ時には、プリドライバ 1（PWM0信号）及びプリドライバ 2（PWM1信号）の設定が必要

となります。制御方式は、駆動周波数制御、Duty制御、位相制御となります。またプリドライバブロックでは、L side FET

と H side FETの on/offタイミングを監視し、貫通電流を防止しています。

高効率化のために、H side・L side側ともに Nch FETを採用します。このため、H sideはブートストラップ駆動方式を

採用しています。BOOT1(BOOT2)端子と SW1(SW2)端子の間に電圧保持用のコンデンサ（0.1 ~ 0.47µF）が必要になりま

す。コンデンサは BOOT1 端子及び BOOT2 端子の近くに配置してください。

2. Digital Ping

Txは 1 次側コイルの両端に AC 電力を入力し、電磁誘導により 2 次側に起電力を発生させ、Receiver（Rx）を起動しま

す。これを Digital Pingといいます。Digital Ping中に Rx側からパケットを受信すると、送電を継続します。その後、Rx側

からの受電情報を含んだパケットに基づき、Tx側では送電電力を制御します。Digital Pingは以下のレジスタを設定し、実

行します。

(1) PWM0PRD：PWM0信号の周期設定レジスタ

本レジスタは PWM0信号の周期を指定します。PWM0信号は、プリドライバ 1から出力するパルスの周期をカウント

値で設定します。PWM0信号の周期は、以下の式で表わされます。

10

kTargetCloc

kSourceClocroundPRDPWM

ここで、roundは小数点以下四捨五入を示します。Source Clockが 32MHzのとき、Target Clockを 100kHzとする場合、

PWM0PRDは以下の値となります。

0x013F3191100

320000

roundPRDPWM

Name Address b7 b6 b5 b4 b3 b2 b1 b0 Initial Value

R/W

PWM0 PRDL

0x20 PWM0 PRD7

PWM0 PRD6

PWM0 PRD5

PWM0 PRD4

PWM0 PRD3

PWM0 PRD2

PWM0 PRD1

PWM0 PRD0

0x00 R/W

PWM0 PRDH

0x21 PWM0 PRD15

PWM0 PRD14

PWM0 PRD13

PWM0 PRD12

PWM0 PRD11

PWM0 PRD10

PWM0 PRD9

PWM0 PRD8

0x00 R/W

本レジスタをライトした後、必ず PWM0DTYH（0x23）をライトすることで、PWM信号の設定が完了します。

(2) PWM0DTY：PWM0信号のデューティ設定レジスタ

本レジスタは、PWM0信号のデューティを指定します。プリドライバ 1から出力するパルスの High出力の期間をカウ

ント値で設定します。本レジスタがライトされた後、PWM0のカウンタ値が 0のとき、PWM0PRDレジスタ及び

PWM0DTYレジスタの値が、内部バッファに取り込まれます。PWM0信号のデューティは以下の式で表わされます。

100100

DutyPRDPWMintDTYPWM

ここで、intは小数点以下切り捨てを示します。Source Clockが 32MHzのとき、Target Clockを 100kHz、Dutyを 50%

とする場合、PWM0DTYは以下の値となります。

0x00A0160100

5013200

intDTYPWM

Duty は、出力するパルスの High 出力期間の割合(%)です。PWM0DTYの取り得る値は、0x0001～(PWM0PRD-1)です。

PWM0DTYに PWM0PRD以上を指定するとパルスが生成されません。

8/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004


R/W

PWM0 DTYL

0x22 PWM0 DTY7

PWM0 DTY6

PWM0 DTY5

PWM0 DTY4

PWM0 DTY3

PWM0 DTY2

PWM0 DTY1

PWM0 DTY0

0x00 R/W

PWM0 DTYH

0x23 PWM0 DTY15

PWM0 DTY14

PWM0 DTY13

PWM0 DTY12

PWM0 DTY11

PWM0 DTY10

PWM0 DTY9

PWM0 DTY8

0x00 R/W

(3) PWM1PHS：PWM1 信号の位相差設定レジスタ

PWM1 信号は、PWM0 信号と同じ周期・デューティのパルスについて位相を変えた信号です。本レジスタは、PWM1

信号の PWM0信号に対する位相差をカウント値で設定します。PWM1PHSの値は、PWM0DTYH（0x23）がライトされ

た後、PWM0 カウンタの値が 0 のとき、内部バッファに取り込まれます。PWM1PHS の取り得る値は、0x0001～

PWM0PRDです。PWM1PHS に PWM0PRDより大きい値を指定するとパルスが生成されません。

本レジスタをライトした後、必ず PWM0DTYH（0x23）をライトする必要があります。


R/W

PWM1 PHSL

0x24 PWM1 PHS7

PWM1 PHS6

PWM1 PHS5

PWM1 PHS4

PWM1 PHS3

PWM1 PHS2

PWM1 PHS1

PWM1 PHS0

0x00 R/W

PWM1 PHSH

0x25 PWM1 PHS15

PWM1 PHS14

PWM1 PHS13

PWM1 PHS12

PWM1 PHS11

PWM1 PHS10

PWM1 PHS9

PWM1 PHS8

0x00 R/W

(4) PWM0GEN：PWM0信号の遅延時間設定レジスタ

本レジスタは、プリドライバ 1から出力される PWM0信号の Dead Timeを設定します。Dead Timeの設定は次式とな

ります。

kSourceCloc

DeadTime2

Source Clockが 32MHzのとき、Dead Timeは最小で 62.5nsecとなります。

またレジスタ PWMGEN0は次の値に設定してください。

Full Bridgeインバータのとき：PWMGEN0= 0x49 と設定してください。

Half Bridgeインバータのとき：PWMGEN0= 0x10 と設定してください。


R/W

PWMGEN0 0x30 P0DLY

D1 P0DLY

D0 P0DLY

C2 P0DLY

C1 P0DLY

C0 P0DLY

B2 P0DLY

B1 P0DLY

B0 0x92 R/W

(5) PWM1GEN1：PWM1信号の遅延時間設定レジスタ

本レジスタは、プリドライバ 2から出力される PWM1信号の Dead Timeを設定します。Dead Timeの設定は次式とな

ります。

kSourceCloc

DeadTime2

Source Clockが 32MHzのとき、Dead Timeは最小で 62.5nsecとなります。

またレジスタ PWMGEN1は次の値に設定してください。

Full Bridgeインバータのとき：PWMGEN1= 0x49 と設定してください。

Half Bridgeインバータのとき：PWMGEN1= 0x10 と設定してください。


R/W

PWMGEN1 0x31 P1DLY

D1 P1DLY

D0 P1DLY

C2 P1DLY

C1 P1DLY

C0 P1DLY

B2 P1DLY

B1 P1DLY

B0 0x92 R/W

(6) PWRCTRL：パワーコントロールレジスタ

本レジスタは、動作モード及び内部動作クロックのベースクロックの設定をします。パワーモード設定 Bit（PWMD0、

PWMD1）によって、動作モードが切り替わります。Digital Ping時には、PWMD = 0x0 に設定します。 PWMD = 0x1 の

時、BD57020MWVは Analog Pingモードとなり、低消費電力モードとなります。PWMD = 0x3 の時、BD57020MWVは

停止モードとなり、すべてのブロックの動作を停止します。

BD57020MWV は、TCXOIN 端子からの入力クロック信号を内部動作クロックのベースクロックとして使用します。

TCXSEL = 1 と設定し、TCXOIN 端子には、32～52MHzの TCXOを接続してください。また TCXSEL = 1かつ TCXEN =

1のとき、TCXOEN端子は H出力となり、TCXSEL = 1かつ TCXEN = 0のとき、TCXOEN端子は L出力となります。

9/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

Analog Pingインターナル期間を計測するクロックとして内部発振クロックを使用するために、OSCSEL = 1と設定して

ください。

・[7:6] Reserved

・[5:4] PWMD0, PWMD1 パワーモード設定

(0x0：Digital Pingモード 0x1：Analog Pingモード 0x2：Reserved 0x3：停止モード)

・[3] Reserved

・[2] OSCSEL Analog Pingインターバル期間計測用クロックイネーブル

(0x1：Enable 0x0：Disable)

・[1] TCXEN 外付け TCXOイネーブル

(0x1：Enable (High出力） 0x0：Disable (Low出力))

・[0] TCXSEL 外付け TCXO選択

(0x1：TCXOを使用 0x0：Reserved)


R/W

PWRCTRL 0x0F -*1 -

*1 PWMD1 PWMD0 -*1

OSCSEL TCXEN TCXSEL 0x07 R/W *1 書き込み禁止

(7) PDCTRL：出力プリドライバ制御レジスタ

本レジスタにより、プリドライバ 1、プリドライバ 2をイネーブルにします。プリドライバ 1はHSIDE1端子及び LSIDE1

端子を駆動し、プリドライバ 2は HSIDE2端子及び LSIDE2端子を駆動します。PDENを 1にすると、プリドライバ 1

をイネーブルし、HSIDE1端子及び LSIDE1端子からパルスを出力します。PDENを 0にすると、プリドライバ 1をディ

セーブルして、HSIDE1端子及び LSIDE1端子から出力を停止します。

PWM1ENを 1にすると、プリドライバ 2をイネーブルして、HSIDE2端子及び LSIDE2端子からパルスを出力します。

PWM1ENを 0にすると、プリドライバ 2をディセーブルして、HSIDE2端子及び LSIDE2端子から出力を停止します。

PSWEN及び PS256についての説明は、FSK（Frequency Shift Keying）の項を参照してください。

・[7:5] Reserved

・[4] PWM1EN プリドライバ 2イネーブル


・[3] Reserved

・[2] PS256 PWM出力を 256サイクルごとに切り替える

・[1] PSWEN PWM切り替え機能のイネーブル

・[0] PDEN プリドライバ 1イネーブル



R/W

PDCTRL0 0x12 -*1 -

*1 -*1

PWM1 EN

-*1

PS256 PSWEN PDEN 0x00 R/W

*1 書き込み禁止

3. FSK（Frequency Shift Keying）

Rxとの通信プロトコルを確立するために、FSK変調を用いて Txから Rxへ向けてパケットを送信します。FSKによる

パケット送信時は、プリドライバ 1から出力される PWM0信号の周波数を、256周期ごとに駆動周波数と FSK変調周波数

に変化させます。ここでの駆動周波数は 2.(1)で設定した PWM0信号の周波数、FSK変調周波数は 3.(1)で設定した PWM0

信号の周波数です。FSKの設定は、以下のレジスタを設定します。

(1) PWMXPRD：FSK変調時の PWM0信号の周期設定レジスタ

本レジスタはレジスタ PDCTRL の PSWENが 1 かつ、外部端子 FSKINが Highのときの PWM0信号の周期を指定し

ます。PWM0信号の周期はレジスタ PWM0PRDと同様の式で表わされ、以下の式となります。

1

kTargetCloc

kSourceClocroundPWMXPRD

ここで、roundは小数点以下四捨五入を示します。


R/W

PWMX PRDL

0x26 PWMX PRD7

PWMX PRD6

PWMX PRD5

PWMX PRD4

PWMX PRD3

PWMX PRD2

PWMX PRD1

PWMX PRD0

0x00 R/W

PWMX PRDH

0x27 PWMX PRD15

PWMX PRD14

PWMX PRD13

PWMX PRD12

PWMX PRD11

PWMX PRD10

PWMX PRD9

PWMX PRD8

0x00 R/W

10/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(2) PWMXDTY：FSK変調時の PWM0信号のデューティ設定レジスタ

本レジスタは、レジスタ PDCTRL の PSWEN が 1 かつ、外部端子 FSKIN が High のときの PWM0 信号のデューテ

ィを指定します。PWM0信号のデューティは、レジスタ PWM0DTYと同様の式で表わされ、以下の式となります。

1001

DutyPWMXPRDintPWMXDTY

ここで、intは小数点以下切り捨てを示します。


R/W

PWMX DTYL

0x28 PWMX DTY7

PWMX DTY6

PWMX DTY5

PWMX DTY4

PWMX DTY3

PWMX DTY2

PWMX DTY1

PWMX DTY0

0x00 R/W

PWMX DTYH

0x29 PWMX DTY15

PWMX DTY14

PWMX DTY13

PWMX DTY12

PWMX DTY11

PWMX DTY10

PWMX DTY9

PWMX DTY8

0x00 R/W

(3) PDCTRL：出力プリドライバ制御レジスタ

本レジスタの PSWEN及び PS256により、駆動周波数の切り替えを行います。PSWENを 1にすると外部端子 FSKIN

からの入力によって、PWM0信号の周期及びデューティが変化します。

・PSWEN = 0 のとき、レジスタ PWM0PRDとレジスタ PWM0DTYの値が PWM0信号へロードされます。

・PSWEN = 1 かつ外部端子 FSKIN = Low のとき、レジスタ PWM0PRDとレジスタ PWM0DTYの値が PWM0信

号へロードされます。

・PSWEN = 1 かつ外部端子 FSKIN = High のとき、レジスタ PWMXPRDとレジスタ PWMXDTYの値が PWM0信

号へロードされます。

PS256を 1にすると、外部端子 FSKINの入力によって PWM0 信号の周期及びデューティが、出力周波数の 256サイク

ルごとに変化します。外部端子 FSKINの変化を取り込んだ後、出力周波数の 256サイクルの間、次の変化を取り込みませ

ん。さらにレジスタ INTENB（0x04）の PXIEN ビットを 1 にすると、出力周波数の 256サイクルごとに割り込みが発生

します。割り込みが発生するごとに、外部端子 FSKINの入力を変化させることで、プリドライバからの出力周波数をその

256サイクルごとに変化させることができます。各 Bitの説明は、2.Digital Ping (7) PDCTRL を参照してください。


R/W

PDCTRL0 0x12 -*1 -

*1 -*1

PWM1 EN

-*1



4. Analog Ping

Tx側の充電インタフェースに Rxが置かれたことを検知するために、BD57020MWVは 1次側コイルからパルス電力を出

力します。この時のコイル電流の変化を検出し、Rx の有無を確認します。コイル電流の変化が Analog Ping 検出の期待値

に達すると、Digital Pingへ移行します。また指定回数の Analog Pingを実行した後も、再充電のために Digital Pingへと移

行します。Analog Ping時は、共振周波数付近においてコイルをドライブする必要があります。周波数の設定は Analog Ping

を出力する直前に行い、設定は Digital Pingと同様に行います。Analog Pingは以下のレジスタを設定し、実行します。

(1) APGCTRL：Analog Pingコントロールレジスタ

本レジスタは、Analog Pingの開始と停止と、Analog Pingによるデバイス検出の期待値を指定します。 APENを 1に

するとAnalog Pingを開始します。APENに１をライトする前に、PWM0信号の周期及びデューティを設定してください。

APENを 0にすると Analog Pingを停止します。APENが 1の時、BD57020MWVはスタンバイ状態になるため回路電流

が低下します。BD57020MWV は、COIL_IN端子の状態が本レジスタの Analog Pingの期待値と一致した時、または指定

回数を実行した時、割り込みを発生して Analog Pingを停止します。Analog Pingの期待値は以下の通りです。

・[7] APEN Analog Pingイネーブル

（0x1：Analog Ping出力 0x0：Analog Ping停止）

・[6:2] Reserved

・[1:0] Analog Ping検出の期待値

（0x1：Txインタフェース上に Rxを検出 0x0：Txインタフェース上に Rxが存在しない）


R/W

APGCTRL 0x16 APEN -*1 -

*1 -*1 -

*1 -*1 APEX1 APEX0 0x00 R/W


11/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(2) APGSTT：Analog Pingステータスレジスタ

本レジスタは、Analog Pingのステータスを返します。

・[7] Reserved

・[6:4] APSTA2、APSTA1、APSTA0 Analog Pingのステート

0x0：停止

0x1：アイドル中 (APGIVTで指定された時間)

0x3：パワー出力中 (APGIDURで指定された時間)

0x5：測定中 (APGMSRで指定された時間)

0x6：入力の状態と APEXの値が一致した（割り込みを発生して停止）

0x7：アナログ PINGの実行回数が指定回数に達した（割り込みを発生して停止）

その他：Reserved ・[3:0] Reserved


R/W

APGSTT 0x17 -*1

APSTA2 APSTA1 APSTA0 -*1 -

*1 -*1 -

*1 0x00 R/W *1 書き込み禁止

(3) APGITVL：Analog Ping検出間隔設定レジスタ

本レジスタは、Analog Pingを実行する間隔を指定します。Analog Ping検出間隔を短く設定すると、Tx上に Rxが設

置されてから Txが給電を開始するまでの時間が短くなります。しかし Txの消費電力は増加します。Analog Ping検出間

隔は内部発振クロック(typ:100kHz)をソースクロックとしてカウントします。 Analog Ping検出間隔は、以下の式で表わ

されます。

1 InputClockmeIntervalTiAPGITV

ここで、Input Clockは 100kHzとなります。Interval Timeを 500msecとする場合、APGITVは以下の値となります。

0xC34F499991100500 APGITV


R/W

APGITVL 0x18 APG ITV7

APG ITV6

APG ITV5

APG ITV4

APG ITV3

APG ITV2

APG ITV1

APG ITV0

0x00 R/W

APGITVH 0x19 APG ITV15

APG ITV14

APG ITV13

APG ITV12

APG ITV11

APG ITV10

APG ITV9

APG ITV8

0x00 R/W

(4) APGDUR：Analog Ping検出期間設定レジスタ

本レジスタは、Analog Ping の検出期間を指定します。この指定された期間だけ、BD57020MWVは PWMパルスを出

力し、送電コイルを駆動します。Analog Ping出力期間は TCXOIN端子からの入力クロックをソースクロックとしてカウ

ントします。Analog Ping検出期間は、以下の式で表わされます。

11000

1

kSourceClocmeDurationTiintAPGDUR

ここで、intは小数点以下切り捨てを示します。Duration Time を 100µsecとする場合、Source Clockは 32MHzなので、

APGDURは以下の値となります。

0x0C7F319911000

132000100

intAPGDUR


R/W

APGDURL 0x1A APG

DUR7 APG

DUR6 APG

DUR5 APG

DUR4 APG

DUR3 APG

DUR2 APG

DUR1 APG

DUR0 0x00 R/W

APGDURH 0x1B -*1 -

*1 -*1 -

*1 APG

DUR11 APG

DUR9 APG

DUR8 APG

DUR7 0x00 R/W


12/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(5) APGMSR：Analog Ping検出時間

本レジスタは、Analog Pingの測定期間を指定します。Analog Ping出力期間の後、この指定された期間だけ Analog Ping

検出端子の状態をモニタし、Rxの有無を確認します。 Analog Ping測定期間は、TCXOIN端子からの入力クロックをソ

ースクロックとしてカウントします。 Analog Ping測定期間は、以下の式で表わされます。

11000

1

kSourceCloctTimeMeasuremenintAPGMSR

ここで intは小数点以下切り捨てを示します。Measurement Timeを 10µsecとする場合、Source Clockは 32MHzなので、

APGMSRは以下の値となります。

0x013F31911000

13200010

intAPGMSR


R/W

APGMSRL 0x1C APG

MSR7 APG

MSR6 APG

MSR5 APG

MSR4 APG

MSR3 APG

MSR2 APG

MSR1 APG

MSR0 0x00 R/W

APGMSRH 0x1D -*1 -

*1 -*1 -

*1 APGMS

R11 APGMS

R10 APGMS

R9 APGMS

R8 0x00 R/W


(6) APGCNT：Analog Ping指定回数レジスタ

本レジスタは自動的に実行する Analog Pingの回数を指定します。APGCNTが 0のとき、Analog Pingは、APGCTRL

の APENが 0にされるまで実行されます。レジスタ INTENB（0x04）の APIENが 1のとき、Analog Pingの実行回数が

指定回数に達すると、割り込み信号を出力します。割り込み信号は、APGCTRLの APENが 0にされるまで、出力され

ます。


R/W

APGCNT 0x1E APG CNT7

APG CNT6

APG CNT5

APG CNT4

APG CNT3

APG CNT2

APG CNT1

APG CNT0

0x00 R/W

5. 割り込み制御

BD57020MWVは各種割り込み信号を出力します。割り込み信号の発生には、以下のレジスタを設定します。

(1) INTSTT：割り込みステータスレジスタ

本レジスタは割り込み要因が成立したときセットされます。本レジスタの何れかのビットがセットされているとき、

INTB端子から割り込み信号が出力されます。1 をライトしたとき、割り込み信号はクリアされます。

・[7] Reserved

・[6] APINT Analog Pingの割り込みが発生

・[5] Reserved

・[4] AGINT 保護動作による割り込みが発生

・[3] EINT パケット受信中に、パリティエラーまたはフレームエラーによる割り込みが発生

・[2] CINT パケット受信中に、チェックサムエラーによる割り込みが発生

・[1] RINT2 復調回路 2のパケット受信中に、正常完了により割り込みが発生

・[0] RINT1 復調回路 1のパケット受信中に、正常完了により割り込みが発生


R/W

INTSTT 0x03 -*1

APINT -*1

AGINT EINT CINT RINT2 RINT1 0x00 R/W *1 書き込み禁止

(2) INTENB：割り込みイネーブルレジスタ

本レジスタに 1がセットされている割り込み要因が発生したとき、割り込みステータスレジスタの対応するビットがセ

ットされます。ただし、割り込みイネーブルレジスタ（INTENB）の PXIENに対応した、割り込みステータスレジスタ

（INTSTT）のビットはありません。PXIENにより許可される割り込みは１パルスで発生するため、割り込み発生時のス

テータスは保持されません。

・[7] PXIEN PWM切り替え機能によって出力される 256サイクルごとの割り込みを許可

・[6] APINT Analog Pingの割り込みを許可

・[5] Reserved

・[4] AGINT 保護動作による割り込みを許可

13/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

・[3] EINT パケット受信中に、パリティエラーまたはフレームエラーによる割り込みを許可

・[2] CINT パケット受信中に、チェックサムエラーによる割り込みを許可

・[1] RINT2 復調回路 2のパケット受信中に、正常完了により割り込みを許可

・[0] RINT1 復調回路 1のパケット受信中に、正常完了により割り込みを許可


R/W

INTENB 0x04 PXIEN APIEN -*1

AGIEN EIEN CIEN RIEN2 RIEN1 0x00 R/W *1 書き込み禁止

6. AM復調ブロック

BD57020MWV は、Rx との通信のために AM 復調ブロックを搭載しています。通信安定性を高めるために、特性の異な

る AM復調回路を 2つ搭載しています。復調回路は以下のレジスタを設定し、使用してください。

(1) RXCTRL：パケット受信制御レジスタ

本レジスタは復調回路を制御します。PRE1が 1のとき、復調回路 1はパケットを受信します。PRE2が 1のとき、復

調回路 2はパケットを受信します。PRE1及び PRE2は、同時にセットすることができ、復調回路 1と復調回路 2は独立

して動作します。本レジスタの FTE1、FTE2 が 1 の時、復調回路のデジタルフィルタが有効となります。復調回路 1 及

び復調回路 2に対して、デジタルフィルタを有効にしてください。

CTRLが 0のとき、復調回路 1もしくは復調回路 2において受信エラー（フレーム・パリティエラー、もしくはチェッ

クサムエラー）が発生しても、もう一方の復調回路がパケット受信中ならば、割り込みを発生しません。CTRLが 1のと

き、復調回路 1もしくは復調回路 2で受信エラーが発生すれば、直ちに割り込みを発生します。

・[7] CTRL 排他制御機能ディセーブル

(0x1: Enable 0x0: Disable)

・[6] Reserved

・[5] FTE2 復調回路 2のフィルタイネーブル


・[4] FTE1 復調回路 1のフィルタイネーブル


・[3:2] Reserved

・[1] PRE2 復調回路 2の受信イネーブル


・[0] PRE1 復調回路 1の受信イネーブル



R/W

RXCTRL 0x01 CTRL -*1

FTE2 FTE1 -*1 -

*1 PRE2 PRE1 0x00 R/W *1 書き込み禁止

(2) RXSTT：パケット受信ステータスレジスタ

本レジスタは、復調回路のパケット受信のステータスを返します。RCV1は、復調回路 1でパケット受信が正常に完了

すると 1になります。RCV2は、復調回路 2でパケット受信が正常に完了すると 1になります。CERRは、復調回路 1

または復調回路 2においてパケット受信中に、チェックサムエラーが発生すると 1になります。PERRは、復調回路 1

または復調回路 2においてパケット受信中に、パリティエラーまたはフレームエラーが発生すると 1になります。

パケット受信中のフレームエラー要因は以下の通りです。

・ストップビットが見つからない。

・バイトの途中で受信が完了した。

・ヘッダーバイトの値から計算したパケット長さが、受信したパケット長と異なる。

また、RCV1、RCV2、CERR 及び RERR はパケット受信完了時にラッチされ、割り込みステータスレジスタ INTSTT

（0x03）の RINT1、RINT2、CINT、RINTに 1 をライトするとクリアされます。パケット受信後に次のパケットを受信

した場合は、上書きされます。

BSY1は復調回路 1がパケット受信中のとき 1になり、BSY2 は復調回路 2がパケット受信中のとき、1になります。

・[7] BSY2 復調回路 2でパケット受信中


・[5:4] Reserved

・[3] PERR 復調回路 1または復調回路 2でパケット受信中にパリティエラーもしくはフレームエラーが発生

・[2] CERR 復調回路 1または復調回路 2でパケット受信中にチェックサムエラーが発生

・[1] RCV2 復調回路 2でパケット受信が正常に完了


14/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004


R/W

RXSTT 0x02 BSY2 BSY1 -*1 -

*1 PERR CERR RCV2 RCV1 0x00 R *1 書き込み禁止

(3) CLKDIV：クロック分周設定レジスタ

本レジスタは、復調回路の基本周期を指定します。復調回路の基本周期（CLKDIV）をカウント値で設定します。CLKDIV

の値は、Target Clockが 16kHz（62.5µsec）となるように設定しなければなりません。CLKDIVは以下の式で表わされま

す。

12

kTargetCloc

kSourceClocintCLKDIV

ここで、intは小数点以下切り捨てを示します。Source Clockが 32MHzのとき、Target Clockは 16kHzなので、CLKDIV

は以下の値となります。

0x03E79991216

32000

intCLKDIV


R/W

CLKDIV1L 0x0C CLK DIV7

CLK DIV6

CLK DIV5

CLK DIV4

CLK DIV3

CLK DIV2

CLK DIV1

CLK DIV0

0xE7 R/W

CLKDIV1H 0x0D CLK

DIV15 CLK

DIV14 CLK

DIV13 CLK

DIV12 CLK

DIV11 CLK

DIV10 CLK DIV9

CLK DIV8

0x03 R/W

(4) FLTPRD：フィルタ基本周期設定レジスタ

本レジスタは、デジタルフィルタの基本周期を指定します。フィルタ基本周期（FLTPRD）をカウント値で設定します。

FLTPRDの値は、Target Clock が 2kHz（500µsec）となるように設定しなければなりません。FLTPRDは以下の式で表

わされます。

1

kTargetCloc

kSourceClocroundFLTPRD

ここで、roundは小数点以下四捨五入を示します。Source Clockが 32MHzのとき、Target Clockは 2kHzなので、FLTPRD

は以下の値となります。

0x3E7F1599912

32000

roundFLTPRD


R/W

FLTPRDL 0xA0 FLT

PRD7 FLT

PRD6 FLT

PRD5 FLT

PRD4 FLT

PRD3 FLT

PRD2 FLT

PRD1 FLT

PRD0 0x00 R/W

FLTPRDH 0xA1 FLT

PRD15 FLT

PRD14 FLT

PRD13 FLT

PRD12 FLT

PRD11 FLT

PRD10 FLT

PRD9 FLT

PRD8 0x00 R/W

(5) RXSTT_1：パケット受信ステータスレジスタ 1

本レジスタは、復調回路 1のパケット受信ステータスを返します。

・[7] PRE1 復調回路 1でパケットのプレアンブルを検索中


・[5] RDN1 復調回路 1でパケット受信が完了

・[4] ERF1 復調回路 1でパケット受信中にフレームエラーが発生

・[3] ERP1 復調回路 1でパケット受信中にパリティエラーが発生

・[2] ERC1 復調回路 1でパケット受信中にチェックサムエラーが発生




R/W

RXSTT_1 0x52 PRE1 BSY1 RDN1 ERF1 ERP1 ERC1 RCV2 RCV1 0x00 R

15/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(6) RXSTT_2：パケット受信ステータスレジスタ 2

本レジスタは、復調回路 2のパケット受信ステータスを返します。

・[7] PRE2 復調回路 2でパケットのプレアンブルを検索中


・[5] RDN2 復調回路 2でパケット受信が完了

・[4] ERF2 復調回路 2でパケット受信中にフレームエラーが発生

・[3] ERP2 復調回路 2でパケット受信中にパリティエラーが発生

・[2] ERC2 復調回路 2でパケット受信中にチェックサムエラーが発生




R/W


(7) RXCNT_X：パケットバイト数レジスタ

本レジスタは、復調回路 1および 2で受信したパケットのバイト数を示します。

・[7:5] Reserved

・[4] RXxCNT4 (x: 0, 1)

・[3] RXxCNT3 (x: 0, 1)

・[2] RXxCNT2 (x: 0, 1)

・[1] RXxCNT1 (x: 0, 1)

・[0] RXxCNT0 (x: 0, 1)


R/W

RXCNT_1 0x50 -*1

-*1

-*1

RX1

CNT4 RX1

CNT3 RX1

CNT2 RX1

CNT1 RX1

CNT0 0x00 R

RXCNT_2 0x51 -*1

-*1

-*1

RX2

CNT4 RX2

CNT3 RX2

CNT2 RX2

CNT1 RX2

CNT0 0x00 R


(8) RXDAT_1：パケットデータスレジスタ 1

本レジスタにより、復調回路 1 で受信したパケットのデータをリードすることができます。Qi パケットを受信するバ

ッファのサイズは 32バイトです。Qi規格で規定されるパケットの最長は 29バイト(ヘッダーとチェックサムバイトを含

む)であり、全種のパケットが受信可能です。Qi パケットを受信するバッファは 32 バイトの 1 面バッファになり、受信

したパケットは必ずバッファメモリの先頭から格納され、次のパケットを受信すると上書きされます。


R/W

RXDAT_1 0x60

: 0x7F

Last 32 Bytes received by Demodulator 1 0x00 R

(9) RXDAT_2：パケットデータスレジスタ 2

本レジスタにより、復調回路 2 で受信したパケットのデータをリードすることができます。Qi パケットを受信するバ

ッファのサイズは 32 バイトです。Qi パケットを受信するバッファは 32 バイトの 1 面バッファになり、受信したパケッ

トは必ずバッファメモリの先頭から格納され、次のパケットを受信すると上書きされます。


R/W

RXDAT_2 0x80

: 0x9F


7. 入力電力検出について

ワイヤレス給電中に、Rx と共に Tx の充電インタフェース上に金属片などの異物が存在すると、異物が発熱し、Rx の筺

体の変形や火傷を起こす危険性があります。そのため Tx において入力電力を検出し、Tx の送電電力を求め、Rx からの受

電電力情報（Received Power Packet）と送電電力を比較することで、異物の存在を検知します。入力電力の検出のために、

Txの入力電圧と入力電流の検出を行います。

入力電圧（ADPV 端子電圧）検出に関しては、下記レジスタ設定により MONI1 端子から ADPV 端子電圧×0.1 の電圧を

出力できます。また入力電流検出に関しては外付けの電流検出アンプを使用します。上記 MONI1 端子出力と電流検出アン

プ出力から、送電電力を算出します。

16/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(1) AINSEL：アナログ出力設定レジスタ

本レジスタにより、MONI1 端子から ADPV端子電圧×0.1の電圧を出力します。

・[7:2] Reserved

・[1] AIN1SEL1

(0x1： ADPV端子電圧値出力)

・[0] Reserved


R/W

AINSEL 0x08 -*1 -

*1 -*1 -

*1 -*1 -

*1 AIN1 SEL1

-*1

0x00 R/W


8. Low Drop OUT（LDO）ブロック

BD57020MWVは、LDOブロックを 2つ搭載しています。LDO33A端子には、マイコンの電源が接続されることを想定

しています。LDO33A、LDO33B端子と GND間にコンデンサ（0.47 ~ 2.0µF）が必要になります。コンデンサは LDO33A

端子及び LDO33B端子の近くに配置してください。

9. 汎用端子（GPIO）について

BD57020MWVは、汎用端子として 4本の GPIO端子を有しています。この GPIO端子を使用するためには、次のレジス

タを設定します。

(1) GPDIR：GPIOポートの入出力方向設定レジスタ

本レジスタは、各 GPIO ポートを入力端子または出力端子に設定します。1の時に対応するポートは出力となり、0の時

に対応するポートは入力となります。

・[7:4] Reserved

・[3:0] PDX (X: 0- 3)

(0x1：Enable output on GPIOX 0x0：Enable input on GPIOX)


R/W

GPDIR 0x42 -*1 -

*1 -*1 -

*1 PD3 PD2 PD1 PD0 0x00 R/W *1 書き込み禁止

(2) GPIN：GPIO端子の入力状態確認レジスタ

本レジスタは、GPIOポートの状態を取得します。ポート入力値として、GPIOポートの入出力方向設定レジスタで入力

ポートとして設定されているビットのみ有効です。対応するポートに Hが入力された時に 1、Lが入力された時に 0となり

ます。

・[7:4] Reserved

・[3:0] PIX (X: 0- 3)

(0x1：High input on GPIOX 0x0：Low input on GPIOX)


R/W

GPIN 0x40 -*1 -

*1 -*1 -

*1 PI3 PI2 PI1 PI0 - R *1 書き込み禁止

(3) GPOUT：GPIO端子の出力設定レジスタ

本レジスタは、GPIOポートへの出力値を設定します。ポート出力値として、GPIOポートの入出力方向設定レジスタで

出力ポートとして設定されているビットのみが有効です。1で対応するポートから H、0で対応するポートから Lが出力さ

れます。

・[7:4] Reserved

・[3:0] POX (X: 0- 3)

(0x1：High output on GPIOX 0x0：Low output on GPIOX)


R/W

GPOUT 0x41 -*1 -

*1 -*1 -

*1 PO3 PO2 PO1 PO0 0x00 R/W *1 書き込み禁止

17/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

(4) GPPU：GPIOポートの Pull up抵抗制御レジスタ

本レジスタは、各 GPIO ポートを Pull up抵抗付き入力に設定します。1の時に対応するポートは VDD電源への Pull up

抵抗が Enableされ、0の時に対応するポートは Pull up抵抗は Disableとなります。

・[7:4] Reserved

・[3:0] PPUX (X: 0- 3)

(0x1：Enable pull-up resistor on GPIOX 0x0：Disable)


R/W

GPPU 0x43 -*1 -

*1 -*1 -

*1 PPU3 PPU2 PPU1 PPU0 0x00 R/W *1 書き込み禁止

(5) GPPD：GPIOポートの Pull down抵抗制御レジスタ

本レジスタは、各 GPIO ポートを Pull down 抵抗付き入力に設定します。1の時に対応するポートは GNDへの Pull down

抵抗が Enableされ、0の時に対応するポートは Pull down 抵抗は Disableとなります。本レジスタの初期値は、0x0F であ

り、Pull down 抵抗が Enableとなっております。

・[7:4] Reserved

・[3:0] PPDX (X: 0- 3)

(0x1：Enable pull-down resistor on GPIOX 0x0：Disable)


R/W

GPPD 0x44 -*1 -

*1 -*1 -

*1 PPD3 PPD2 PPD1 PPD0 0x0F R/W *1 書き込み禁止

10. IDについて

BD57020MWVは IDレジスタを保有し、その値は 0x21となります。このレジスタは、読み取り専用となります。


R/W

IDENT 0x00 DID7 DID6 DID5 DID4 DID3 DID2 DID1 DID0 0x21 R

18/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

11. 保護回路

BD57020MWVは、保護機能として以下の機能を持ちます。

Protection名検出端子検出条件解除条件 Protectionタイプ

OVLO_VIN VIN VIN > 6.4V VIN < 6.2V システム停止

UVLO_VIN VIN VIN < 3.4V VIN > 3.6V システム停止

Internal OCP VIN ICC > IOCP = 0.48A ICC < IOCP = 0.48A システム停止

External OCP ADPV ADPI

ADPV - ADPI > VOCP

＝160mV

ADPV - ADPI < 160mV

かつ

レジスタ(Note 1)

0xB1 = 0x08 *

プリドライバブロック停止

LSIDE = HSIDE = L出力

UVLO_ADPV ADPV VIN < 4.3V VIN > 4.5V プリドライバブロック停止

(Note 2)

LSIDE = H、HSIDE = L

UVLO_VDD VDD VDD < 2.5V VDD > 2.8V パワーオンリセット解除

RESETB = L

UVLO_VDDIO VDDIO VDDIO < 2.5V VDDIO > 2.8V IOブロック Disable

(Note1) 外部過電流保護を解除するためには、レジスタからリセットを行う必要があります。アドレス 0xB1=0x08 をライトすることで外部過電流保護をリ

セット可能です。しかしながら、本レジスタは 0x08にセットした後自動で 0に戻りませんので、必ず 0 をセットしてください。

(Note2) レジスタ設定により、UVLO_ADPV を検出してもプリドライバブロックの停止をマスクすることが可能です。レジスタ設定は以下のように行って

ください。

(1) ANA_STAT：内部ブロックステータスレジスタ

本レジスタは、BD57020MWV の内部ブロックステータスを返します。

・[7:5] Reserved

・[4] TCX_READY

(0x1: Fault detected 0x0：No fault)

・[3] OCP


・[2] TSD


・[1] UVLO42


・[0] OVLO_VIN



R/W

ANA_STAT 0xB0 -*1 -

*1 -*1

TCX_READY

OCP TSD UVLO OVLO 0x00 R


(2) ANA_ERR_CRL：OCPエラークリアレジスタ

本レジスタは、OCPエラーを解除するためのレジスタです。OCPエラーを解除するためには、OCPERCL=1を書き込む

必要があります。また、このビットは 1を書き込んだ後、自動で 0に戻りませんので、必ず 0を書き込んでください。


R/W

ANN_ERR_ CRL

0xB1 -*1 -

*1 -*1 -

*1 OCP ERCL

-*1 -

*1 -

*1 0x00 R/W


(3) ERR_MODE：UVLO_ADPV時のエラーモード設定レジスタ

本レジスタは、UVLO_ADPV時のエラーモードの設定を設定します。ERR_SEL = 1のとき、UVLO_ADPVに関わらずプ

リドライバブロックは動作します。ERR_SEL = 0のとき、UVLO_ADPV時にプリドライバブロックは停止します。


R/W

ERR_MODE 0xC4 -*1 -

*1 -*1 -

*1 -*1 -

*1 ERR_ SEL

-*1

0x00 R/W


19/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

AdapterVoltage

ADPV ADPI

RS

External OCP動作について

BD57020MWVは Txへの入力電流を監視し、過大な電流が流れた時にプリドライバブロックの動作を停止します。こ

の時、LSIDE1（LSIDE2）端子および HSIDE1（HSIDE2）端子は

L出力となります。

制限電流 ILIMと入力電流検出抵抗 RSの関係は次式となります。

][AR

VI

S

OCPLIM

ここで VOCPは、OCP検出電圧です。VOCP=160mV（typ）より、RS=100mΩ

のとき、ILIMは、1.6Aとなります。RSの抵抗値は、アダプタ電圧が 5V

の Txにおいては、30 ~ 47mΩを使用してください。また、アダプタ電

圧が 12Vおよび 19Vの Txにおいては、30 ~ 100mΩを使用してくださ

い。ただし、実際のセットでの定数設定に際しては、十分に注意してく

ださい。

Figure 5. 入力電流検出

20/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

12. コマンドインタフェース

12-1.コマンドインタフェース

BD57020MWVではホスト CPUとのコマンドインタフェースに I2Cバス方式を用います。

BD57020MWVでは一部のレジスタを除き、書き込みだけでなく読み出しが可能です。

BD57020MWVではスレーブアドレスの他に、１バイトのセレクトアドレスを指定して書き込みや読み出しを行います。

I2Cバススレーブモードのフォーマットを以下に示します。

BD57020MWV のスレーブアドレスは、ADDR 端子入力が L のときに、0x44（7Bit）となります。また、ADDR 端子入力

が Hのときに、0x45（7Bit）となります。

MSB LSB MSB LSB MSB LSB

S Slave Address A Select Address A Data A P

S : スタートコンディション

Slave Address : ADDRで設定されるスレーブ・アドレス(7bit)の後にリード・モード(H”)かライト・モード(L”)

の bitを付けて、計 8ビットのデータを送る。（MSBファースト）

A : アクノリッジ送受信されているデータにはバイトごとにアクノリッジ・ビットが付け加わる。

データの送受信が正しく行われているときは、“L”が送受信されます。

“H”の場合は、アクノリッジが無かったことになります。

Select Address : BD57020MWVでは１バイトのセレクトアドレスを用います。（MSBファースト）

Data : データ・バイト、送受信するデータ（MSBファースト）

P : ストップ・コンディション

SDA

SCLS

Start Condition

Sr

Repeated Start Condition

SDA

SCL

MSB 6 5 LSB

Start Condition

When SDA↓, SCL=”H”

Stop Condition

When SDA↑, SCL=”H”

Figure 6. Command Interface

Figure 7. Repeated Start Condition

21/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

1122-2.Data Format

Write format

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

S

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Select Address

(8bit)

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Write Data

(8bit)

A

C

K

P

Start Condition '0' Write Acknowledge from

slave deviceStop Condition

Acknowledge from

slave device

Acknowledge from

slave device

Figure 8. Write Data Format

Read format

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

S

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Read Data

(8bit)

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Read Data

(8bit)

N

A

K

P

Start Condition '1' Read Acknowledge from

slave deviceStop Condition

Acknowledge from

master device

Non acknowledge

from master device

Figure 9. Read Data Format

Read Data from specified Select Address

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

S

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Select Address

(8bit)

A

C

K

'0' Write

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

Sr

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Read Data

N

A

C

'1' Read

P

Read Data from Select Address

Repeated Start Condition

Figure 10. Read Data from specified Select Address (1)

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

S

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Select Address

(8bit)

A

C

K

'0' Read

b7 b6 b5 b4 b3 b2 b1 b0

R

/W

Slave Address

(7bit)

S

A

C

K

b7 b6 b5 b4 b3 b2 b1 b0

Read Data

N

A

C

'1' Read

PP

Read Data from Select Address

Figure 11. Read Data from specified Select Address (2)

22/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

1122-3. 制御信号仕様

○バス・ライン及び I/Oステージの電気的仕様及びタイミング

Figure 12. タイミングチャート

Table 12-1. SDA及び SCLバス・ラインの特性（特に指定のない限り Ta=25°C, VDD=3.3V）

パラメータ記号高速モード

単位 Min. Max.

1 SCLクロック周波数 fSCL 0 400 kHz

2 「停止」条件と「開始」条件の間のバス・フリー・タイ

ム tBUF 1.3 － μs

3 ホールド・タイム（再送）「開始」条件。この期間の後、

最初のクロック・パルスが生成されます。 tHDSTA 0.6 － μs

4 SCLクロックの LOW 状態ホールド・タイム tLOW 1.3 － μs

5 SCLクロックの HIGH状態ホールド・タイム tHIGH 0.6 － μs

6 再送「開始」条件のセットアップ時間 tSUSTA 0.6 － μs

7 データ・ホールド・タイム tHDDAT 0 Note1)

－ μs

8 データ・セットアップ時間 tSUDAT 100 － ns

9 SDA及び SCL信号の立ち上がり時間 tR 20+0.1Cb 300 ns

10 SDA及び SCL信号の立ち下がり時間 tF 20+0.1Cb 300 ns

11 「停止」条件のセットアップ時間 tSUSTO 0.6 － μs

12 各バス・ラインの容量性負荷 Cb － 400 pF

上記の数値はすべて VIH min及び VIL maxレベルに対応した値です。

Note1) 送信装置は SCLの立ち下がり端の未定義領域を超えるために、(SCL信号の VIH minでの)SDA信号用に

最低 300nsのホールド時間を内部的に提供する必要があります。

上記特性は IC設計上の理論値であり出荷検査による保証は行っておりません。

万が一、問題が発生した場合は、誠意を持って協議し対応いたします。

tB U F

tL O W

tR

tH D S T A

SP

tH D D A T

tF

tH IG H t

S U D A TtS U S T A

S r

tH D S T A

tS U S T O

P

S D A

S C L

23/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

12-4. レジスタ一覧


R/W

IDENT 0x00 DID7 DID6 DID5 DID4 DID3 DID2 DID1 DID0 0x21 R

RXCTRL 0x01 CTRL -*1

FTE2 FTE1 -*1

-*1

PRE2 PRE1 0x00 R/W

RXSTT 0x02 BSY2 BSY1 -*1

-*1

RERR CERR RCV2 RCV1 0x00 R

INTSTT 0x03 -*1

APINT -*1

AGINT RINT CINT RINT2 RINT1 0x00 R/W

INTENB 0x04 PXIEN APIEN -*1

AGIEN RIEN CIEN RIEN2 RIEN1 0x00 R/W

Reserved 0x05

: 0x07

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

AINSEL 0x08 -*1

-*1

-*1

-*1

-*1

-*1

AIN1 SEL1

-*1

0x00 R/W

Reserved 0x09

: 0x0B

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

CLKDIV1L 0x0C CLK DIV7

CLK DIV6

CLK DIV5

CLK DIV4

CLK DIV3

CLK DIV2

CLK DIV1

CLK DIV0

0xE7 R/W

CLKDIV1H 0x0D CLK

DIV15 CLK

DIV14 CLK

DIV13 CLK

DIV12 CLK

DIV11 CLK

DIV10 CLK DIV9

CLK DIV8

0x03 R/W

Reserved 0x0E -*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

PWRCTRL 0x0F -*1

-*1

PWMD1 PWMD0 -*1

OSCSEL TCXEN TCXSEL 0x07 R/W

Reserved 0x10

: 0x11

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

PDCTRL0 0x12 -*1

-*1

-*1

PWM1

EN -*1


Reserved 0x13

: 0x15

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

APGCTRL 0x16 APEN -*1

-*1

-*1

-*1

-*1

APEX1 APEX0 0x00 R/W

APGSTT 0x17 -*1

APSTA2 APSTA1 APSTA0 -*1

-*1

-*1

-*1

0x00 R/W

APGITVL 0x18 APG ITV7

APG ITV6

APG ITV5

APG ITV4

APG ITV3

APG ITV2

APG ITV1

APG ITV0

0x00 R/W

APGITVH 0x19 APG ITV15

APG ITV14

APG ITV13

APG ITV12

APG ITV11

APG ITV10

APG ITV9

APG ITV8

0x00 R/W

APGDURL 0x1A APG

DUR7 APG

DUR6 APG

DUR5 APG

DUR4 APG

DUR3 APG

DUR2 APG

DUR1 APG

DUR0 0x00 R/W

APGDURH 0x1B -*1

-*1

-*1

-*1

APG

DUR11 APG

DUR9 APG

DUR8 APG

DUR7 0x00 R/W

APGMSRL 0x1C APG

MSR7 APG

MSR6 APG

MSR5 APG

MSR4 APG

MSR3 APG

MSR2 APG

MSR1 APG

MSR0 0x00 R/W

APGMSRH 0x1D APGMS

R15 APGMS

R14 APGMS

R13 APGMS

R12 APGMS

R11 APGMS

R10 APGMS

R9 APGMS

R8 0x00 R/W

APGCNT 0x1E APG CNT7

APG CNT6

APG CNT5

APG CNT4

APG CNT3

APG CNT2

APG CNT1

APG CNT0

0x00 R/W

Reserved 0x1F -*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

PWM0PRDL 0x20 PWM0 PRD7

PWM0 PRD6

PWM0 PRD5

PWM0 PRD4

PWM0 PRD3

PWM0 PRD2

PWM0 PRD1

PWM0 PRD0

0x00 R/W

PWM0PRDH 0x21 PWM0 PRD15

PWM0 PRD14

PWM0 PRD13

PWM0 PRD12

PWM0 PRD11

PWM0 PRD10

PWM0 PRD9

PWM0 PRD8

0x00 R/W

PWM0DTYL 0x22 PWM0 DTY7

PWM0 DTY6

PWM0 DTY5

PWM0 DTY4

PWM0 DTY3

PWM0 DTY2

PWM0 DTY1

PWM0 DTY0

0x00 R/W

PWM0DTYH 0x23 PWM0 DTY15

PWM0 DTY14

PWM0 DTY13

PWM0 DTY12

PWM0 DTY11

PWM0 DTY10

PWM0 DTY9

PWM0 DTY8

0x00 R/W

PWM1PHSL 0x24 PWM1 PHS7

PWM1 PHS6

PWM1 PHS5

PWM1 PHS4

PWM1 PHS3

PWM1 PHS2

PWM1 PHS1

PWM1 PHS0

0x00 R/W

PWM1PHSH 0x25 PWM1 PHS15

PWM1 PHS14

PWM1 PHS13

PWM1 PHS12

PWM1 PHS11

PWM1 PHS10

PWM1 PHS9

PWM1 PHS8

0x00 R/W

PWMXPRDL 0x26 PWMX PRD7

PWMX PRD6

PWMX PRD5

PWMX PRD4

PWMX PRD3

PWMX PRD2

PWMX PRD1

PWMX PRD0

0x00 R/W

PWMXPRDH 0x27 PWMX PRD15

PWMX PRD14

PWMX PRD13

PWMX PRD12

PWMX PRD11

PWMX PRD10

PWMX PRD9

PWMX PRD8

0x00 R/W

PWMXDTYL 0x28 PWMX DTY7

PWMX DTY6

PWMX DTY5

PWMX DTY4

PWMX DTY3

PWMX DTY2

PWMX DTY1

PWMX DTY0

0x00 R/W

PWMXDTYH 0x29 PWMX DTY15

PWMX DTY14

PWMX DTY13

PWMX DTY12

PWMX DTY11

PWMX DTY10

PWMX DTY9

PWMX DTY8

0x00 R/W

Reserved 0x2A

: 0x2F

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

PWMGEN0 0x30 P0DLY

D1 P0DLY

D0 P0DLY

C2 P0DLY

C1 P0DLY

C0 P0DLY

B2 P0DLY

B1 P0DLY

B0 0x92 R/W


* 各数字の前の 0xは 16 進数、何もない場合は 10進数を意味する。

24/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004


R/W

PWMGEN1 0x31 P1DLY

D1 P1DLY

D0 P1DLY

C2 P1DLY

C1 P1DLY

C0 P1DLY

B2 P1DLY

B1 P1DLY

B0 0x92 R/W

Reserved 0x32

: 0x3F

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

GPIN 0x40 -*1

-*1

-*1

-*1

PI3 PI2 PI1 PI0 - R

GPOUT 0x41 -*1

-*1

-*1

-*1

PO3 PO2 PO1 PO0 0x00 R/W

GPDIR 0x42 -*1

-*1

-*1

-*1

PD3 PD2 PD1 PD0 0x00 R/W

GPPU 0x43 -*1

-*1

-*1

-*1

PPU3 PPU2 PPU1 PPU0 0x00 R/W

GPPD 0x44 -*1

-*1

-*1

-*1

PPD3 PPD2 PPD1 PPD0 0xFF R/W

Reserved 0x45

: 0x4F

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

RXCNT_1 0x50 -*1

-*1

-*1

RX1 CNT4

RX1 CNT3

RX1 CNT2

RX1 CNT1

RX1 CNT0

0x00 R/W

RXCNT_2 0x51 -*1

-*1

-*1

RX2 CNT4

RX2 CNT3

RX2 CNT2

RX2 CNT1

RX2 CNT0

0x00 R/W



Reserved 0x54

: 0x5F

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

RXDAT_1 0x60

: 0x7F


RXDAT_2 0x80

: 0x9F


FLTPRDL 0xA0 FLT

PRD7 FLT

PRD6 FLT

PRD5 FLT

PRD4 FLT

PRD3 FLT

PRD2 FLT

PRD1 FLT

PRD0 0x00 R/W

FLTPRDH 0xA1 FLT

PRD15 FLT

PRD14 FLT

PRD13 FLT

PRD12 FLT

PRD11 FLT

PRD10 FLT

PRD9 FLT

PRD8 0x00 R/W

Reserved 0xA2

: 0xAF

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1

ANA_STAT 0xB0 -*1

-*1

-*1

TCX_RE

ADY OCP TSD UVLO OVLO 0x02 R

ANA_ERR_ CLR

0xB1 -*1

-*1

-*1

-*1

OCP ERCL

-*1

-*1

-*1

0x00 R/W

Reserved 0xB2

: 0xC3

-*1

-*1

-*1 -

*1 -

*1 -

*1 -

*1 -

*1 - -

*1

ERR_MODE 0xC4 -*1

-*1

-*1

-*1

-*1

-*1

ERR_ SEL

-*1

0x00 R/W

Reserved 0xC5

: 0xFF

-*1

-*1

-*1

-*1

-*1

-*1

-*1

-*1

- -*1


* 各数字の前の 0xは 16 進数、何もない場合は 10進数を意味する。

25/38


TSZ22111 • 15 • 001


TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

特性データ

(参考データ)

Figure 13. ICC1 [mA] vs Temp. [°C]

(TCXOIN CLK = 0kHz )

Figure 14. ICC2 [mA] vs Temp. [°C]

(TCXOIN CLK = 32MHZ )

Figure 15. Output Voltage VLDO33A [V] vs Temp. [°C]

(Output Current = 0mA)

Figure 16. Output Voltage VLDO33A [V] vs

Output current [mA] (Temp. = 25°C)

1.40

1.60

1.80

2.00

2.20

2.40

-20 0 20 40 60 80

Temp [℃]

Inp

ut C

urr

en

t Ic

c [m

A]

12.0

13.0

14.0

15.0

16.0

-20 0 20 40 60 80

Temp [℃]

Inp

ut C

urr

en

t Ic

c [m

A]

3.00

3.10

3.20

3.30

3.40

3.50

3.60

-20 0 20 40 60 80

Temp. [℃]

Ou

tpu

t V

olta

ge

VL

DO

33

A [V

]

3.00

3.10

3.20

3.30

3.40

3.50

3.60

0 10 20 30 40

Output Current [mA]

Ou

tpu

t V

olta

ge

VL

DO

33

A [V

]

26/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

19V

VIN

LDO33B

TCXOEN

ADPV

5V

3.3V

LDO33A

3.3V

LSIDE1

・・・・・・

・・・・・・・・・

・・・

Analog Ping100 usec

Digital Ping70msecMin = 1msec

・・・

・・・・・・

・・・

特性データ－続き

(参考データ)

Figure 17-1. System Efficiency [%] vs Rx Output Power [W]

(Rx=BD57011GWL,Vout=5V)

Figure 17-2. System Efficiency [%] vs Rx Output Power [W]

(Rx=BD57015GWL,Vout=10V)

タイミングチャート

Figure 18. 起動シーケンス

0

10

20

30

40

50

60

70

80

0.0 1.0 2.0 3.0 4.0 5.0

Rx Output Power [W]

Syste

m E

ffic

ien

cy [%

]

0

10

20

30

40

50

60

70

80

90

0.0 2.0 4.0 6.0 8.0 10.0

Rx Output Power [W]

Syste

m E

ffic

ien

cy [%

]

27/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

応用回路例

1) 推奨回路図

CV33B

CV33A

3.3V

3.3VB

GND

TCXOIN

RTCXOUT

OSC

GND GND

ROSC

TG_GPIO0

TG_GPIO1

TG_GPIO2

GNDCVIN1

5V

CDC2CDC1LED4

RLED4

GNDGND GND

RS2

RS1

RSIN+

RSIN-CSIN

OUTREF

IN-

IN+V+

GND

3.3V

PGND

PGND

CPA2

CSOUTPGND

GND

RTVIN RVIN1

RVIN2

M9

U4INA199A1

RSOUT

M1 CADP4CADP3

PGNDPGND

PGNDGND

RTVQ RVQ1

RGPD

CQOUT2CQOUT1

RQOUT1

RQOUT2

GNDGND

VADPV

GNDADPV

COM-CH

GND GND

PW

RP

ATH

_EN

_GP

O

RPPEN

M2

RPPH

RPPG

SLD

O_E

N_G

PO

M6

RGPU

M7

DVQ

RVQ2

M3

RQPD

RDCH

M8 DCHCTRL

GND GND

GND

RQIN1 RQIN2

M5

DTVIN

MONI0_PA0

MO

NI1

-PA

1

1

2

3

4

5

6

7

8

9

10

OVPIN

LDO33B

LDO33A

VDD

TCXOEN

TCXOIN

TCXOOUT

GPIO0

GPIO1

GPIO2

GP

IO3

REFG

ND

AD

PV

AD

PI

MO

NI1

MO

NI0

VIN

VIN

OV

PO

UT

AD

D

BO

OT1

40 39 38 37 36 35 34 33 32 31

30

28

29

27

26

24

25

23

22

21

SW1

HSIDE1

LSIDE1

PGND

LSIDE2

HSIDE2

SW2

BOOT2

TEST

COIL_IN

GNDCBOOT1

RH1

RHD1

RL1

RLD1

MOS_H1

MOS_L1

PGNDLSIDE2

HSIDE2

CBOOT2

GND

LSIDE2

HSIDE2RH2

RHD2

RL2

RLD2

LTX1

LTX2

MOS_H2

MOS_L2

CS1

CS2

CS3

CCOILV

RVDL2

M10

PGND

RCOILIN_CPO

RVDH

RVDL

PGND

3.3V

CCLMP

RCLMP

IN+

VSS

IN-

VDD

OUT

5V

CPA

3.3V

RREFH

RREFL1

RREFL2

M4

GND

GND

VD

DIO

CLKIN

CLKSET

FSKIN

SC

L

SD

A

INTB

RESETB

AG

ND

11 12 13 14 15 16 17 18 19 20

1

2

3

4

5

6

7

8

TEST

PD1

PB0

NC4

PB1

PB2

PB3

PA2

TESTF

PD

2

PC

3

PD

3

PD

4

PC

2

PD

5

PA

1

9 10 11 12 13 14 15 16

24

23

22

20

21

19

18

17

PB7

PC7

VDD

VSS

NC20

PB6

PB5

PB4

RESET_N

PD

0

PC

0

PC

4

PC

5

PC

1

PC

6

PA

0

32 31 30 29 28 27 26 25

RESET_N

TEST

GNDPGND

JP6

JP5

GND

R8 RCOILIN_GPO

GND

C4

VPP

COSC1 COSC2

TG_GPIO3 GND

MO

NI0

_PA

0

GNDCAIN0D

CH

CTR

L

RLED3

LED3

3.3VB

3.3V

RSCL

RSDA

GND

CSCL

CSDA

3.3VB

PWRPATH_EN_GPO

MONI1-PA1

CAIN1GND

SLD

O_E

N_G

PO

RLED2

LED2

RLED1

LED1

GND

C8

C2

GND GND

GNDGND

GND

CADP2CADP1

U1BD57020MWV

U2ML610Q772

U3BU7241G

1

2

3 4

5

6

1

2

3 4

5

RX-D

For Debugger

* Thermal Pad is connected to the GND.

RVIN3

GND

ソフトウェアの変更にともない、上記の応用回路図が変更になる可能性があります。

Figure 19. 代表的な応用回路図

2) 部品表

Parts Name Recommended Value Unit Recommended Part Maker Number

Tx Coil

LTX 24 µH 760 308 110 Würth 1

IC

U1 - - BD57020MWV ROHM 1

U2 - - ML610Q772 LAPIS 1

U3 - - BU7241G ROHM 1

U4 - - INA199A1 TI 1

OSC 32 MHz NX3225GA NDK 1

FET/Tr

MOS_H2, MOS_L2 10 A RQ3E100GN ROHM 2

MOS_H1, MOS_L1, M7 10 A RQ3E100GN ROHM 3

M1 -7 A RQ1E070RP ROHM 1

M2, M4, M6, M8, M10 0.2 A RUE002N02 ROHM 5

M3, M5, M9 2 A RUR020N02 ROHM 3

Diode/LED

DVQ 6.8 V EDZTE616.8B ROHM 1

DTVIN 6.2 V EDZTE616.2B ROHM 1

LED1, LED2, LED3, LED4 VF<2.0V - SML-P11MT ROHM 4

28/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004


Coil/Trans

COM_CH - ohm

- SHORT

Capacitor

CADP1 0.1u µF - MURATA 1

CADP2 10 µF - MURATA 1



CS1 0.033 µF GRM32D7U2E333JW31 MURATA 1



CVIN1 1 µF - MURATA 1

CBOOT1, CBOOT2 0.22 µF - MURATA 1

CDC1, CDC2 10 µF - MURATA 2

CV33B 1 µF - MURATA 1

CV33A 1 µF - MURATA 1

CSCL 10 pF - MURATA 1

CSDA - F - - OPEN

CAIN0 0.1 µF - MURATA 1

CAIN1 0.01 µF - MURATA 1

CCOILV 1000 pF GRM21A7U2E102JW31 MURATA 1

CCLMP - F - - OPEN

CPA 0.01 µF - MURATA 1

CPA2 0.01 µF - MURATA 1

CSIN 0.1 µF - MURATA 1

CSOUT - F - - OPEN

CQOUT1 47 µF - MURATA 1

CQOUT2 1 µF - MURATA 1

COSC1, COSC2 - F - - OPEN

C2 1 µF - MURATA 1

C4 4700 pF - MURATA 1

C8 2200 pF - MURATA 1

Resistor

RS1, RS2 100 mΩ UCR18PVHXFLR100 ROHM 2

RTCXOUT 1 MΩ - ROHM 1

RH1, RH2 20 Ω - ROHM 2

RHD1, RHD2 2 MΩ - ROHM 2

RL1, RL2 20 Ω - ROHM 2

RLD1, RLD2 - Ω - - OPEN

RTVIN 100 kΩ - ROHM 1

RVIN1, RVIN2, RVIN3 680 Ω - ROHM 3

RDCH 1 kΩ - ROHM 1

RSCL 1.5 kΩ - ROHM 1

RSDA 3.3 kΩ - ROHM 1

RLED1, RLED2, RLED3 1.5 kΩ - ROHM 3

RLED4 3 kΩ - ROHM 1

RPPH 100 kΩ - ROHM 1

RPPEN 100 kΩ - ROHM 1

RPPG 100 kΩ - ROHM 1

RTVQ 100 kΩ - ROHM 1

RVQ1, RVQ2 47 Ω - ROHM 2

RQPD 100 kΩ - ROHM 1

RGPD 100 kΩ - ROHM 1

29/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004


RGPU 10 kΩ - ROHM 1

RQIN1, RQIN2 12 Ω - ROHM 2

RQOUT1 2 kΩ - ROHM 1

RQOUT2 200 kΩ - ROHM 1

RREFH 100 kΩ - ROHM 1

RREFL1 1 MΩ - ROHM 1

RREFL2 4.7 kΩ - ROHM 1

ROSC - Ω - - SHORT

RVDH 33 kΩ MCR10EZHF333 ROHM 1

RVDL 6.2 kΩ - ROHM 1

RVDL2 6.2 kΩ - ROHM 1

RCLMP - Ω - - OPEN

RSIN- 1 Ω - ROHM 1

RSIN+ 1 Ω - ROHM 1

RSOUT 1 kΩ - ROHM 1

R8 36 kΩ - ROHM 1

3) 外付け部品推奨範囲

部品名部品名推奨範囲単位

BOOT1 (2) 端子接続容量 CBOOT1, CBOOT2 0.1~0.47 µF

LDO33A (B) 端子接続容量 CV33A, CV33B 0.47~2.0 µF

L Side FETゲート抵抗 RL1, RL2 1.0~30 Ω

H Side FETゲート抵抗 RH1, RH2 1.0~30 Ω

入力電流センス抵抗 RS 30~100 mΩ

上記動作条件に関しては、IC 単品での定数です。実際のセットでの定数設定に際しては、十分に注意してください。

30/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

熱損失について

(UQFN040V5050 パッケージ)

実際の動作条件における許容損失を留意して、十分マージンを確保した熱設計での使用をお願いします。

*74.2 mm x 74.2 mm x 1.6 mm 4 層ガラスエポキシ基板実装時

(表裏層放熱銅箔:4.5 mm x 4.5 mm, 2,3層放熱銅箔:74.2 mm x 74.2 mm)

Figure 20. 許容損失カーブ

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

0 25 50 75 100 125 150

AMBIENT TEMPERATURE : Ta [°C]

PO

WE

R D

ISS

IPA

TIO

N :

Pd [

W]

3.26W

31/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

入出力等価回路図

VIN, OVPOUT端子

OVPOUT

VIN

BOOT1, HSIDE1, SW1, LSIDE1, PGND 端子

(BOOT2, HSIDE2, SW2, LSIDE2)

OVPOUT

BOOT1 (2)

HSIDE1 (2)

SW1 (2)

LSIDE1 (2)

PGND

OVPIN, LDO33A (LDO33B) 端子

LDO33A(B)

OVPIN

VDD, TCXOIN, TCXOOUT端子

VDD

TCXOIN

TCXOOUT

VDD

VDD

VDD

TCXOEN 端子

VDD

TCXOEN

VDDIO,

FSKIN (CLKSET, CLKIN, ADDR, TEST) 端子

CLKINCLKSET

FSKINADDRTEST

VDDIO

VDDIO

32/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

GPIO0 (GPIO1, 2, 3) 端子

GPIO0GPIO1GPIO2GPIO3

VDD

VDD

VDD

VDD

SCL 端子

VDDIO

SCL

SDA端子

VDDIO

SDA

INTB端子

INTB

MONI0 端子

VDD

MONI0

RESETB端子

RESETB

VDDVDD

COIL_IN端子

COIL_IN

ADPV, ADPI端子

ADPI

ADPV

MONI1 端子

MONI1

33/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSIが破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSIの電源端子

間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジ

タル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは

分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してくださ

い。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ

使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定

数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を

含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、

パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で

1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グ

ラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC本来の性質を悪化させることにつな

がります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔

面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保

証されるものです。

7. ラッシュカレントについて

IC内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カ

ップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、ICにストレスがかかる恐れが

あるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の

際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電

源を OFFにしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊す

る恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても

破壊の恐れがあります。

34/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

使用上の注意 ― 続き

11. 未使用の入力端子の処理について

CMOSトランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になり

ます。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流

れます。また論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうた

われていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 ICはモノリシック ICであり、各素子間に素子分離のための P+アイソレーションと、P基板を有しています。

この P層と各素子の N層とで P-N接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND＞(端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N接合が寄生ダイオード

として動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N層に

よって寄生の NPNトランジスタが動作します。

ICの構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引

き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P基板)より低い電圧を印

加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電

源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデン

サに電荷がチャージされた状態で、電源端子が GNDにショートされた場合などです。また、電源端子直列に逆流防

止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。

Figure 21. モノリシック IC構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度など

による容量の変化を考慮の上定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASOを超えないよう設定してください。

15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一

許容損失を超えた状態が継続すると、チップ温度 Tj が上昇し温度保護回路が動作し出力パワー素子が OFF します。

その後チップ温度 Tj が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での

動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止します

が、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応

するものではありません。

N NP

+ P

N NP

+

P基板

寄生素子GND

寄生素子

端子A

端子A

抵抗

NP

+

N NP

+N P

P基板

GND GND

端子B 端子B

B C

E

寄生素子

GND近傍する

他の素子寄生素子

CB

E

トランジスタ (NPN)

35/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

発注形名情報

B D 5 7 0 2 0 M W V - E 2

品名

パッケージ MWV: UQFN040V5050

包装、フォーミング仕様 E2: リール状エンボステーピング

標印図

UQFN040V5050 (TOP VIEW)

D 5 7 0 2 0

Part Number Marking

LOT Number

1PIN MARK

36/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

外形寸法図と包装・フォーミング仕様

Package Name UQFN040V5050

37/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

改訂履歴

日付版変更内容

2015.7.27 001 新規作成

2015.8.10 002

P1 Figure2. 不要線削除

P25 Figure19. 回路図修正

P25~27 部品表部品表修正 P27 外付け部品推奨範囲誤字修正

2016.3.25 003

p.1 Figure 1 基本アプリケーション回路定数削除 p.3~4 電気的特性単位フォント変更

p.7 1. プリドライバブロック文書変更単位フォント変更 p.11 (4) APGDUR 単位フォント変更

p.12 (5) APGMSR 単位フォント変更

p.13 (1) RXCTRL 文書変更

P13 (3) CLKDIV 単位フォント変更 p.14 (4) FLTPRD 単位フォント変更 p.15 8. Low Drop OUT (LDO)ブロック文書変更 p.17 External OCP 動作について単位フォント変更文書追記 p.24 特性データデータ名変更 Figure 17. → Figure 17-1. p.24 特性データ効率データ追加 Figure 17-2.

p.25 1) 推奨回路図回路図変更 p.25~27 2) 部品表変更 p.27 3) 外付け部品推奨範囲単位フォント変更

2017.02.06 004

P1 概要、特長「Low Power、Medium Power」を「Baseline Power Profile (BPP)、Extended Power Profile (EPP)」に変更 P1 パッケージ表記追記 P3 電気的特性デットタイム内容変更 (125->200)

P9 (6) PWRCTRL Bit説明追加

P9 3.FSK 誤記訂正

P10 (3) PDCTRL 説明追加 P13 (1) RXCTRL Bit説明追加 P15 (7) RXCNT_X レジスタ説明追加 P15 (8) RXDAT_1, (9) RXDAT_2 レジスタ表記追加

P16 (1) AINSEL 表記変更

P16,17 9. 汎用端子(GPIO)について Bit説明追加

38/38

BD57020MWV


TSZ22111 • 15 • 001

Datasheet

TSZ02201-0F2F0AK00130-1-1

2017.02.06 Rev.004

日付版変更内容

2017.02.06 004

P17 10. IDについて説明追加

P18 11. 保護回路 (1), (2)のレジスタ説明追加

P23, 24 12-4 レジスタ一覧一部追加

Notice-PGA-J Rev.003

© 2015 ROHM Co., Ltd. All rights reserved.

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を

意図して設計・製造されております。したがいまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、

身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器(Note 1)

、輸送機器、

交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特

定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致し

ます。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生

じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本 USA EU 中国

CLASSⅢ CLASSⅢ

CLASSⅡb Ⅲ類

CLASSⅣ CLASSⅢ

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合で

あっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において

次の例に示すようなフェールセーフ設計など安全対策をお願い致します。

①保護回路及び保護装置を設けてシステムとしての安全性を確保する。

②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。

3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するよう

な特殊環境での使用を配慮した設計はなされておりません。したがいまして、下記のような特殊環境での本製品のご使

用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれ

まして十分に性能、信頼性等をご確認ください。

①水・油・薬液・有機溶剤等の液体中でのご使用

②直射日光・屋外暴露、塵埃中でのご使用

③潮風、Cl2、H2S、NH3、SO2、NO2 等の腐食性ガスの多い場所でのご使用

④静電気や電磁波の強い環境でのご使用

⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。

⑥本製品を樹脂等で封止、コーティングしてのご使用。

⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に

行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。

⑧本製品が結露するような場所でのご使用。

4. 本製品は耐放射線設計はなされておりません。

5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に

実装された状態での評価及び確認をお願い致します。

6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ず

その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、

本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。

7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度

測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。

8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。

9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは

一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能

又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。

2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせて頂きます。なお、表

面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。

その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書を

ご確認ください。

Notice-PGA-J Rev.003

© 2015 ROHM Co., Ltd. All rights reserved.

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品の

バラツキ等を考慮して十分なマージンをみて決定してください。

2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、

実際に使用する機器での動作を保証するものではありません。したがいまして、お客様の機器の設計において、回路や

その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って

ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、

保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾

燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物から

の隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります

のでこのような環境及び条件での保管は避けてください。

①潮風、Cl2、H2S、NH3、SO2、NO2等の腐食性ガスの多い場所での保管

②推奨温度、湿度以外での保管

③直射日光や結露する場所での保管

④強い静電気が発生している場所での保管

2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性が

あります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。

3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が

遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する

危険があります。

4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用

ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに２次元バーコードが印字されていますが、２次元バーコードはロームの社内管理

のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームに

お問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関

する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。

2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して

生じた紛争に関して、何ら義務を負うものではありません。

3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権そ

の他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通

常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。

2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。

3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で

使用しないでください。

4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標

です。

DatasheetDatasheet

Notice – WE Rev.001© 2015 ROHM Co., Ltd. All rights reserved.

一般的な注意事項 1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載

される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切

その責任を負いませんのでご注意願います。

2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び

ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。

3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された

情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

Documents

BD57020MWV : パワーマネジメント...WPC Qi 規格Ver.1.2 BPP / EPP (Baseline Power Profile / Extended Power Profile)に基づ くアプリケーションに 対応します。

BD57020MWV : パワーマネジメント...WPC Qi 規格Ver.1.2 BPP / EPP (Baseline Power Profile / Extended Power Profile)に基づくアプリケーションに対応します。