Capítulo 5El procesador

Félix García CarballeiraJesús Carretero Pérez

José Daniel Sánchez GarcíaDavid Expósito Singh

© Ediciones Paraninfo 1

© Ediciones Paraninfo 2

Figura 5.1: Componentes básicos de un computador

© Ediciones Paraninfo 3

Figura 5.2: Estructura de un procesador elemental

© Ediciones Paraninfo 4

Figura 5.3: Esquema de un registro y señales necesarias para su utilización

© Ediciones Paraninfo 5

Figura 5.4: Estructura de una ALU y su conexión al banco de registros

© Ediciones Paraninfo 6

Figura 5.5: Buffer triestado y tabla de funcionamiento

© Ediciones Paraninfo 7

Figura 5.6: Cronograma de acceso a la memoria del procesador de la Figura 5.2

© Ediciones Paraninfo 8

Figura 5.7: Camino de datos para la ejecución de la microoperación MAR PC

© Ediciones Paraninfo 9

Figura 5.8: Señales de control a activar para la ejecución de la operación elemental MAR PC. El resto de señales permanecen inactivas

© Ediciones Paraninfo 10

Figura 5.9: Ciclo de instrucción con tratamiento de interrupciones

© Ediciones Paraninfo 11

Figura 5.10: Interrupciones vectorizadas

© Ediciones Paraninfo 12

Figura 5.11: Entradas y salidas de la unidad de control

© Ediciones Paraninfo 13

Figura 5.12: Esquema del computador que ejecuta las instrucciones add, lw, sw y bz

© Ediciones Paraninfo 14

Figura 5.13: Máquina de estados correspondiente al procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz

© Ediciones Paraninfo 15

Figura 5.14: Ejemplo de circuito que implementa la unidad de control para las instrucciones add, lw, sw y bz

© Ediciones Paraninfo 16

Figura 5.15: Formato de microinstrucción y microprogramas para el procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz

© Ediciones Paraninfo 17

Figura 5.16: Esquema de una unidad de control microprogramada

© Ediciones Paraninfo 18

Figura 5.17: Ejemplo de unidad de control microprogramada con secuenciamiento implícito para el procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz

© Ediciones Paraninfo 19

Figura 5.18: Esquema del procesador de los Problemas 5.4 y 5.5

© Ediciones Paraninfo 20

Figura 5.19: Formato de instrucciones del Problema 5.6

© Ediciones Paraninfo 21

Figura 5.20: Formato instrucciones del Problema 5.7

© Ediciones Paraninfo 22

Figura 5.21: Contenido de la memoria del ejercicio 5.7

© Ediciones Paraninfo 23

Figura 5.22: Esquema de unidad de control microprogramada del Problema 5.8

© Ediciones Paraninfo 24

Figura 5.23: Esquema de la unidad de control microprogramada del Problema 5.10

© Ediciones Paraninfo 25

Figura 5.24: Esquema de la CPU del problema propuesto 5.2

© Ediciones Paraninfo 26

Figura 5.25: Esquema de la CPU del problema propuesto 5.3

© Ediciones Paraninfo 27

Figura 5.26: Esquema del procesador de los Problemas 5.4 y 5.5