Capitulo Vi - Analisis y Sintesis de Circuitos Secuenciales Sincronos

7/21/2019 Capitulo Vi - Analisis y Sintesis de Circuitos Secuenciales Sincronos

http://slidepdf.com/reader/full/capitulo-vi-analisis-y-sintesis-de-circuitos-secuenciales-sincronos 1/72

Sistemas Digitales Sistemas Digitales Jorge Gianotti H.Jorge Gianotti H. 1

ANALISIS Y SINTESIS DE CIRCUITOS ANALISIS Y SINTESIS DE CIRCUITOS

SECUENCIALES SINCRONOSSECUENCIALES SINCRONOS

Profesor Jorge Gianotti HidalgoProfesor Jorge Gianotti Hidalgo

Departamento de Ingenier Departamento de Ingenier í í a El a El ééctricactricaUniversidad de AntofagastaUniversidad de Antofagasta

2007 2007




•• Un circuito secuencial general contiene:Un circuito secuencial general contiene: LLóógica combinacional y biestables.gica combinacional y biestables.

•• Los biestables:Los biestables:

•• Son elementos deSon elementos de memoriamemoria que almacenan laque almacenan la “ “historiahistoria” ”del circuito.del circuito.

•• Los valores almacenados en los biestables constituyen elLos valores almacenados en los biestables constituyen el

estado del circuitoestado del circuito (salidas Q de los flip(salidas Q de los flip--flops).flops).

Circuito Secuencial GeneralCircuito Secuencial General




LLóógicagica

CombinacionalCombinacional

MEMORIAMEMORIA

((biestables biestables ))

EntradasEntradas SalidasSalidasx xi i z zi i

Variables de Variables deEstado deEstado deExcitaciExcitacióónn

Variables de Estado Variables de EstadoSecundariaSecundaria

y yi i Y Yi i

Cualquier circuito secuencial se puede asimilar al esquema:Cualquier circuito secuencial se puede asimilar al esquema:




•• La lLa lóógica combinacional del circuito secuencial general,gica combinacional del circuito secuencial general, entrega lasentrega lassalidas del circuito (salidas del circuito (z zi i) y las variables de excitaci) y las variables de excitacióónn (variables de(variables deestado) que son las entradas a los biestables de la memoria (estado) que son las entradas a los biestables de la memoria (Y Yi i).).

•• Las variables de estado secundaria de la memoria (Las variables de estado secundaria de la memoria (y yi i) almacenan el) almacenan el

estado actual del circuito.estado actual del circuito.

•• El estado actual en la memoria estEl estado actual en la memoria estáá representado por el valor querepresentado por el valor queasumen las salidasasumen las salidas QQii de los flip flops y se asume binaria (1 o 0).de los flip flops y se asume binaria (1 o 0).

•• LasLas variables de excitacivariables de excitacióón (n (Y Yi i)) corresponden a los estados siguientescorresponden a los estados siguientesde circuito secuencial.de circuito secuencial.

•• Los circuitos secuenciales tienen unLos circuitos secuenciales tienen un nnúúmero finitomero finito de estados posibles:de estados posibles:

concon nn biestables son posiblesbiestables son posibles 22nn estados.estados.

•• Los circuitos secuenciales tambiLos circuitos secuenciales tambiéén se conocen como:n se conocen como:

•• MMááquinas de Estados (ME), oquinas de Estados (ME), o

•• MMááquinas de Estados Finitos (MEF).quinas de Estados Finitos (MEF).




LLóógicagica

CombinacionalCombinacional

MEMORIAMEMORIA

((biestables biestables ))Pulsos de RelojPulsos de Reloj

EntradasEntradas x xi i z zi i

Variables de Variables deEstado deEstado deExcitaciExcitacióónn

Variables de Variables deEstado deEstado deSecundariaSecundaria

y yi i Y Yi i

MMááquina de Estadoquina de Estado SSí í ncronancrona

•• Los biestables estLos biestables estáán sincronizados por pulsos de reloj (n sincronizados por pulsos de reloj (clock clock ))


http://slidepdf.com/reader/full/capitulo-vi-analisis-y-sintesis-de-circuitos-secuenciales-sincronos 6/72Sistemas Digitales Sistemas Digitales Jorge Gianotti H.Jorge Gianotti H. 6

Circuitos Secuenciales SCircuitos Secuenciales Sí í ncronosncronos

Los circuitos sLos circuitos sí í ncronos son :ncronos son :

•• mmáás f s f ááciles de diseciles de diseññar.ar.

•• mmáás seguros de funcionamiento.s seguros de funcionamiento.

En un circuito sEn un circuito sí í ncrono :ncrono :

Todos los cambios de estado de los biestables se deben a losTodos los cambios de estado de los biestables se deben a losniveles presentes justo antes del flanco activo y ocurren justoniveles presentes justo antes del flanco activo y ocurren justodespudespuéés del flanco activo.s del flanco activo.

Por lo tanto, su estado permanecePor lo tanto, su estado permanececonstante en cada ciclo de relojconstante en cada ciclo de reloj






Modelos de circuitos secuenciales sModelos de circuitos secuenciales sí í ncronosncronos

Modelo de MModelo de Mááquina dequina de MealyMealy

Flip

Flops

Salida

Lógica

Combinacional

Estado Siguiente

Lógica

Combinacional

Entradas Salidas

En el modelo deEn el modelo de MealyMealy de un circuito secuencial, lasde un circuito secuencial, las salidassalidas

son funciones de lasson funciones de las

entradasentradas

y dely del

estado actual.estado actual.




EjemploEjemplo

Determinar la respuesta de salida del circuito secuencial definiDeterminar la respuesta de salida del circuito secuencial definidodoen la siguiente figura con la secuencia de entradaen la siguiente figura con la secuencia de entrada X = 011010X = 011010

A

B C

1/1

0/0

0/1

1/0

0/0

1/0

X/Z

Estado Entrada

Presente X=0 X=1

A B,1 C,0

B B,0 A,1

C A,0 C,0

Estado siguiente/SalidaEstado siguiente/Salida




Comportamiento de la secuencia del circuito secuencial:Comportamiento de la secuencia del circuito secuencial:

TIEMPO 0 1 2 3 4 5

ESTADO ACTUAL A B A C A C A

ENTRADA 0 1 1 0 1 0

SALIDA 1 1 0 0 0 0

ESTADO SIGUIENTE B A C A C A

ClockState

Input x

Output z

0 1

A C

T0 T1 T2 T3 T4 T5

A B C A A

1 0 1 0

01 01 0 0

Diagrama de tiempos del modeloDiagrama de tiempos del modelo MealyMealy




Modelos de circuitos secuenciales sModelos de circuitos secuenciales sí í ncronosncronosModelo de MModelo de Mááquina de Moorequina de Moore

Flip

Flops

Salida

Lógica

Combinacional

Estado Siguiente

Lógica

Combinacional

Entradas Salidas

En el modelo deEn el modelo de MooreMoore de un circuito secuencial, lasde un circuito secuencial, las salidassalidasson funciones sson funciones sóólolo deldel estado actual.estado actual.




Modelos de circuitos secuenciales sModelos de circuitos secuenciales sí í ncronosncronos

EjemploEjemplo

Determinar la respuesta de salida del circuito secuencial definiDeterminar la respuesta de salida del circuito secuencial definidodo

en la siguiente figura con la secuencia de entradaen la siguiente figura con la secuencia de entrada X = 011010X = 011010

Y/0

W/0 X/1

0

1

0

0

1

1

Estado Entrada

Presente X=0 X=1

W Y X

X X Y

Y X W

SalidaSalida

00

1100




Comportamiento de la secuencia del circuito secuencial:Comportamiento de la secuencia del circuito secuencial:

TIEMPO 0 1 2 3 4 5

ESTADO ACTUAL W Y W X X Y X

ENTRADA 0 1 1 0 1 0

SALIDA 0 0 0 1 1 0

ESTADO SIGUIENTE B A C A C A

ClockState

Input x

Output z

0 1

A C

T0 T1 T2 T3 T4 T5

A B C A A

1 0 1 0

01 01 0 0

Diagrama de tiempos del modelo MooreDiagrama de tiempos del modelo Moore




Ejemplo: Diagramas de Estado para la Secuencia 101

Q0

Q1

Q2

0/0

0/0

1/0

1/1

1/0

0/0

Q0

Q1/0

Q2/0

Q3/1

/0

0

1

0

10

1

1

0

DiagramaDiagrama MealyMealy

Diagrama MooreDiagrama Moore




Tablas de Estado para la Secuencia 101

Tabla deTabla de MealyMealy Tabla de MooreTabla de Moore

Estado

Presente

Entrada

X=0 X=1

Salida

Z

Q0

Q0

Q1

0

Q1 Q2 Q1 0

Q2 Q0 Q3 0

Q3 Q2 Q1 1

Estado

Presente

Qv

Estado

Siguiente

Entradas

X=0 X=1

Q0 Q0,0 Q1,0

Q1 Q2,0 Q1,0

Q2 Q0,0 Q1,1

Qv+1,Z Qv+1,Z




SSí í ntesis de Circuitos Secuenciales Modalidad Relojntesis de Circuitos Secuenciales Modalidad Reloj En la modalidad reloj, los cambios de estado estEn la modalidad reloj, los cambios de estado estáán regidos por lan regidos por la

acciaccióón de un pulso de reloj aplicado a los flip flops que conforman ln de un pulso de reloj aplicado a los flip flops que conforman laamemoria.memoria.

El procedimiento que rige el diseEl procedimiento que rige el diseñño de mo de mááquinas secuenciales sequinas secuenciales sedescribe mediante el siguiente diagrama de etapas:describe mediante el siguiente diagrama de etapas:

Diagrama deestados

Tabla deestados

Tabla mínimade estados

Tabla detransición

Ecuación deentrada a memoria

Circuito

Asignación de estado

DescripciónFuncional




Ejemplo para diseEjemplo para diseññar el diagrama de estado y la tabla de estados de unar el diagrama de estado y la tabla de estados de unproblema de planteo.problema de planteo.

Ejemplo:Ejemplo:

DiseDiseññar un circuito secuencial sar un circuito secuencial sí í ncrono en la modalidad de reloj, quencrono en la modalidad de reloj, quedetecte la secuencia de tres unos consecutivos que ingresan a trdetecte la secuencia de tres unos consecutivos que ingresan a travavéés des dela lla lí í nea de entrada X. Cuando tal situacinea de entrada X. Cuando tal situacióón se presenta, la ln se presenta, la lí í nea de salidanea de salidadel circuito, Z, debe ir a estado ldel circuito, Z, debe ir a estado lóógicogico “ “11” ” y permanecery permaneceráá en ese estadoen ese estado

indefinidamente cualquiera sea la seindefinidamente cualquiera sea la seññal de entrada que se ingrese. Cadaal de entrada que se ingrese. Cadabit de entradabit de entrada “ “00” ” oo “ “11” ” estarestaráá sincronizado por un pulso de reloj.sincronizado por un pulso de reloj.

DetectorDetectordedeSecuenciaSecuencia

Entrada XEntrada X Salida ZSalida Z

Pulsos de RelojPulsos de Reloj




Diagrama de EstadosDiagrama de Estados

1.1. Considerando el caso en que ingresen los tres unos seguidos.Considerando el caso en que ingresen los tres unos seguidos.

1/0 1/11/0

0/01/0

q0 q1 q2 q3

2.2. Considerando todas las posibles combinaciones de entradasConsiderando todas las posibles combinaciones de entradas

1/0 1/11/0

0/01/0

q0 q1 q2 q3

q4

0/0

0/0

1/0

0/0




Tabla de EstadosTabla de EstadosDe acuerdo al diagrama de todas las posibles combinaciones.De acuerdo al diagrama de todas las posibles combinaciones.

qqvv

xxvv

00 11

qq00 qq44,0,0 qq11,0,0

qq11 qq44,0,0 qq22,0,0

qq22 qq44,0,0 qq33,1,1

qq33 qq33,0,0 qq33,0,0

qq44 qq44,0,0 qq11,0,0

qqvv+1+1,z,z qqvv+1+1,z,z

Se aprecia que el estado qSe aprecia que el estado q44 puede ser reemplazado por qpuede ser reemplazado por q00..




RELACIONES DE EQUIVALENCIASRELACIONES DE EQUIVALENCIAS•• Para reducir una Tabla de Estados y conseguir una tablaPara reducir una Tabla de Estados y conseguir una tabla óóptima enptima en

estados con la menor cantidad de estados, es necesario determinaestados con la menor cantidad de estados, es necesario determinar ar apartir de la tabla inicial de estados, los estados que resultenpartir de la tabla inicial de estados, los estados que resulten serserequivalentes. Esto significa que algunos estados pueden considerequivalentes. Esto significa que algunos estados pueden considerarsearsebajo condiciones de ser equivalentes siempre y cuando no sea posbajo condiciones de ser equivalentes siempre y cuando no sea posibleibledistinguir su funcionalidad entre ellos.distinguir su funcionalidad entre ellos.

•• Ser equivalentes se puede simbolizar como el hecho que esos estaSer equivalentes se puede simbolizar como el hecho que esos estadosdospresentan iguales estados siguientes y valores de salida para lapresentan iguales estados siguientes y valores de salida para lassmismas condiciones de entrada.mismas condiciones de entrada.

••

De igual manera existen circuitos equivalentes, ya que bajo iguaDe igual manera existen circuitos equivalentes, ya que bajo igua

lesles

condiciones de entrada entregan las mismas salidas.condiciones de entrada entregan las mismas salidas.




Estados Equivalentes y CircuitosEstados Equivalentes y Circuitos

•• Si las salidas y los estados siguientes se especifican para cadaSi las salidas y los estados siguientes se especifican para cadacombinacicombinacióón de entradas y estados presentes, los circuitos se clasificann de entradas y estados presentes, los circuitos se clasificancomo completamente especificados.como completamente especificados.

•• La funciLa funcióón del estado siguiente se denota por el sn del estado siguiente se denota por el sí í mbolombolo δδ, mientras que, mientras que

la funcila funcióón de salida lo sern de salida lo seráá por el spor el sí í mbolombolo λλ

λλ(q(q22,3) = 0 indica que la salida del estado q,3) = 0 indica que la salida del estado q

22para la entrada 3, es 0.para la entrada 3, es 0.

δδ(q(q22,3) = q,3) = q44 indica que el estado siguiente de qindica que el estado siguiente de q22 para la entrada 3, es qpara la entrada 3, es q44




Ejemplo:Ejemplo:

Considere un circuito el cual es sometido a una serie de entradaConsidere un circuito el cual es sometido a una serie de entradas dadass dadaspor los npor los núúmerosmeros 00--22--33--00--00--11. Determinar los valores de salida en. Determinar los valores de salida en

respuesta a esta secuencia de entrada, como tambirespuesta a esta secuencia de entrada, como tambiéén, la secuencia deln, la secuencia delsiguiente estado a partir del estado inicialsiguiente estado a partir del estado inicial qq11. La tabla de estados t. La tabla de estados tí í picapicadel circuito es la siguiente:del circuito es la siguiente:

qvX

0 1 2 3

q1 q3,0 q1 ,0 q2 ,0 q2 ,0

q2 q3 ,0 q3 ,0 q4 ,0 q4 ,0q3 q3 ,0 q1,1 q1,2 q1 ,0

q4 q4 ,0 q4 ,0 q2 ,0 q2 ,0

qv+1,z




SoluciSolucióón:n:

La secuencia de valores de salida (z) y estados siguientes (La secuencia de valores de salida (z) y estados siguientes (qqvv+1+1) en) enrespuesta a la serie de entradas (x) es la siguiente:respuesta a la serie de entradas (x) es la siguiente:

λ(q1,0) = 0 y δ

(q1,0) = q3

λ(q3,2) = 2 y δ

(q3,2) = q1

λ(q1,3) = 0 y δ(q1,3) = q2

λ(q2,0) = 0 y δ(q2,0) = q3

λ(q3,0) = 0 y δ

(q3,0) = q3

λ(q3,1) = 1 y δ(q3,1) = q1

La secuencia salida y estado final se resumen como la siguienteLa secuencia salida y estado final se resumen como la siguientefuncifuncióón:n:

λ(q1,023001) = 020001 δ

(q1,023001) = q1




DefiniciDefinicióón de equivalencia de dos estados en circuitosn de equivalencia de dos estados en circuitos

DefiniciDefinicióón 10.1.n 10.1.-- Sean S y T dos circuitos completamente especificados,Sean S y T dos circuitos completamente especificados,sujetos a las mismas secuencias de entrada posible. Sea (Xsujetos a las mismas secuencias de entrada posible. Sea (X11, X, X22,...,...XXnn))

una secuencia de valores posibles de un conjunto de entrada X, duna secuencia de valores posibles de un conjunto de entrada X, deelongitud arbitraria. Los estadoslongitud arbitraria. Los estados pp ∈∈

a T y qa T y q ∈∈

SS son indistinguiblesson indistinguibles(equivalentes), lo cual se expresa como p(equivalentes), lo cual se expresa como p ≡≡

q , si y solo siq , si y solo si λλTT(q, X(q, X11,,XX22...X...Xnn) =) = λλSS (p, X(p, X11, X, X22...X...Xnn)) para cada secuencia posible de entradas.para cada secuencia posible de entradas.

DefiniciDefinicióón 10.2.n 10.2.-- Se dice que los circuitos secuenciales S y T sonSe dice que los circuitos secuenciales S y T sonequivalentes, lo cual se expresa como Sequivalentes, lo cual se expresa como S ≡≡

T si para cada estado p en T,T si para cada estado p en T,

existe un estado q en S , tal que pexiste un estado q en S , tal que p ≡≡

q e inversamente, para cada estadoq e inversamente, para cada estadoq en S existe un estado p en T tal que pq en S existe un estado p en T tal que p ≡≡

q .q .




Por ejemplo se puede verificar que los circuitos S y T son equivPor ejemplo se puede verificar que los circuitos S y T son equivalentes sialentes sino se pueden diferenciar observando las respuestas a una secuencno se pueden diferenciar observando las respuestas a una secuencia deia deentradas. Sean la tablas de estados de los circuitos S y T las sentradas. Sean la tablas de estados de los circuitos S y T las siguientes:iguientes:

SS X = 0X = 0 X = 1X = 1

qq11 qq33 , 0, 0 qq22,1,1

qq22 qq11 , 1, 1 qq22,0,0

qq33 qq11 , 0, 0 qq22,1,1

TT X = 0X = 0 X = 1X = 1

pp11 pp11 , 0, 0 pp22 , 1, 1

pp22 pp11 , 1, 1 pp22 , 0, 0

Estado inicial qEstado inicial q11 Estado inicial qEstado inicial q33

ESTADOESTADO qq11 qq33 qq11 qq22 qq22 qq11 ESTADOESTADO qq33 qq11 qq33 qq22 qq22 qq11

ENTRADAENTRADA 0 0 1 1 00 0 1 1 0 ENTRADAENTRADA 0 0 1 1 00 0 1 1 0

SALIDASALIDA 0 0 1 0 10 0 1 0 1 SALIDASALIDA 0 0 1 0 10 0 1 0 1




Estado inicial pEstado inicial p11 Estado inicial pEstado inicial p22

ESTADOESTADO pp11 pp11 pp11 pp22 pp22 pp11 ESTADOESTADO pp22 pp11 pp11 pp22 pp22 pp11

ENTRADAENTRADA 0 0 1 1 00 0 1 1 0 ENTRADAENTRADA 0 0 1 1 00 0 1 1 0SALIDASALIDA 0 0 1 0 10 0 1 0 1 SALIDASALIDA 1 0 1 0 11 0 1 0 1

Estado inicial qEstado inicial q22

ESTADOESTADO qq22 qq11 qq33 qq22 qq22 qq11

ENTRADAENTRADA 0 0 1 1 00 0 1 1 0SALIDASALIDA 1 0 1 0 11 0 1 0 1




En conclusiEn conclusióón:n:

1.1. EstadoEstado qq11 es igual al estadoes igual al estado qq33 , luego estados, luego estados qq11 concon qq33 sonson

equivalentes en siguientes estados y en salidas.equivalentes en siguientes estados y en salidas.2.2. Adem Ademáás, se tiene que el estados, se tiene que el estado pp11 en el circuito P es equivalenteen el circuito P es equivalente

tanto atanto a qq11 como acomo a qq33 en el circuito S.en el circuito S.

3.3. El estadoEl estado pp22 es equivalente al estadoes equivalente al estado qq22..4.4. Por lo tanto se concluye que los circuitos S y T son equivalentePor lo tanto se concluye que los circuitos S y T son equivalentess




DeterminaciDeterminacióón de clases de estados indistinguiblesn de clases de estados indistinguibles

Se trata de obtener una tabla de estadosSe trata de obtener una tabla de estados óóptima de clases de estadosptima de clases de estadosindistinguibles. Esto significa tener una menor cantidad de estaindistinguibles. Esto significa tener una menor cantidad de estados ydos y

por consiguiente una reduccipor consiguiente una reduccióón en el nn en el núúmero de circuitos secuencialesmero de circuitos secuenciales(flip(flip--flops).flops).

Teorema 10.1.Teorema 10.1.-- Se harSe haráá que los estados de un circuito secuencial seque los estados de un circuito secuencial se

dividan en clases separadas.dividan en clases separadas. p = qp = q denota que los estadosdenota que los estados pp yy qqquedan dentro de la misma clase en la particiquedan dentro de la misma clase en la particióón. Esta particin. Esta particióón sen secompone de clases equivalentes de estados indistinguibles (doscompone de clases equivalentes de estados indistinguibles (dosestadosestados inndistinguiblesinndistinguibles deben estar en la misma clase), si y solo si,deben estar en la misma clase), si y solo si,

se satisfacen las dos condiciones siguientes para cada par de esse satisfacen las dos condiciones siguientes para cada par de estadostadospp yy qq en la misma clase (en la misma clase (p = qp = q) y cada entrada individual) y cada entrada individual XX..

1.1. λλ((p,Xp,X) =) = λλ((q,Xq,X))

2.2. δδ(p,X) =(p,X) = δδ(q,X)(q,X)




Ejemplo.Ejemplo.-- Realizar una particiRealizar una particióón de los estados del circuito secuencial den de los estados del circuito secuencial dela siguiente tabla en clases de equivalencia de estados indistinla siguiente tabla en clases de equivalencia de estados indistinguibles.guibles.

qqvv

XX

00 11

qq00 qq00,1,1 qq44,0,0

qq11 qq00,0,0 qq44,0,0

qq22 qq11,0,0 qq55,0,0

qq33 qq11,0,0 qq55,0,0

qq44 qq22,0,0 qq66,1,1

qq55 qq22,o,o qq66,1,1

qq66 qq33,0,0 qq77,1,1

qq77 qq33,0,0 qq77,1,1

qqvv+1+1,,zzvv qqvv+1+1,,zzvv




SoluciSolucióón.n.--

a.a. Cada Clase se forma por los estados que tienen salidasCada Clase se forma por los estados que tienen salidas ZZvv iguales eniguales enX=0 y X=1X=0 y X=1..

Clase a b c

q0 q1 , q2 , q3 q4 , q5 , q6 , q7

Esta agrupaciEsta agrupacióón de estados en clases cumple con eln de estados en clases cumple con el NN°°11 del teoremadel teorema10.1.10.1.

λλ((p,Xp,X) =) = λλ((q,Xq,X))




b.b. Para cumplir la segunda condiciPara cumplir la segunda condicióón del teorema 10.1 se debern del teorema 10.1 se deberááverificar que los estados siguientes de los estados de una claseverificar que los estados siguientes de los estados de una clase seseencuentren en una misma clase para cada una de las entradas.encuentren en una misma clase para cada una de las entradas.

Clase deestado

siguiente

a b c

0 1 2 3 4 5 6 7

Clase a-c a-c b-c b-c b-c b-c b-c b-c

La claseLa clase bb contiene pares de estado que no satisfacen la condicicontiene pares de estado que no satisfacen la condicióón Nn N°° 22del teoremadel teorema δδ(p,X) =(p,X) = δδ(q,X)(q,X)..

Clase deestado

siguiente

a b c

0 2 3 4 5 6 7 1

Clase a-c d-c d-c b-c b-c b-c b-c a-c

dd




q0

q1

q2 q3

q4

q5

q6

q7

1/0

0/0

0/11/0

1/0

1/1

1/11/1

0/00/00/0

0/0

1/0 1/1

d

a

c

b

Clases de EquivalenciaClases de Equivalencia




A continuaci A continuacióón se determina el equivalente mn se determina el equivalente mí í nimo de estados delnimo de estados delcircuito secuencial original. Luego, se definen los estadoscircuito secuencial original. Luego, se definen los estados pp11 , p, p22 , p, p33 y py p44

en un circuitoen un circuito TT correspondiente a cada una de las clasescorrespondiente a cada una de las clases a , b , c y da , b , c y d ..La siguiente tabla de estados se resume luego en:La siguiente tabla de estados se resume luego en:

ppvv

XXvv

ClaseClaseEstadosEstados

equivalentes deequivalentes deSS00 11

pp11 pp11 , 1, 1 pp33 , 0, 0 aa qq00

pp22 pp44 , 0, 0 pp33 , 0, 0 bb qq22 , q, q33

pp33 pp22 , 0, 0 pp33 , 1, 1 cc qq44 , q, q55 , q, q66 , q, q77

pp44 pp11 , 0, 0 pp33 , 0, 0 dd qq11

PPvv+1+1 ,, ZZvv




1/0 0/0

1/0

1/1

0/0

0/0

0/1

1/0

p1

p2

p3

p4

En conclusiEn conclusióón un circuito con 8 estados iniciales que requern un circuito con 8 estados iniciales que requerí í a 3 flipa 3 flip--flopsflopsse ha convertido en un circuito de 4 estados con sse ha convertido en un circuito de 4 estados con sóólo 2 fliplo 2 flip--flopsflops




SimplificaciSimplificacióón por Tablas de Implicacin por Tablas de Implicacióónn

Se utiliza para encontrar un equivalente mSe utiliza para encontrar un equivalente mí í nimo de estados de unanimo de estados de unaTabla de EstadosTabla de Estados

qqvv XXvv = 0= 0 XXvv = 1= 1

11 2 , 02 , 0 3 , 03 , 022 4 , 04 , 0 5 , 05 , 0

33 6 , 06 , 0 7 , 07 , 0

44 8 , 08 , 0 9 , 09 , 0

55 10 , 010 , 0 11 , 011 , 0

66 4 , 04 , 0 12 , 012 , 0

77 10 , 010 , 0 12 , 012 , 0

88 8 , 08 , 0 1 , 01 , 0

99 10 , 110 , 1 1 , 01 , 0

1010 4 , 04 , 0 1 , 01 , 0

1111 2 , 02 , 0 1 , 01 , 0

1212 2 , 02 , 0 1 , 01 , 0

QQvv+1+1 ,, ZZvv QQvv+1+1 ,, ZZvv

Por inspecciPor inspeccióón se observa que eln se observa que elestadoestado qq1212 es equivalente cones equivalente con qq1111,,luego, se elimina el estadoluego, se elimina el estado qq1212 y sey sereemplaza en la tabla porreemplaza en la tabla por qq1111..

qq1111





11 2 , 02 , 0 3 , 03 , 0

22 4 , 04 , 0 5 , 05 , 0

33 6 , 06 , 0 7 , 07 , 0

44 8 , 08 , 0 9 , 09 , 0

55 10 , 010 , 0 11 , 011 , 0

66 4 , 04 , 0 1111 , 0, 077 10 , 010 , 0 1111 , 0, 0

88 8 , 08 , 0 1 , 01 , 0

99 10 , 110 , 1 1 , 01 , 01010 4 , 04 , 0 1 , 01 , 0

1111 2 , 02 , 0 1 , 01 , 0


qq77=q=q55

qq77=q=q55


11 2 , 02 , 0 3 , 03 , 0

22 4 , 04 , 0 5 , 05 , 0

33 6 , 06 , 0 55 , 0, 0

44 8 , 08 , 0 9 , 09 , 0

55 10 , 010 , 0 11 , 011 , 0

66 4 , 04 , 0 1111 , 0, 088 8 , 08 , 0 1 , 01 , 0

1010 4 , 04 , 0 1 , 01 , 0

1111

2 , 02 , 0

1 , 01 , 0

99 10 , 110 , 1 1 , 01 , 0





22--4433--55

22--66

33--5544--66

22--8833--99 44--8855--99 66--8855--99

22--101033--1111

44--101055--1111

66--101055--1111

88--101099--1111

22--44

33--1111 55--1111

44--66

55--1111

44--88

99--1111 44--1010

22--8811--33

44--8811--55

66--8811--55

11--9988--101011--1111

44--8811--1111

22--44

11--33

11--5544--66

11--55

44--88

11--99

44--1010

11--1111

11--1111 44--88

11--3322--4411--55

22--6611--55

22--8811--99

22--101011--1111

22--4411--1111

22--88 22--44

XX XX XX XX XX XX XX XX XX11 22 33 44 55 66 88 1010 1111

22

33

44

55

66

88

1010

1111

99

Tabla de ImplicaciTabla de Implicacióónn




22--4433--55

22--66

33--5544--66

22--8833--99 44--8855--99 66--8855--99

22--101033--1111

44--101055--1111

66--101055--1111

88--101099--1111

22--44

33--1111 55--1111

44--66

55--1111

44--88

99--1111 44--1010

22--8811--33

44--8811--55

66--8811--55

11--9988--101011--1111

44--8811--1111

22--44

11--33

11--5544--66

11--55

44--88

11--99

44--1010

11--1111

11--1111 44--88

11--3322--4411--55

22--6611--55

22--8811--99

22--101011--1111

22--4411--1111

22--88 22--44

11 22 33 44 55 66 88 1010 1111

22

33

44

55

66

88

1010

1111

99

Tabla de ImplicaciTabla de Implicacióónn




En laEn la úúltima tabla de implicaciltima tabla de implicacióón, cada celda no cruzada representa unn, cada celda no cruzada representa unpar de estados equivalentes.par de estados equivalentes.

1111 ------------------------------------1010 ------------------------------------

88 ------------------------------------

66 ( 6 , 10 )( 6 , 10 )

55 ( 5 , 11 ) ( 6 , 10 )( 5 , 11 ) ( 6 , 10 )

44 ( 5 , 11 ) ( 6 , 10 )( 5 , 11 ) ( 6 , 10 )

33 ( 3 , 5 , 11 ) ( 6 , 10 )( 3 , 5 , 11 ) ( 6 , 10 )

22 ( 3 , 5 , 11 ) ( 2 , 6 , 10 )( 3 , 5 , 11 ) ( 2 , 6 , 10 )

11 ( 1 , 3 , 5 , 11 ) ( 2 , 6 , 10 )( 1 , 3 , 5 , 11 ) ( 2 , 6 , 10 )

Clases de equivalenciaClases de equivalencia ( 1 , 3 , 5 , 11 ) ( 2 , 6 , 10 ) ( 4 ) ( 8 ) ( 9 )( 1 , 3 , 5 , 11 ) ( 2 , 6 , 10 ) ( 4 ) ( 8 ) ( 9 )

Estados EquivalentesEstados Equivalentes




Tabla MTabla Mí í nima de Estadosnima de Estados


aa = ( 1 , 3 , 5 , 11 )= ( 1 , 3 , 5 , 11 ) b , 0b , 0 a , 0a , 0

bb = ( 2 , 6 , 10 )= ( 2 , 6 , 10 ) c , 0c , 0 a , 0a , 0

cc = ( 4 )= ( 4 ) d , 0d , 0 e , 0e , 0

dd = ( 8 )= ( 8 ) d , 0d , 0 a , 0a , 0

ee = ( 9 )= ( 9 ) b , 1b , 1 a , 0a , 0

qqvv+1+1 ,, ZZvv qqvv+1+1 ,, ZZvv






La asignaciLa asignacióón correcta de los valores binarios a cada estado presente enn correcta de los valores binarios a cada estado presente enla tabla de estados, favorece la minimizacila tabla de estados, favorece la minimizacióón de variables en lasn de variables en lasecuaciones de estado y por consiguiente permite minimizar los ciecuaciones de estado y por consiguiente permite minimizar los circuitos.rcuitos.Para tal efecto es posible enunciar tres reglas que permiten serPara tal efecto es posible enunciar tres reglas que permiten servir comovir como

guguí í a en el proceso dea en el proceso de asignacionasignacion. Las reglas van de acuerdo a una. Las reglas van de acuerdo a unaprioridad, en este caso la Regla I (a, b, c) es la mayor prioridprioridad, en este caso la Regla I (a, b, c) es la mayor prioridad, aad, acontinuacicontinuacióón la II y III.n la II y III.

Regla I.Regla I.--

a.a. Se deben examinar las filas de la tabla de estados que tenganSe deben examinar las filas de la tabla de estados que tengananotaciones idanotaciones idéénticas para el siguiente estado. Estas filas debennticas para el siguiente estado. Estas filas debenrecibir asignaciones adyacentes.recibir asignaciones adyacentes.

b.b. Se dan asignaciones adyacentes a las filas de la tabla de estadoSe dan asignaciones adyacentes a las filas de la tabla de estado quequetengan las mismas anotaciones del siguiente estado, pero entengan las mismas anotaciones del siguiente estado, pero endiferente orden de columna. A estas filas se le dan asignacionesdiferente orden de columna. A estas filas se le dan asignaciones

adyacentes, si las anotaciones de estado siguiente pueden recibiadyacentes, si las anotaciones de estado siguiente pueden recibi

rr

asignaciones adyacentes.asignaciones adyacentes.






Ejemplo.Ejemplo.--

Determinar las adyacencias de la siguiente tabla de estado de acDeterminar las adyacencias de la siguiente tabla de estado de acuerdo auerdo ala aplicacila aplicacióón de las reglasn de las reglas


A A B , 0B , 0 C , 0C , 0

BB D , 0D , 0 E , 0E , 0

CC E , 0E , 0 D , 0D , 0

DD F , 0F , 0 G , 0G , 0

EE G , 0G , 0 F , 0F , 0

FF A , 1 A , 1 A , 0 A , 0

GG A , 0 A , 0 A , 1 A , 1

qqvv+1+1,, zzvv qqvv+1+1,, zzvv

ReglaRegla IaIa, los estados F y G son, los estados F y G sonadyacentes.adyacentes.

Regla IbRegla Ib,, D y ED y E adyacentes siadyacentes si F y GF y G

pueden serlo tambipueden serlo tambiéén.n. B y CB y Cadyacentes siadyacentes si D y ED y E pueden serlopueden serlotambitambiéénn

A = 000 A = 000 B = 001B = 001 C = 101C = 101

D = 011D = 011 E = 111E = 111 F = 010F = 010

G = 110G = 110

Asignaciones propuestas Asignaciones propuestas ::




qqvv (y(y22yy11yy00))vv XXvv = 0= 0 XXvv = 1= 1

A A 000000 001 , 0001 , 0 101 , 0101 , 0

BB 001001 011 , 0011 , 0 111 , 0111 , 0

DD 011011 010 , 0010 , 0 110 , 0110 , 0

FF 010010 000 , 1000 , 1 000 , 0000 , 0

GG 110110 000 , 0000 , 0 000 , 1000 , 1

EE 111111 110 , 1110 , 1 010 , 0010 , 0

CC 101101 111 , 0111 , 0 011 , 0011 , 0

100100 XXX , XXXX , X XXX , XXXX , X

(y(y22yy11yy00))v+1v+1 , z, z (y(y22yy11yy00))v+1v+1 , z, z

De acuerdo a la aplicaciDe acuerdo a la aplicacióón de las reglas es posible establecer lasn de las reglas es posible establecer lasvariables de estado en la siguiente tabla de estados de transicivariables de estado en la siguiente tabla de estados de transicióón (losn (losestado se ordenan de acuerdo a su ubicaciestado se ordenan de acuerdo a su ubicacióón en el mapa K):n en el mapa K):




QQvv (Q(Q22QQ11QQ00))vv XXvv = 0= 0 XXvv = 1= 1

A A 000000 001 , 0001 , 0 101 , 0101 , 0

BB 001001 011 , 0011 , 0 111 , 0111 , 0

DD 011011 010 , 0010 , 0 110 , 0110 , 0

FF 010010 000 , 1000 , 1 000 , 0000 , 0

GG 110110 000 , 0000 , 0 000 , 1000 , 1

EE 111111 110 , 1110 , 1 010 , 0010 , 0

CC 101101 111 , 0111 , 0 011 , 0011 , 0

no posibleno posible 100100 XXX , XXXX , X XXX , XXXX , X

(Q(Q22QQ11QQ00))v+1v+1 , z, z (Q(Q22QQ11QQ00))v+1v+1 , z, z

Reemplazando las variables deReemplazando las variables de Estado SecundarioEstado Secundario Y Y por las salidaspor las salidas QQ dedecada Flip Flop se tiene:cada Flip Flop se tiene:




Ecuaciones de las Variables de EstadoEcuaciones de las Variables de Estado

Q2Q1

Q0X

00 01 11 10

00

01

11

10

X X X X

X X X X

0 0

00 0

1 1

1

Q2Q1

Q0X

00 01 11 10

00

01

11

10

1 1 1 0

X X 1 0

X X

XX X

X X

X

012 XQQ X J +=

02 Q X K +=





01 Q J =

01 QK =

Q2Q1

Q0X

00 01 11 10

00

01

11

10

X X X X

X X 1 1

0 1

XX X

0 1

X

Q2Q1

Q0X

00 01 11 10

00

01

11

10

1 1 0 0

X X X X

X X

01 1

X X

0





10 Q J = 10

QK =

Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 0 X X

X X X X

1 X

X0 0

1 X

X

Q2Q1

Q0X

00 01 11 10

00

01

11

10

X X 1 1

X X 0 0

X 0

1X X

X 0

1





Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 1 0 0

X X 0 0

0 0

01 0

0 0

0

X QQ X QQQ Z 02012 +=

Circuito FinalCircuito Final




J2

K2

ck

Q2

Q2

J1

K1

ck

Q1

Q1

J0

K0

ck

Q0

Q0

y1

y0

y2

y2

y1

y0

X

Z

clock

Circuito FinalCircuito Final

Ejercicio de Circuito SEjercicio de Circuito Sííncrononcrono




Ejercicio de Circuito SEjercicio de Circuito Sí í ncrononcrono

DiseDiseñño de un reconocedor de dos secuencias R4o de un reconocedor de dos secuencias R4

El problema es diseEl problema es diseññar un circuito secuencial R4 de una entrada, dos salidas,ar un circuito secuencial R4 de una entrada, dos salidas,

que reconozca y distinga la ocurrencia de dos secuencias especque reconozca y distinga la ocurrencia de dos secuencias especí í ficas de cuatroficas de cuatrobits en su flujo de entrada.bits en su flujo de entrada.

El patrEl patróón de salida de reposo esn de salida de reposo es ZZ11ZZ22=00=00. si se aplica la secuencia. si se aplica la secuencia XX11=0101=0101 a laa lallí í nea de entrada X, la salida debe convertirse ennea de entrada X, la salida debe convertirse en ZZ11ZZ22=01=01 al aparecer elal aparecer el úúltimoltimo

bit de Xbit de X11 y el circuito debery el circuito deberáá regresar a su estado de puesta a cero (estadoregresar a su estado de puesta a cero (estadoinicial de reset). Si se aplica a X una segunda secuenciainicial de reset). Si se aplica a X una segunda secuencia XX22=1110=1110, la salida, la salidadeberdeberáá serser ZZ11ZZ22=10=10 cuando aparezca elcuando aparezca el úúltimo bit de Xltimo bit de X22 y, una vez my, una vez máás, els, elcircuito debe regresar al estado de puesta a cero.circuito debe regresar al estado de puesta a cero.

Observe que XObserve que X11 y Xy X22 pueden ir precedidos por cualquier patrpueden ir precedidos por cualquier patróón que no incluyan que no incluyaninguna de las secuencias. En la figura siguiente se presenta R4ninguna de las secuencias. En la figura siguiente se presenta R4 con algunascon algunasseseññales representativas de entrada/salida que indican el comportamiales representativas de entrada/salida que indican el comportamientoentodeseado. Determine la tabla de Estados Mdeseado. Determine la tabla de Estados Mí í nima, Asigne Estados y encuentre lasnima, Asigne Estados y encuentre las

Ecuaciones de Estado.Ecuaciones de Estado.






Reconocedor de dosReconocedor de dosSecuenciasSecuencias

Ciclo 1Ciclo 1--22--33--44--55--66--77--88--99--1010--1111

00--00--11--00--11--11--11--11--11-- 00 -- 11XX

CLK CLK RESETRESET

ZZ11

ZZ22

Ciclo 1Ciclo 1--22--33--44--55--66--77--88--99--1010--1111

00--00--00--00--00--00--00--00--00-- 11 -- 00

Ciclo 1Ciclo 1--22--33--44--55--66--77--88--99--1010--1111

00--00--00--00--11--00--00--00--00-- 00 -- 00

Diagrama de Estados del R4Diagrama de Estados del R4




A

B C D

E F G

Reset

0/00

X/Z1Z2

0/00

0/000/00

0/00

0/00

1/001/00 1/00

1/00

1/01

0/10

1/00

1/00

Diagrama de Estados del R4Diagrama de Estados del R4

Tabla de Estados del R4Tabla de Estados del R4




Tabla de Estados del R4Tabla de Estados del R4


A A B , 00B , 00 E , 00E , 00

BB B , 00B , 00 C , 00C , 00

CC D , 00D , 00 F , 00F , 00

DD B , 00B , 00 A , 01 A , 01

EE B , 00B , 00 F , 00F , 00

FF B , 00B , 00 G , 00G , 00

GG A , 10 A , 10 G , 00G , 00qqvv+1+1, z, z11zz22 qqvv+1+1, z, z11zz22

Tabla de Implicancia del R4Tabla de Implicancia del R4




Tabla de Implicancia del R4Tabla de Implicancia del R4

BB EE--CC

CCBB--DD

EE--FF

BB--DD

CC--FF

DD XX XX XX

EE EE--FF CC--FF DD--BB XX

FF EE--GG CC--GG DD--BBFF--GG

XX FF--GG

GG XX XX XX XX XX XX

A A BB CC DD EE FF

No hay clases de estados equivalentes, luego cada estado es unaNo hay clases de estados equivalentes, luego cada estado es una

clase y la tabla de estados se considera mclase y la tabla de estados se considera mí í nima.nima.

Tabla MTabla Míínima de Estados del R4nima de Estados del R4




Tabla MTabla Mí í nima de Estados del R4nima de Estados del R4


A A B , 00B , 00 E , 00E , 00

BB B , 00B , 00 C , 00C , 00

CC D , 00D , 00 F , 00F , 00

DD B , 00B , 00 A , 01 A , 01

EE B , 00B , 00 F , 00F , 00

FF B , 00B , 00 G , 00G , 00

GG A , 10 A , 10 G , 00G , 00qqvv+1+1, z, z11zz22 qqvv+1+1, z, z11zz22

Tabla con AsignaciTabla con Asignacióón de Estados del R4n de Estados del R4






A(000) A(000) 001 , 00001 , 00 101 , 00101 , 00

B(001)B(001) 001 , 00001 , 00 011 , 00011 , 00

(010)(010) XXX , XXXXX , XX XXX , XXXXX , XX

C(011)C(011) 100 , 00100 , 00 110 , 00110 , 00

D(100)D(100) 001 , 00001 , 00 000 , 01000 , 01

E(101)E(101) 001 , 00001 , 00 110 , 00110 , 00

F(110)F(110) 001, 00001, 00 111 , 00111 , 00

G(111)G(111) 000 , 10000 , 10 111 , 00111 , 00(Q(Q22QQ11QQ00))v+1v+1 ,, zz11zz22 (Q(Q22QQ11QQ00))v+1v+1 ,, zz11zz22

Asignaci Asignacióón basado en las Reglas II y IIIn basado en las Reglas II y III

Tabla ExcitaciTabla Excitacióón del flip flop tipo Dn del flip flop tipo D




Tabla ExcitaciTabla Excitacióón del flip flop tipo Dn del flip flop tipo D

De acuerdo a la cantidad de estados presentes en la Tabla MDe acuerdo a la cantidad de estados presentes en la Tabla Mí í nima denima deEstados se determina que la etapa de lEstados se determina que la etapa de lóógica secuencial estargica secuencial estaráá formadaformadapor 3 Flippor 3 Flip-- Flop, en este caso se utilizarFlop, en este caso se utilizaráán del tipo D.n del tipo D.

Se debe utilizar la tabla de excitaciSe debe utilizar la tabla de excitacióón del flip flop tipo D paran del flip flop tipo D paradeterminar el estado siguiente de acuerdo a la excitacideterminar el estado siguiente de acuerdo a la excitacióón presente enn presente ensu entrada D. Cada entrada va sincronizada por un pulso de relojsu entrada D. Cada entrada va sincronizada por un pulso de reloj..

TransiciTransicióónndeseadadeseada

qqvv qqvv+1+1

Entrada delEntrada delFlip flopFlip flop

DD

00 00 00

00 11 11

11 00 00

11 11 11






QQvv (Q(Q22QQ11QQ00))vv XXvv = 0= 0 XXvv = 1= 1

A A 000000 001 , 00001 , 00 101 , 00101 , 00

BB 001001 001 , 00001 , 00 011 , 00011 , 00

no posibleno posible 010010 XXX , XXXXX , XX XXX , XXXXX , XX

DD 011011 100 , 00100 , 00 110 , 00110 , 00

FF 100100 001 , 00001 , 00 000 , 01000 , 01

GG 101101 001 , 00001 , 00 110 , 00110 , 00

EE 110110 001 , 00001 , 00 111 , 00111 , 00

CC 111111 000 , 10000 , 10 111 , 00111 , 00(Q(Q22QQ11QQ00))v+1v+1 ,, zz11zz22 (Q(Q22QQ11QQ00))v+1v+1 ,, zz11zz22

Ecuaciones de Estados del R4Ecuaciones de Estados del R4





Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 1 1 0

0 0 1 0

0 0

0X X

0 1

1

Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 1 1 0

0 0 1 0

0 0

1X X

1 0

1

X QQ X Q X QQQQ D02102122

+++= X Q X Q D011

+=






X Q X Q X QQQ D112010

+++=

Q2Q1

Q0X

00 01 11 10

00

01

11

10

1 1 1 0

1 0 0 1

1 1

0X X

1 1

1






X QQQ Z 0121

=

Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 0 0 1

0 0 0 0

0 0

0X X

0 0

0

Q2Q1

Q0X

00 01 11 10

00

01

11

10

0 0 0 0

0 1 0 0

0 0

0X X

0 0

0

X QQQ Z 0122

=

Circuito del R4Circuito del R4




Circuito del R4Circuito del R4

D

CLK

Q

Q

D

CLK

Q

Q

D

CLK

Q

Q

FF-2

FF-1

FF-0

X Q X Q X QQQ D112010

+++=

RELOJ

X

Z1

Z2





jj

Sistema Secuencial SSistema Secuencial Sí í ncrono encargado por la siguiente carta:ncrono encargado por la siguiente carta:

Estimado amigo, al poco tiempo de comprar esta vieja mansiEstimado amigo, al poco tiempo de comprar esta vieja mansióón, tuve lan, tuve ladesagradable sorpresa de comprobar que estdesagradable sorpresa de comprobar que estáá hechizada con dos sonidos dehechizada con dos sonidos deultratumba: unultratumba: un Canto PicarescoCanto Picaresco y unay una Risa SardRisa Sardóónicanica; estos sonidos obedecen; estos sonidos obedecen

a ciertas leyes en funcia ciertas leyes en funcióón del sonido de unn del sonido de un OrganoOrgano o al olor deo al olor de InciensoInciensoquemado, de tal forma que en cada minuto el sonido estquemado, de tal forma que en cada minuto el sonido estáá presente o ausente.presente o ausente.El estado de cada sonido depende del siguiente comportamiento:El estado de cada sonido depende del siguiente comportamiento:

•• El Canto (C) conservarEl Canto (C) conservaráá su estado (presente C=1 o ausente C=0), salvo sisu estado (presente C=1 o ausente C=0), salvo si

durante el minuto actual no se oye la Risa (R=0) y tocdurante el minuto actual no se oye la Risa (R=0) y tocóó elel OrganoOrgano (O=1), en(O=1), encuyo caso el Canto (C) tomarcuyo caso el Canto (C) tomaráá el estado opuesto.el estado opuesto.

•• La Risa se oirLa Risa se oiráá (R=1) seg(R=1) segúún el Canto estn el Canto estéé presente (C=1) y si no se quemapresente (C=1) y si no se quemaIncienso (I=0), oIncienso (I=0), o

•• La Risa no se oirLa Risa no se oiráá (R=0) seg(R=0) segúún el Canto estn el Canto estéé ausente (C=0) y si no se quemaausente (C=0) y si no se quemaIncienso (I=0).Incienso (I=0).

•• La Risa (R) harLa Risa (R) haráá lo contrario que haclo contrario que hací í a el Canto (C) si se quema Inciensoa el Canto (C) si se quema Incienso

(I=1).(I=1).






Determine el correcto diagrama de estados y la tabla de estadosDetermine el correcto diagrama de estados y la tabla de estados mmí í nimanimadel sistema secuencial. Aplique modelo de Moore.del sistema secuencial. Aplique modelo de Moore.

IndicaciIndicacióón:n:

•• El estado presente se considera con el valor binarioEl estado presente se considera con el valor binario “ “11” ” , mientras que, mientras queel estado ausente se considera con el valor binarioel estado ausente se considera con el valor binario “ “00” ” ..

•• Las variables serLas variables seráán:n:

•• C = canto picarescoC = canto picaresco

•• R = risa sardR = risa sardóónicanica

•• O =O = óórganorgano•• I = inciensoI = incienso



Ejercicio de Circuito SEjercicio de Circuito Síí ncrononcrono




Ejercicio de Circuito Sj í ncrono

SiSi R R = 0 y= 0 y OO = 1= 1 CC´́ en caso contrarioen caso contrario CC

C=0

R=0

C=0

R=1

C=1

R=0

C=1

R=1

O = 0O = 0

O = 0

O = 0

O = 0

O = 0

O = 0

O = 0

O = 1 O = 1

O = 1

O = 1O = 1

O = 1

O = 1

O = 1





jj

SiSi II = 0= 0 R R = C= C--11

SiSi II = 1= 1 R R = C= C--11´́

C=0

R=0

C=0

R=1

C=1

R=0

C=1

R=1

I = 0 I = 1

I = 0

I =1I = 0

I = 0

I = 0I = 1I = 0I = 1

I = 1

I = 1

I = 0





jj

OrganoOrgano e Inciensoe Incienso

C=0

R=0

C=0

R=1

C=1

R=0

C=1

R=1

I = 0 I = 1

I = 0

I = 1 I = 0

I = 0

I = 0I = 1 I = 0I = 1

I = 1

I = 1

O= 0 O= 0

O= 1

O= 0

O= 0O= 1

O= 1 O= 1 O= 1 O= 1

O= 1O= 0

O= 0

O= 1

O= 0

O= 0





jj

OrganoOrgano e Inciensoe Incienso

C=0R=0

C=0R=1

C=1

R=0

C=1

R=1

I = 0 I = 1

I = 0

I = 1

I = 0

I = 0

I = 0I = 1 I = 0I = 1

I = 1

I = 1

O= 0 O= XO= 0

O= X

O= 1 O= 1 O= 1 O= 1

O= X

O= 0

O= X

O= 0




jj

Tabla de Estados.Tabla de Estados.-- (Moore)(Moore)

Entradas Salidas

Organo – Incienso (OI)CR

qv 00 01 11 10

q0 q0 q1 q3 q2 00

q1 q0 q1 q1 q0 01

q2 q3 q2 q0 q1 10

q3 q3 q2 q2 q3 11

q q q q

Documents

Capitulo Vi - Analisis y Sintesis de Circuitos Secuenciales Sincronos