Upload
omar-huerta
View
283
Download
4
Embed Size (px)
Citation preview
Número deprocesador
AlimentaciónBus
frontal
Velocidaddel reloj
Caché L3Doblenúcleo
64 bitsIntel®
VT±
TecnologíaIntel® deseguridadde caché
9050 104W 400/533 MHz 1,60 GHz 24 MB
9040 104W 400/533 MHz 1,60 GHz 18 MB
9030 104W 400/533 MHz 1,60 GHz 8 MB
9020 104W 400/533 MHz 1,42 GHz 12 MB
9015 104W 400 MHz 1,40 GHz 12 MB
9010 75W 400/533 MHz 1,60 GHz 6 MB
Número deprocesador
Arquitectura CachéVelocidaddel reloj
Busfrontal
AlimentaciónDoblenúcleo
IntelVT±
TecnologíaHT†
IntelEM64TΦ
Bit dedesactivaciónde ejecución°
7140M 65 nm16 MB L3
2x1 MB L23,40 GHz 800 MHz 150W
7140N 65 nm16 MB L3
2x1 MB L23,33 GHz 667 MHz 150W
7130M 65 nm8 MB L3
2x1 MB L23,20 GHz 800 MHz 150W
7130N 65 nm8 MB L3
2x1 MB L23,10 GHz 667 MHz 150W
7120M 65 nm4 MB L3
2x1 MB L23 GHz 800 MHz 95W
7120N 65 nm4 MB L3
2x1 MB L23 GHz 667 MHz 95W
7110M 65 nm4 MB L3
2x1 MB L22,60 GHz 800 MHz 95W
7110N 65 nm4 MB L3
2x1 MB L22,50 GHz 667 MHz 95W
7041 90 nm 2x2 MB 3 GHz 800 MHz N/D
7040 90 nm 2x2 MB 3 GHz 667 MHz N/D
7030 90 nm 2x1 MB 2,8 GHz 800 MHz N/D
7020 90 nm 2x1 MB 2,66 GHz 667 MHz N/D
Especificaciones de procesadores para equipos de sobremesa
Número de modelo Caché Velocidad de reloj Bus del sistema Tecnología de virtualización Intel (Intel VT)±
Arquitectura 65 nm
X6800 (Extreme) L2 a 4 MB 2,93 GHz 1.066 MHz Sí
E6700 L2 a 4 MB 2,66 GHz 1.066 MHz Sí
E6600 L2 a 4 MB 2,40 GHz 1.066 MHz Sí
E6400 L2 a 2 MB 2,13 GHz 1.066 MHz Sí
E6300 L2 a 2 MB 1,86 GHz 1.066 MHz Sí
Número deprocesador
Arquitectura CachéVelocidaddel reloj
Busfrontal
TecnologíaHT†
TecnologíaIntel
SpeedStepmejorada‡
IntelEM64TΦ
Bit dedesactivaciónde ejecución°
670 90 nm 2 MB L2 3,80 GHz 800 MHz
661 65 nm 2 MB L2 3,60 GHz 800 MHz
660 90 nm 2 MB L2 3,60 GHz 800 MHz
651 65 nm 2 MB L2 3,40 GHz 800 MHz
650 90 nm 2 MB L2 3,40 GHz 800 MHz
641 65 nm 2 MB L2 3,20 GHz 800 MHz
640 90 nm 2 MB L2 3,20 GHz 800 MHz
631 65 nm 2 MB L2 3 GHz 800 MHz
630 90 nm 2 MB L2 3 GHz 800 MHz
551 90 nm 1 MB L2 3,40 GHz 800 MHz
541 90 nm 1 MB L2 3,20 GHz 800 MHz
531 90 nm 1 MB L2 3 GHz 800 MHz
524 90 nm 1 MB L2 3,06 GHz 533 MHz
Tabla de modelos en la generación de Pentium 4 más moderna
Número deprocesador Arquitectura Caché
Velocidaddel reloj
Busfrontal
IntelEM64TΦ
Bit dedesactivaciónde ejecución°
356 65 nm 512 KB L2 3,33 GHz 533 MHz
355 90 nm 256 KB L2 3,33 GHz 533 MHz
352 65 nm 512 KB L2 3,20 GHz 533 MHz
351 90 nm 256 KB L2 3,20 GHz 533 MHz
350 90 nm 256 K L2 3,20 GHz 533 MHz
347 65 nm 512 KB L2 3,06 GHz 533 MHz
346 90 nm 256 KB L2 3,06 GHz 533 MHz
345J° 90 nm 256 KB L2 3,06 GHz 533 MHz
345 90 nm 256 KB L2 3,06 GHz 533 MHz
341 90 nm 256 KB L2 2,93 GHz 533 MHz
340J° 90 nm 256 KB L2 2,93 GHz 533 MHz
340 90 nm 256 KB L2 2,93 GHz 533 MHz
336 90 nm 256 KB L2 2,80 GHz 533 MHz
335J° 90 nm 256 KB L2 2,80 GHz 533 MHz
335 90 nm 256 KB L2 2,80 GHz 533 MHz
331 90 nm 256 KB L2 2,66 GHz 533 MHz
330J° 90 nm 256 KB L2 2,66 GHz 533 MHz
330 90 nm 256 KB L2 2,66 GHz 533 MHz
326 90 nm 256 KB L2 2,53 GHz 533 MHz
325J° 90 nm 256 KB L2 2,53 GHz 533 MHz
325 90 nm 256 KB L2 2,53 GHz 533 MHz
320 90 nm 256 KB L2 2,40 GHz 533 MHz
315 90 nm 256 KB L2 2,26 GHz 533 MHz
310 90 nm 256 KB L2 2,13 GHz 533 MHz
Intel Pentium MMX (P55C)
Núcleo IntelNº de pines, bus, multiplicado y
voltajeSocket Caché L1 y asociatividad Transistores
Pentium-166 MMX(P55C)Enero 8, 1997 - {$407}
296 pines166MHz (66x2.5)2.8v/3.3v seleccionable
Socket 716KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
Pentium-200 MMX(P55C)Enero 8, 1997 - {$550}
296 pines200MHz (66x3.0)2.8v/3.3v seleccionable
Socket 716KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
Pentium-233 MMX(P55C)Junio 2, 1997 - {$594}
296 pines233MHz (66x3.5)2.8v/3.3v seleccionable
Socket 716KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
PentiumODPMT-150 MMX(P54CTB)Marzo 3, 1997 - {$399}
320 pines150MHz (60x2.5)125MHz (50x2.5)3.3v to 2.8v
Socket 5Socket 7
16KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
PentiumODPMT-166 MMX(P54CTB)Marzo 3, 1997 - {$499}
320 pines166MHz (66x2.5)3.3v to 2.8v
Socket 5Socket 7
16KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
PentiumODPMT-180 MMX(P54CTB)Agosto 4, 1997 - {$299}
320 pines180MHz (60x3.0)3.3v to 2.8v
Socket 5Socket 7
16KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
PentiumODPMT-200 MMX(P54CTB)Agosto 4, 1997 - {$349}
320 pines200MHz (66x3.0)3.3v to 2.8v
Socket 716KB datos (4-vías)
16KB instrucciones (4-vías)
4.5 millones0.35µm ancho141mm² área
AMD Athlon 64 (Socket AM2)
Núcleo AMD Nº de pines, bus, multiplicado y voltaje Socket Caché L1/L2x Transistores
Athlon 64-3000+ MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC6400 sin búfer, máximo 8 GB)
Mayo 23, 2006
940 pines1800MHz (200x9)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
Athlon 64-3200+ MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC6400 sin búfer, máximo 8 GB)
Mayo 23, 2006
940 pines2000MHz (200x10)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
Athlon 64-3500+ MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC5800 sin búfer, máximo 8 GB; 8GB max)
Mayo 23, 2006 - {$189}
940 pines2200MHz (200x11)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
Athlon 64-3800+ MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC6400 sin búfer, máximo 8 GB)
Mayo 23, 2006 - {$290}
940 pines2400MHz (200x12)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
Athlon 64-4000+ MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC6400 sin búfer, máximo 8 GB)
2006?
940 pines2600MHz (200x13)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
Athlon 64-??? MMX 3DNow! SSE SSE2 SSE3(Orleans)(controlador de memoria de 128 bts para DDR2 PC6400 sin búfer, máximo 8 GB)
2006?
940 pines?MHz (200x?)(Bus de 64 bits dualpumped)
?v
Socket AM2
64KB datos (2-vías)
64KB instrucciones (2-vías)
512KB L2 unificada integrada (16-vías exclusiva)
* ?GB cacheable
? millones0.09µm ancho?mm² área
AMD K6
Núcleo AMDNº de pines, bus,
multiplicado y voltajeSocket
Caché L1 y asociatividad
Transistores
K6-166 MMX(Modelo 6)Abril 2, 1997 - {$244}
321 pines166MHz (66x2.5)2.9v/3.3v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.35µm ancho162mm² área
K6-200 MMX(Modelo 6)Abril 2, 1997 - {$349}
321 pines200MHz (66x3.0)2.9v/3.3v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.35µm ancho162mm² área
K6-233 MMX(Modelo 6)Abril 2, 1997 - {$469}
321 pines233MHz (66x3.5)3.2v/3.3v seleccionable3.3v/3.3v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.35µm ancho162mm² área
K6-233 MMX(Little Foot - Modelo 7) -
versión mobileEnero 6, 1998
321 pines233MHz (66x3.5)2.2v/3.3v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.25µm ancho68mm² área
K6-266 MMX(Little Foot - Modelo 7)Enero 6, 1998 - {$268}
321 pines266MHz (66x4.0)2.2v/3.3v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.25µm ancho68mm² área
K6-300 MMX(Little Foot - Modelo 7)Abril 7, 1998 - {$246}
321 pines300MHz (66x4.5)2.2v/3.45v seleccionable
Socket 732KB datos (2-vías)
32KB instrucciones (2-vías)
8.8 millones0.25µm ancho68mm² área
AMD K5
Núcleo AMDNº de pines, bus,
multiplicado y voltajeSocket Caché L1 y asociatividad Transistores
K5-PR75(SSA5 - Modelo 0)Marzo 27, 1996 - {$75}
296 pines75MHz (50x1.5)3.52v
Socket 78KB datos (4-vías)
16KB instrucciones (4-vías)
4.3 millones0.5µm ancho271mm² área0.35µm ancho161mm² área
K5-PR90(SSA5 - Modelo 0)Marzo 27, 1996 - {$99}
296 pines90MHz (60x1.5)3.52v
Socket 78KB datos (4-vías)
16KB instrucciones (4-vías)
4.3 millones0.35µm ancho161mm² área
K5-PR100(SSA5 - Modelo 0)Junio 17, 1996 - {$84}
296 pines100MHz (66x1.5)3.52v
Socket 78KB datos (4-vías)
16KB instrucciones (4-vías)
4.3 millones0.35µm ancho161mm² área
K5-PR120(5k86 - Modelo 1)Octubre 7, 1996 - {$106}
296 pines90MHz (60x1.5)3.52v
Socket 78KB datos (4-vías)16KB instrucciones (4-vías)
4.3 millones0.35µm ancho181mm² área
K5-PR133(5k86 - Modelo 1)Octubre 7, 1996 - {$134}
296 pines100MHz (66x1.5)3.52v
Socket 78KB datos (4-vías)16KB instrucciones (4-vías)
4.3 millones0.35µm ancho181mm² área
K5-PR150(5k86 - Modelo 2)Enero 13, 1997
296 pines105MHz (60x1.75)3.52v
Socket 78KB datos (4-vías)16KB instrucciones (4-vías)
4.3 millones0.35µm ancho181mm² área
K5-PR166(5k86 - Modelo 2/3)Enero 13, 1997
296 pines116MHz (66x1.75)3.52v
Socket 78KB datos (4-vías)16KB instrucciones (4-vías)
4.3 millones0.35µm ancho181mm² área
K5-PR200(5k86 - Modelo 3)1Q 1997
296 pines133MHz (66x2.0)3.52v
Socket 78KB datos (4-vías)16KB instrucciones (4-vías)
4.3 millones0.35µm ancho181mm² área