第二部分 半導體元件構裝技術的演變與進展

2

2.1.1. 半導體電子元件構裝技術發展歷程簡介 (1/5)

3

2.1.1. 半導體電子元件構裝技術發展歷程簡介 (2/5)

4

2.1.1. 半導體電子元件構裝技術發展歷程簡介 (3/5)

• 20世紀50年代以前為真空管時代，從1948年電晶體的發明經過10年，到60年代進入電晶體時代，又大約分別經過10年，依次進入IC時代（70年代）、LSI時代（80年代）、超大規模積體電路（VLSI）時代（90年代），21世紀初跨入特大規模積體電路（ULSI）時代。

• 20世紀70年代IC時代的構裝是DIP（dual in-line package），構裝是DIP on PCB，即IC構裝的引腳插入印刷電路板的通孔中，由浸錫法進行錫-鉛銲料連接。

5

2.1.1. 半導體電子元件構裝技術發展歷程簡介 (4/5)

• 在80年代LSI時代，半導體構裝元件SMD（surface mount device）問世，其典型代表是SOP（surface out-line package）。

• 對於可靠性要求極高的用途，多採用無引腳構裝，如以陶瓷為晶片載體的LCCC（leadless ceramic chip carrier）等；

• 進入20世紀90年代VLSI時代，為對應多引腳的要求，出現了將引腳佈置於構裝四邊的QFP（quad flat package）和TCP（tape carrier package）等。

6

2.1.1. 半導體電子元件構裝技術發展歷程簡介 (5/5)

• 僅靠周邊引腳結構實現多引腳有一定極限。為了解決這一問題，出現了表面黏著型的Butt-PGA，引腳節距由插入型PGA的2.54mm減小到Butt-PGA的1.27mm。

• 20世紀90年代末，電子構裝進入新的轉型期，其特點是以21世紀超高積體電路元件的構裝為目標，滿足小型化、多引腳的要求。

• 進入21世紀，多腳數、窄間距、高性能的FCBGA、各類CSP以及三維構裝成為人們研究開發的重點。

7

2.1.2. 真空管安裝時期（1900—1950年）(1/3)

• 1900年，出生在美國伊利諾州的德福里斯特發明了真空電晶體。

• 1903年，英國的Albert. P. Hanson提出了在無線電裝置上利用金屬粉末直接電沉積到絕緣體上的方法，達到電器接通的專利。

• 1913年，英國的Berry發明了最原始的電路蝕刻成形法。

• 1918年起，各種無線電設備已開始普遍採用真空管。1920年，Formica在真空管收音機設計、製造上，已採用酚醛層壓板作為連線基板。

8

2.1.2. 真空管安裝時期（1900—1950年）(2/3)

• 1936年，英國的Paul Eisler博士發明了金屬箔腐蝕法製造電路圖形的新工程。首先提出「印刷電路」的概念。他在酚醛樹脂基板的銅箔板上，利用蝕刻法做出世界上最早的印刷電路板（PCB），被人們稱為「印製電路之父」。

• 1938年，德國的德律風根•西門子公司開始氧化鋁陶瓷的金屬化研究，採用的金屬為Mo、Mn等。

• 1936年，當時在日本東芝集團工作的宮田繁太郎利用噴鍍法製成有電路佈線的PCB。

9

2.1.2. 真空管安裝時期（1900—1950年）(3/3)

• 1942年，英國的Paul Eister發明了世界最早實用化的雙面PCB，並在Pye公司正式生產。

• 1947年，PCB板在美國的軍用裝備──近炸引信管（proximity fuse）中獲得應用。

• 1947年，美國國家標準局（National Bureau of Standard：NBS）以PCB應用於真空管電路為前提，就材料、佈線方法、搭載元件等提出包括26項的提案，涉及到塗布法、噴塗法、化學沉積法、模壓法、粉末燒結法等6種工程，其中不少已包含當今PCB技術的雛形。

10

2.1.3. 電晶體管構裝時期（1950—1960年）(1/3)

• 1948年，貝爾實驗室的巴丁（Bardeen）、布拉頓（Brattain）、肖克萊（Shockley）等發明電晶體管。

• 1950年，伴隨著電晶體管開始走向實用化，以金屬箔腐蝕法（etched foil fechnique）製成的單面PCB在美國開發成功，並很快地得到工業化應用。

• 1950年，美國應軍工需求，開始對塊滑石（steatite）、氧化鋁等陶瓷材料的開發研究。

• 日本於1955年開始陶瓷材料的Mo、Mn金屬化研究。

11

2.1.3. 電晶體管構裝時期（1950—1960年）(2/3)

• 1953年，美國摩托羅拉公司開發成功採用電鍍法的雙面圖形的具有金屬化導通孔的PCB。

• 1957年，RCA公司在世界上率先開發出超小型模組元件，這為後來發展HIC奠定了基礎。

• 1957年，世界出現適應於電晶體管連接的TO型構裝方式。

• 1958年，美國西部加利福尼亞州的仙童公司（Fairchild Semiconductor），發表了平面電晶體管製造技術。這是仙童公司中的兩位才華橫溢的青年工程師──羅伯特•諾伊斯（Robert Noyce）和高登•摩爾（Gorden Moore）所發明的。

12

2.1.3. 電晶體管構裝時期（1950—1960年）(3/3)

• 1958年，美國德州儀器公司（TI）的傑克•基爾比（Jack Kilby）工程師，申請了有關積體電路設計發明的專利。

• 1958年，對電晶體管進行樹脂塑封的構想，在世界上首次實現。

• 1959年，RCA開始陶瓷生胚製作及積層共燒技術的研究開發。

• 1960年，杜邦公司開發出Ag-Pd厚膜漿料，並於1963年開始批量生產。

• 20世紀60年代，厚膜漿料達到實用化，到20世紀70年代以後，厚膜混合IC獲得長足發展。

13

2.1.4. 針插件式（THT）時期（1960—1975年）(1/5)

• 1961年，RCA開始氧化鋁生胚薄片10積層共燒（co-fire）技術研究，到1965年開發出DIP型構裝，到1969年開發出陶瓷扁平構裝（flat package）。

• 1961年，美國Hazeltine公司開發成功用金屬化通孔工程法的多層板製造工程技術。

• 20世紀60年代初，世界工業先進國家開始生產FR-4、FR-5玻璃纖維強化還氧樹脂基板。

14

2.1.4. 針插件式（THT）時期（1960—1975年）(2/5)

• 20世紀60年代初，最早的底部為平面矩陣排列的球形銲料引腳、晶片用模注樹脂的構裝，在美國開始研究。

• 1962年，RCA公司Wein進行了薄膜電晶體的試驗工作。並於1967年，該項研究成果成功應用於Western Electric公司的鍵盤式電話機製造中。

• 1961年貝爾（Bell）實驗室開發出利用熱壓黏合Au導體（組成結構：Ti-Pt-Au）的樑式引線接合法（beam lead bonding）。

• 1963年，HIC用扁平構裝（FP）開始問世。與此同時，扁平構裝還實現了在基板雙面的構裝。

15

2.1.4. 針插件式（THT）時期（1960—1975年）(3/5)

• 1967年，日本三洋電機公司製出用於錄音機電源的混合積體電路-IMST，並於1987年以CAIT發表，完成從模組到次系統的轉變。

• 20世紀60年代中期，LID（leadless inverted device）首先在美國誕生，這是晶片載體的最初形態。

• 20世紀60年代後半期，IBM等開展了氧化鋁多層基板的應用開發。

• 20世紀70年代中期，燒結溫度在1000℃以下的玻璃陶瓷基板（LTCC）問世。

16

2.1.4. 針插件式（THT）時期（1960—1975年）(4/5)

• 20世紀70年代中期，IBM 4000系列電腦中採用了MCM。

• 20世紀60年代中期，Motorola公司開發成功蛛網形連接（spider bonding）工程法。

• 1967年，Motorola公司、Fairchild公司分別開發出塑膠構裝的雙邊引腳式構裝（DIP）。這種構裝，又在70年代初衍生出扁平形態產品。

• 1971年，美國TI公司開發出HIC化TV用視頻電路。• 20世紀70年代初，美國通用電氣公司、Norplex公司等開發成功複合基覆銅板-CEM-1和CEM-3產品，並迅速將其推向市場。

17

2.1.4. 針插件式（THT）時期（1960—1975年）(5/5)

• T公司在世界上最先推出UV Ar+雷射直接成像設備，用於PCB圖形製作。

• 1968年前後，日本開始聚亞醯胺帶基的開發（reel to reel工程），並於20世紀70年代後成功應用於電算器、錄音機、照相機、印表機、磁帶等許多領域。

• 20世紀70年代，對PCB（特別是多層板）用材料和生產技術進行了卓有成效的研究和開發，特別是在多層黏著方法、半固化法（黏著片）的改良、覆膜電鍍（Au→Sn，Pb）等方面。

• 20世紀70年代中期，日本對高功能、高密度HIC進行了大力開發。

18

2.1.5. 表面黏著（SMT）時期（1975年—）(1/3)

• 20世紀70年代中期，為適應SMT的要求，對PCB的開發取得許多實質性進展。

• 1975年塑膠構裝的QFP（quad flat package）登場。這種表面黏著方式的QFP出現，引起了構裝技術的一次革命，表面黏著技術（SMT）從此興起、發展。

• 1978年，美國TI公司「J」型引腳式的表面黏著的PLCC（plastic leadless chip carier：塑膠無引腳晶片載體）開發成功，並進一步向窄引腳間距、多引腳數的構裝發展。

19

2.1.5. 表面黏著（SMT）時期（1975年—）(2/3)

• 1980年，富士通公司發表了莫來石（mullite）型基板的開發成果。

• 1980年開始，按平面陣列（gate array）佈置引腳的多針腳插入式構裝──針閘陣列構裝（pin grid array，PGA）開始問世。

• 1980年，用積層法實現裸晶片構裝的Pactel工程法研究成功。

• 20世紀80年代初，美國杜邦公司開發出聚亞醯胺作為絕緣基材，在其上覆有銅與黏著膠材所構成的LCC（無引腳晶片載體）。

20

2.1.5. 表面黏著（SMT）時期（1975年—）(3/3)

• 1983年，日本NEC公司於1983年在超級電腦SX-2的CPU中採用了BGA（ball grid array）。

• 1981年，IBM公司在3081型高速大型電腦設計、製造中，採用了TCM模組。

• 1984年，日本NEC公司開發成功引腳框架式連接的HIC。

• 1984年，NTT公司開發成功含有薄膜電路的copper polyimide工程法。

• 1985年，富士通42層超多層PCB的製造獲得成功。• 1986年，接觸型IC卡問世。

21

2.1.6. 高密度構裝時期（20世紀90年代初—）(1/3)

• 1988年，被稱作microwiring substrate的增層多層板，在西門子公司的大型電腦上首次採用。

• 1990年IBM公司（日本IBM）發表了稱作SLC（surface laminar circuit）的增層多層板（BUM）研製成果。

• 20世紀80年代末90年代初，多晶片組件（MCM）製造技術在世界上興起。

22

2.1.6. 高密度構裝時期（20世紀90年代初—）(2/3)

• 1992年起，美國通用電氣公司（GE公司）採用埋置晶片的薄膜多層工程製作2D高密度互連（HDI）組件，然後疊裝互連，構成幾種高可靠性大容量的3D-MCM。

• 1994年，美國Tessara公司推出μ-BGA的設計方案。• 1996年，日本SONY公司在數位相機中搭載了20個CSP構裝元件。

• 1996年，日本東芝公司在筆記本電腦中，搭載了引腳間距為1.27mm的480個引腳的T-BGA。

• 1996-1997年，為適應高密度互連（HDI）構裝的發展需要，日本眾多PCB廠家，開創出各自不同工程途徑的增層法多層板（BUM）。

23

2.1.6. 高密度構裝時期（20世紀90年代初—）(3/3)

• 1997年，日本率先將CSP（chip scale package）產品投放於市場。

• 1997年，不含溴、不含銻的綠色型PCB基材開始走向工業化，並投放市場。

• 1998年，富士通公司BGA、CSP的USP確立。• 1999-2000年，日本、美國、台灣分別對環氧

/CLAY奈米級複合材料在覆銅板中應用成果提出了專利申請。

2.2. 演變與進展的動力之一：從晶片的進步看

25

2.2.1. 積體電路的發展歷程和趨勢 (1/11)

• 1.積體電路技術的發展經歷– 圖2-3表示半導體技術的發展經歷。– 如圖2-4所示，半導體積體電路元件的進展極為迅速。

– 1985年前後，半導體積體電路技術的開發已從發展期進入到成熟期。

• 2.ASIC的種類及特徵對比– 在LSI產業中，以電晶體門陣列型為代表的用戶專用型積體電路ASIC的出現，解決了積體電路設計複雜而繁瑣的問題。

26

2.2.1. 積體電路的發展歷程和趨勢 (2/11)

27

2.2.1. 積體電路的發展歷程和趨勢 (3/11)

28

2.2.1. 積體電路的發展歷程和趨勢 (4/11)

– 下面分別針對這些ASIC加以簡單介紹。(1)GA（gate array）即電晶體門陣列型。以一個半用戶型LSI為單位，先準備好稱作母片（master slice）的矽晶片，在母片上佈線，構成邏輯電路（所謂母片是按門陣列狀將電晶體預先佈置好的矽片）。

(2)單元型IC單元型IC（cell base IC）是使最佳設計的內部邏輯、儲存及模擬迴路等，作為單元預先分配好，使其組合構成LSI。

29

2.2.1. 積體電路的發展歷程和趨勢 (5/11)

30

2.2.1. 積體電路的發展歷程和趨勢 (6/11)

(3)嵌入陣列型嵌入陣列型是將單元IC的硬巨集單元，搭載在門陣的隨機邏輯部位上所構成的ASIC，這種新型的LSI兼有高性能、高積體密度和短生產週期等特點。

(4) FPGA（field programmable gate array）現場可程式門陣列型。該IC可在開發現場將已經設計好的電路立即硬體化。

(5) IP核心系統LSI（IP-IC：intellectual propertyintegrated circuits）

31

2.2.1. 積體電路的發展歷程和趨勢 (7/11)

將已有的大單元（mega cell）或巨單元（macro cell）作為IP（intellectual property：智慧財產權）核心，從IP供應商購入，將其組合，可實現system on chip（晶片上系統）的LSI。(6)全用戶型IC（FCIC：full custom integrated

circuits）完全針對用戶要求，合理設計基本元件，使電晶體的大小達到最佳化等，實現用戶自用電路的LSI化。

32

2.2.1. 積體電路的發展歷程和趨勢 (8/11)

(7) MCM（multi chip module）將多個已做好的通用LSI及ASIC等用戶型LSI，以裸晶片的狀態搭載在按用戶要求設計並做好佈線圖形的陶瓷等多層佈線板上，對其全體進行構裝所構成的大規模混合積體電路即為MCM。

• 3.IP核心系統LSI與MCM– 伴隨著半導體積體電路積層度的提高，上述

ASIC，作為IP核心系統LSI，在其積體規模不斷擴大的同時，市場正在迅速擴大。

33

2.2.1. 積體電路的發展歷程和趨勢 (9/11)

34

2.2.1. 積體電路的發展歷程和趨勢 (10/11)

35

2.2.1. 積體電路的發展歷程和趨勢 (11/11)

• 為什麼ASIC要按MCM和IP核心系統LSI來分類呢？圖2-7對此進行了說明。

• 隨著半導體元件積層度的飛速提高，即使能實現矽上全系統（all system on silicon），MCM技術也還是不可缺少的。

36

2.2.2. 積層度與特徵尺寸 (1/4)

• 1.邏輯元件的積層度與特徵尺寸– 圖2-8中以CPU為代表，以Intel 86系列微處理器為例，表示積層度的進展，即電晶體積層度的推移和CPU結構格式的發展動向。

– 據預測，到2010年將會出現積層度為10億個電晶體、信號頻率達4GHz、性能達10×109I/s（billion instruction per second）的CPU。

• 2.記憶體元件的積層度與特徵尺寸– 圖2-10以典型記憶體DRAM為例，表示從1980年到

2002年間，儲存容量即積層度與特徵尺寸的進展。

37

2.2.2. 積層度與特徵尺寸 (2/4)

38

2.2.2. 積層度與特徵尺寸 (3/4)

39

2.2.2. 積層度與特徵尺寸 (4/4)

40

2.2.3. CPU運算頻率的提高 (1/3)• 半導體積體電路元件運算速度迅速提高，特別是作為高速資訊處理中樞的CPU，其高速化更是突飛猛進。

• 1999年初，Intel公司在86系列CISC奔騰家族中，把最高頻率為450MHz的產品（Pentium Ⅱ Xeon Processor）推向市場，此後又推出Pentium Ⅲ（1GHz，2000年）、Pentium Ⅳ（1.7GHz,2001年）而對於筆記型電腦用的廉價版mobile celeronprocessor來說，600MHz、800MHz，甚至超過1GHz的新版CPU產品也先後面世。

41

2.2.3. CPU運算頻率的提高 (2/3)

42

2.2.3. CPU運算頻率的提高 (3/3)• MIPS也不甘落後，以64b RISC系列CPU為例，2000年到2001年前後，以數位式家電用CPU為目標，工作運算頻率1GHz上市商品名為Ruby的CPU製品也已經面市。

• MCM是在同一塊基板上搭載多塊裸晶片，再共同構裝，按特定功能實現模組化。

• 隨著超小型構裝的出現及電信號模擬等技術的進步，將（250∼300）MHz的CPU以單晶片的狀態構裝在印刷電路板上可以滿足各種電子設備的要求。

43

2.2.4. 積層度與輸入／輸出（I/O）引腳數 (1/5)

44

2.2.4. 積層度與輸入／輸出（I/O）引腳數 (2/5)

• 即使儲存容量增加，但基本上來說，儲存元件的I/O引腳大致由10個位址母端引腳、若干個數據母端引腳、若干個用於晶片選擇等的控制信號端及GND•電源端構成。

• 人們正逐漸由晶片四周佈置I/O引腳的方式改為平面陣列佈置的方式。

• 現在廣泛採用的晶片電極面朝上（正裝片）、打線接合連接的方式逐漸變為平面陣列佈置銲錫墊、晶片電極面朝下（覆晶）的接合連接方式。

45

2.2.4. 積層度與輸入／輸出（I/O）引腳數 (3/5)

• 對於MCM來說，由於是將上述多個超多引腳的半導體積體電路元件在同一塊基板上共同構裝，因此，需要的引腳數會更多。

• Rent定律為經驗規律，表示在一定邏輯系統中（一塊隨機邏輯PCB，或一塊獨立的邏輯IC），其I/O引腳數與該系統（或PCB，或單塊邏輯電路）所包含的邏輯門數存在下式所表達的關係：

46

2.2.4. 積層度與輸入／輸出（I/O）引腳數 (4/5)

式中，K、γ為常數，其數值大小與所用元件、產品和系統設計等相關。通常取 K ＝ 3∼5，γ＝ 1/2 時，式（2-1）與實際符合得很好。

• 電源（包括「接地」GND端）引腳數也與積體電路技術密切相關。以Bell實驗室的樣品為例

• 對於電源引腳子數Q，還應考慮引腳上的直流壓降、噪音容限（尤其對高速電路），即要考慮R串、L串、C的作用，隨著電路的速度越來越快、工作頻率越來越高、內引腳越來越細， Q加大。

47

2.2.4. 積層度與輸入／輸出（I/O）引腳數 (5/5)

• 隨著電路積層度越來越高，邏輯電路引腳數的增加具有必然性。

48

2.2.5. 晶片功耗與電子構裝 (1/9)

• 1.晶片功耗與電子構裝的發展趨勢– 半導體積體電路元件的功耗與其工作頻率密切相關。

– 積層度和工作頻率提高引起的功耗增加遠遠超過工作電壓下降引起的功耗減小，結果，半導體積體電路元件的功耗也按摩爾定律，以每3年4倍的速度增加。

– 除需要研究開發帶有熱沉的強制空冷卻技術外，新型構裝材料、構裝結構及各種特殊冷卻技術的開發已迫在眉睫。

49

2.2.5. 晶片功耗與電子構裝 (2/9)

50

2.2.5. 晶片功耗與電子構裝 (3/9)

51

2.2.5. 晶片功耗與電子構裝 (4/9)

• 2.MCM的發熱密度與冷卻技術的進展– 伴隨著超高速元件的出現，縮短傳輸信號延遲時間的最有效方法是儘量縮短積體電路元件的佈線長度，由此也可極大地提高構裝密度。

– 根據目前發表的資料，利用空冷卻方式，具有最高發熱密度的是DEC公司VAX 9000中採用的MCM，其發熱密度達到3.5W/cm2。

– 對於高發熱MCM，看來要向空冷卻效果的極限挑戰。

52

2.2.5. 晶片功耗與電子構裝 (5/9)

53

2.2.5. 晶片功耗與電子構裝 (6/9)

54

2.2.5. 晶片功耗與電子構裝 (7/9)– 伴隨著MCM發熱密度的增大，應儘量採用熱阻低的冷卻系統以促進散熱，如圖2-16所示，逐漸按自然空冷卻→強制空冷卻→間接液冷卻→浸漬液冷卻→相變冷卻的路線變遷。

– 需要開發冷卻效率高，可保證MCM用多層佈線基板上半導體元件間溫度差儘量小的冷卻技術。

– 間接冷卻是指，使發熱的積體電路元件或構裝與散熱片等電熱部件相接觸，通過該電熱部件使產生的熱量導向冷卻板，藉助在其上流動的水進行冷卻的技術（參見圖2-16⒞）。

55

2.2.5. 晶片功耗與電子構裝 (8/9)– 浸漬液冷已經在CRAY的超級電腦中採用。相變冷卻，如採用冷媒或低熔點合金的相變冷卻技術正在研究開發中。

56

2.2.5. 晶片功耗與電子構裝 (9/9)

57

2.2.6. 半導體積體電路的發展預測 (1/2)

• 隨著微電子技術的迅猛發展，以及積體電路複雜度的增加，對電子構裝提出越來越高的要求。

• 表2-2中涉及的有關構裝的主要參數有：– (1)構裝5000個以上的高I/O數引腳。– (2)每個晶片高達75∼175W的功耗。– (3) 35mm × 35mm 的LSI晶片尺寸。– (4)發揮晶片功能，需要解決晶片內、外信號傳輸延遲及干擾問題。

58

2.2.6. 半導體積體電路的發展預測 (2/2)

2.3. 演變與發展的動力之二：從電子設備的發展看

60

2.3. 演變與發展的動力之二：從電子設備的發展看 (1/1)

• 小型、輕量、薄型、高性能是數位網路時代電子設備的發展趨勢。

• 2.3.1. 可攜式電話—行動電話• 2.3.2. 筆記型電腦• 2.3.3. 攝錄影機VTR

61

2.3.1. 可攜式電話—行動電話 (1/2)

• 1989年，美國摩托羅拉公司的小型行動電話（Motolora/Micro Tac）在日本市場上出現。

• 1989年剛出世的產品重303g；1993年出現的廉價型行動電話（1993∼1994年開始活躍在日本市場上），最輕者為220g；

• 1995年，在日本稱為「簡易型行動電話」（PHS）開始盛行。這類品種最輕量化約達到160g左右。

62

2.3.1. 可攜式電話—行動電話 (2/2)• 1996年10月，松下通信工業與NTT移動通• 信網共同開發研製出93g的行動電話，打破了「100g大關」。

• 1998年7月，69g重的數位式行動電話由日本京瓷（Kyocera）公司先拔頭籌，首先推向市場，又將當時市場上的最輕電話重量降低了10g左右。

• 一方面是採用更輕、更薄、更高佈線密度的三維立體佈線多層基板；另一方面是採用更小型化的構裝元件，減少構裝面積和重量。

63

2.3.2. 筆記型電腦 (1/3)• 日本東芝生產的最早的筆記型電腦（Toshiba/Dyna

book SSOI）於1989年率先問世。• 筆記型電腦在日本經歷約近10年的發展，主要表現在兩方面：一方面是功能性提高；二是表現在低消耗電力。

• 另一方面是在小型、輕量化方面不斷發展：最初的筆記型電腦（20世紀80年代末、90年代初的產品）重2.7kg左右，現在已發展到1.1kg左右（B5或A5尺寸型）。特殊微小的筆記型電腦已達到312g。

64

2.3.2. 筆記型電腦 (2/3)• 在筆記型電腦小型、輕量化發展中，它所用的基板（印刷電路板），也發生了很大的變化。

• 為了達到整機的輕量化，所用的多層板，迅速地向著薄型化、高密度佈線化發展，因而成為採用增層法多層板較早的產品之一。

• 日本IBM公司在90年代初，將近幾年研製成功的高密度佈線的增層法多層板（日本IBM公司稱為「SLC」，它不同於普通的通孔多層板，目前有build-up、ALIVH等多種形式），首先開始運用於筆記型電腦中。

65

2.3.2. 筆記型電腦 (3/3)

• 在筆記型電腦產品中，安裝在PCB上的半導體元件，採用高新技術微型化產品，也使PCB的密度有很大的提高，外形尺寸有大幅度的降低。

66

2.3.3. 攝錄影機VTR (1/2)• 在世界上工業發展的國家，攝錄影機（VTR）已成為家電產品市場上的重要商品之一。產品的小型、輕量化一直是市場競爭的焦點。

• 1989年首次在日本市場出現小型可攜式攝錄影機（SONY產TR-55型），其重量為790g。

• 採用高積層化的元件，使其所用的元件數量，有較大的減少。

• 攝錄影機VTR，堪稱「在消費類電子產品中集多種最先進技術為一體，而去實現產品小型、輕量化的典範」（東芝化學技術副部長青木正光語）。

67

2.3.3. 攝錄影機VTR (2/2)• 採用樹脂基增層法多層板的設計和製造技術的PCB，被認為是最具有廣闊發展前景的。

• 由於BGA、CSP、MCM的大量採用，促使構裝基板的發展趨勢是：– (1)向著三維立體佈線的多層化方向發展。– (2)向著微細圖形和微小導線間距方向發展。– (3)向著微小孔徑方向發展。– (4)多層板向薄型化方向發展。

• 為了實現更高密度，在這類板中，孔間走3條線已十分普遍。尤其是筆記型電腦的主機板，在20世紀90年代初，已實現採用孔間布設5條導線通過的設計與製造。

2.4. 電子構裝技術領域中的兩次重大變革

69

2.4. 電子構裝技術領域中的兩次重大變革(1/3)

70

2.4. 電子構裝技術領域中的兩次重大變革(2/3)

• 第一次變革出現在20世紀70年代前半期，其特徵是，由針腳插入式構裝技術（through hole mounting technology）過渡到周邊引腳（peripheral lead）型構裝的表面黏著技術（surface mounting technology）。前者的代表是兩邊佈置有雙邊引腳的DIP（dual in-line package）；後者的代表是四周邊佈置有扁平引腳的QFP（quad flat package）。

• 第二次轉變發生在20年之後，即90年代中期，其標誌是球閘陣列引腳BGA（ball grid array）型構裝的出現，與此對應的表面黏著技術與半導體積體電路技術一起跨入21世紀。

71

2.4. 電子構裝技術領域中的兩次重大變革(3/3)

• 2.4.1. 從插入式到表面黏著—第一次重大變革• 2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革

• 2.4.3. 電子構裝的第三次重大變革• 2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求

• 2.4.5. 電子構裝的發展動向

72

2.4.1. 從插入式到表面黏著—第一次重大變革 (1/3)

• 20世紀70年代後半期，隨著LSI的出現，從DIP為代表的舊式針腳插入型構裝已不能滿足多引腳的要求，作為一般民用多腳數構裝（當時為40∼100腳數左右），出現了QFP表面黏著型構裝形式。

• 除LSI之外，採用表面黏著方式的無源片式元件、半導體元件等逐漸推廣普及，進而大大推動了構裝技術的高密度化。

• 台式電腦小型、高速、多功能以及低價格化等對QFP提出更高的要求，相應出現了許多不同的構裝形式，如帶凸塊的QFP（bumpered QFP）、塑膠引腳晶片載體PLCC（plastic leaded chip carrier）等，但就其引腳的形式而論，其中以扁平型引腳構裝（QFP、SOP）及J字型引腳構裝（SOJ）為其主要形式。

73

2.4.1. 從插入式到表面黏著—第一次重大變革 (2/3)

• 這類周邊引腳型構裝結構的共同特點是，外部引腳從構裝體的周邊向外突出，因此在黏裝時，引腳本身及引腳周圍的操作都很困難，從而限制了周邊引腳黏裝型構裝的進一步發展。

• 人們開發出按平面陣列（grid array）佈置引腳的PGA（pin grid array），若採用導熱性良好的陶瓷基板，還可以適應高速度、大功耗元件的要求。

74

2.4.1. 從插入式到表面黏著—第一次重大變革 (3/3)

• 由於具有向外突出的針腳，一般採用插入式構裝而不宜採用表面黏著；若採用陶瓷基板，價格又較貴。因此，僅限於較為特殊的用途。

75

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (1/12)

• 1.BGA逐漸搶占QFP的市場– 構裝工程和高密度化均處於優勢的球閘陣列

BGA（ball grid array）構裝技術。– 隨著微處理器中搭載的ASIC的針腳數越來越多，微處理器生產廠家開始感到採用QFP在實現多針腳化方面受到的限制。

– 為適應ASIC元件多引腳化的迅速發展，以日本為中心，許多半導體廠家和構裝設備廠家把主要精力投向QFP引腳間距微細化構裝技術方面。

76

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (2/12)

– 主要困難包括銲膏的精細印刷、細間距引腳的對準、迴銲操作等。

• 2.BGA的優點– BGA的引腳採用平面陣列（閘陣）佈置，故與其他構裝技術相比，顯示出下述明顯的優越性：

• (1)與現用的QFP相比，可實現小型、多引腳化（構裝密度高），400引腳以上不太困難。

• (2)由於熔融銲料的表面張力作用，具有自對準效果，因此容易實現多引腳一次迴銲的表面構裝（80引腳等級也可以有相當大的構裝尺寸公差），因而它是很理想的表面構裝結構，見圖2-20。

77

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (3/12)

78

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (4/12)

79

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (5/12)

• (3)雖然構裝價格比QFP高，但由於構裝可靠，因構裝不良造成的重工價格幾乎為零，因此，按總的構裝價格相比，BGA占優勢。

• (4)與QFP相比，構裝操作簡單，在現有的構裝生產線（具有引腳間距0.65mm以上的構裝能力）上即可進行生產。需要的附加設備投資和人員培訓投資很低。東南亞等裝配工廠即可低價格裝配高性能電腦。

– 當時日本的專用設備廠家對BGA的反應卻不太積極，他們主要基於下述理由：

• (1)構裝之後，對中央部分的銲接結合部位不能觀察。• (2)單個構裝體的可靠性缺乏實際應用數據。

80

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (6/12)

• (3)構裝連接的可靠性缺乏實際應用數據。• (4)構裝價格較貴。

• 3.常用BGA的幾種類型– 最早開發並推廣應用的BGA形式為PBGA（plastic BGA）。

– 所謂PBGA是把PGA的針腳引腳變成便於表面構裝的球形引腳，構裝基板不採用高價的陶瓷，而採用價格便宜、跟印刷電路基板相同的、加入玻璃纖維的環氧樹脂基板，晶片電極與構裝基板佈線的連接一般採用WB方式，BGA構裝與構裝基板（PCB板）的連接採用迴銲方式。

81

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (7/12)

82

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (8/12)

– 第二種BGA形式為圖2-21中所示的TBGA（tape BGA），它可以進一步實現多引腳化和小型化。

– 所謂TBGA是採用便於封裝基板佈線圖形微細化及半導體晶片接合銲錫墊微細化的TCP技術，並改變其周邊引腳型構裝形式（可以說這是TCP的唯一缺點）為平面球閘陣列的BGA形式。

– 第三種BGA形式為FCBGA（flip chip BGA），即覆晶BGA，主要適應1000引腳以上的多引腳構裝。

83

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (9/12)

84

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (10/12)

• 為了實現構裝小型化，在上述BGA的基礎上，開發出屬於CSP系列的細間距的BGA，即FBGA（fine pitch plastic BGA）。

85

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (11/12)

86

2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (12/12)

87

2.4.3. 電子構裝的第三次重大變革 (1/4)

88

2.4.3. 電子構裝的第三次重大變革 (2/4)

• 儘管第三次變革最終以什麼形態出現目前仍無定論，但下述的發展趨勢已初見端倪：

– (1)高性能CSP構裝以其超小型、輕量化為特色，如果能在高速、多功能和低價格兩個方面兼得，CSP在LSI構裝中將會迅速推廣普及。

– (2)以晶片增層式構裝為代表的三維構裝三維立體構裝包括構裝層次的三維構裝、晶片層次的三維構裝和矽晶圓層次的三維構裝等三種。其中，如圖2-25中所示的晶片增層式三維構裝已有產品面市。

89

2.4.3. 電子構裝的第三次重大變革 (3/4)

– (3)全矽晶圓型構裝這種全新的構裝概念近一、兩年受到國內、外普遍重視。

其特點是，一改過去先劃片後構裝的工程模式，而是在完成擴散工程的矽晶圓上進行構裝佈線、佈置引腳、貼附錫球、完成構裝，最後再切分為一個一個的構裝件。

全矽晶圓型構裝可以超越傳統構裝在基板上構裝時的技術限制，採用半導體工程中的成熟技術，可以實現真正與晶片尺寸相等的構裝，便於精細化佈線、引腳間距更小，晶片縮小的同時，構裝價格也可以隨之降低。

90

2.4.3. 電子構裝的第三次重大變革 (4/4)

– (4)球型半導體涉及到半導體前工程、後工程等許多基本工程的變革，能否在技術上突破並發展為實用的構裝形式，還要經過實驗檢驗。

91

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (1/9)

• 構裝技術按兩大趨勢發展：一個趨勢適應邏輯元件的發展；另一個趨勢適應儲存元件的發展（見圖2-26）。

• 邏輯元件的發展，特別是以ASIC為代表，在超多引腳化和高密度化（小型化、薄型化）兩個方面同時對構裝技術提出要求，致使構裝技術從插入型的DIP向超多引腳型的PGA或表面黏著型的QFP方向發展。

92

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (2/9)

93

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (3/9)

• 儲存元件的發展，對構裝引腳數的要求（至今達100引腳左右）不像邏輯元件那樣高，其主要特徵為小型化、薄型化，與此相應的構裝類型應運而生。

• 邏輯元件中，最具顯著特徵的是上述以門陣列元件為代表的ASIC。

• 美國半導體工業協會（SIA）的技術發展規劃也預測，到2003年，構裝會達到3000引腳水準。

94

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (4/9)

95

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (5/9)

• 對表面構裝也提出進一步薄型化的要求。• 從小型化和便於構裝操作等方面考慮，使用

BGA或CSP（BGA/LGA的微細引腳間距型FBGA/FLGA，或QFP的衍生型QFN）的趨勢十分明顯。這其中當然也有構裝總價格比較便宜的因素。

• 為克服扁平型引腳的缺點，美國開發的產品為J字型引腳。

96

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (6/9)

97

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (7/9)

98

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (8/9)

• 由於把突出型的引腳向構裝體內部作J字形彎曲，從而解決了扁平型引腳易變形的問題。

• 當引腳數超過80時，由於意外和製造及裝配中的偏差等，互換性很難控制，因此這種形式不適用於多引腳構裝。

• 引腳數較少的構裝還是相當成功的，目前SOJ（small outline J-leaded package）是記憶體的主要構裝形式。

99

2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (9/9)

• 現在記憶體模組化（SIMM，DIMM）越來越普遍，為提高密度而進一步薄型化的TSOP正成為其主要形式。

• TSOP的基本形式為SOP，而前者幾乎就是晶片尺寸的構裝。

100

2.4.5. 電子構裝的發展動向 (1/21)

• 1.總的發展趨勢– 目前，日、美、韓、台等國已跨入圖中左上方和右上方的三角箭頭中。而中國的電子構裝處於圖中左下角DIP、PGA、QFP等初級水準，儘管用於軍事等的MCM具有較高水準，但生產規模很小。

– 從整體上看，中國的電子構裝產業比國外先進水準落後大約25年，而且差距正加速擴大。

101

2.4.5. 電子構裝的發展動向 (2/21)

102

2.4.5. 電子構裝的發展動向 (3/21)• 2.從陶瓷構裝向塑膠構裝發展

– 早期的半導體構裝多以陶瓷構裝為主，隨著半導體元件高積集化和高速化的進展、電子設備系統價格的降低以及輕、薄、短、小化的要求，近年來，塑膠構裝正逐漸占據主導地位。

• 3.構裝結構形式的發展趨勢– 從構裝結構形式的發展看，由於元件積集度的不斷提高以及構裝高密度、小型化、多引腳的進展，四邊佈置引腳的QFP已不能滿足窄間距的要求。

103

2.4.5. 電子構裝的發展動向 (4/21)

104

2.4.5. 電子構裝的發展動向 (5/21)

105

2.4.5. 電子構裝的發展動向 (6/21)

106

2.4.5. 電子構裝的發展動向 (7/21)

107

2.4.5. 電子構裝的發展動向 (8/21)– 從圖2-34可以看出，第一個發展方向是從BGA向增強

BGA，再向覆晶晶片、增層式多層基板BGA發展，目標是追求多引腳（1000以上）、高密度。

– 第二個發展方向是從BGA向MCM，再向增層式記憶體模組發展，目標是實現構裝層次的三維構裝。

– 第三個發展方向是從BGA向更窄間距引腳的CSP發展，目標是在小型化的同時，實現更高的構裝密度、更多的引腳數、更高的性能。

– 第四個發展方向是從BGA向覆晶晶片CSP，再向2晶片積層、3晶片積層方向發展，目標是實現晶片層次的三維構裝。

108

2.4.5. 電子構裝的發展動向 (9/21)– 第五個發展方向是從BGA向全矽晶圓級CSP，再向記憶體模組發展，透過全矽晶圓的構裝操作，提高密度、降低成本。

• 4.對構裝工程和構裝材料提出更高要求– 各類先進構裝結構形式的問世，對構裝工程和構裝材料提出越來越高的要求，而且涉及到薄厚膜、多層基板、微互連、構裝與封接等各個領域。

– 新的構裝結構、構裝材料及構裝工程的採用，必然帶來新的技術問題。

109

2.4.5. 電子構裝的發展動向 (10/21)

• 5.三維構裝– 三維構裝可實現超大容量儲存，利於高速信號傳輸，最大限度提高構裝密度，並有可能降低價格，因此它將成為高密度構裝發展的重點。

– (1)三維構裝的分類• 一般可按圖2-35對三維構裝進行分類。其中，構裝積層的三維構裝在歐洲、矽晶圓積層的三維構裝在美國、晶片積層的三維構裝在日本，均已有商品面市。

• 另外，日本還開發了使TCP構裝積層的三維構裝。

110

2.4.5. 電子構裝的發展動向 (11/21)

111

2.4.5. 電子構裝的發展動向 (12/21)– (2)構裝積層的三維構裝

• 構裝積層三維模組實用化的歷史已相當久遠，早在1957年，RCA公司就製成並應用了陶瓷基板模組。

• 實現三維構裝的關鍵技術，一是矽晶圓的研磨減薄技術，二是超薄晶片的輸運、裝載技術。

– (3)晶片積層的三維構裝• 晶片積層的三維構裝是利用經過研磨減薄的現有晶片，按金字塔形積層，即以晶片晶片接合（chip on chip: COC）的形式，構成三維構裝，晶片類型有SRAM、快閃記憶體等。

112

2.4.5. 電子構裝的發展動向 (13/21)

113

2.4.5. 電子構裝的發展動向 (14/21)

114

2.4.5. 電子構裝的發展動向 (15/21)

115

2.4.5. 電子構裝的發展動向 (16/21)

116

2.4.5. 電子構裝的發展動向 (17/21)

117

2.4.5. 電子構裝的發展動向 (18/21)• 晶片積層三維構裝一般採用打線接合（WB）及傳遞模注等通用技術製作。

– (4)矽晶圓積層的三維構裝• 矽晶圓積層三維構裝的主要方式是，將完成擴散的矽晶圓進行積層、加工，完成構裝，見圖2-40。

• 系統LSI技術、三維構裝技術以及微機械技術三者的有機結合，會不斷產生新的元件、構築新的系統。

118

2.4.5. 電子構裝的發展動向 (19/21)

119

2.4.5. 電子構裝的發展動向 (20/21)

120

2.4.5. 電子構裝的發展動向 (21/21)

2.5. 多晶片組件（MCM）

122

2.5. 多晶片組件（MCM）(1/1)

• 2.5.1. MCM的歷史、種類及其特徵• 2.5.2. MCM的製作工程—以MCM-D為例• 2.5.3. MCM的發展趨勢

123

2.5.1. MCM的歷史、種類及其特徵 (1/17)

• 若將多塊晶片同時搭載在陶瓷等高密度多層基板上實現整體構裝，則可以大大縮短晶片間的佈線長度，減小電氣信號傳輸延遲，這便是產生MCM的背景。

• 將電源線、GND端佈置在高密度多層佈線基板內部。該基板採用Cu薄膜多層佈線及PI等低介電常數的絕緣材料製成。該系統就是MCM。

• MCM可定義為將多個半導體積體電路元件以裸晶片的狀態搭載在不同類型的佈線板上，經整體構裝而構成的多晶片組件。

124

2.5.1. MCM的歷史、種類及其特徵 (2/17)

• 按此定義，MCM也包括在傳統的厚膜及薄膜陶瓷佈線板上搭載多個裸晶片的混合積體電路，以及在印刷電路板上搭載多個裸晶片的COB。

• 表2-4表示MCM的分類。其中⒜是IPC公司的分類法；⒝是Data Quest公司的分類法；⒞是其他分類分法。

• 其中，MCM-L即傳統意義上的COB；MCM-H是指在厚膜或薄膜佈線板上構裝裸晶片，即傳統規模的混合積體電路；MCM-C和MCM-Co（co-fired）結構完全相同，都採用生胚片共燒多層佈線板，在其上構裝裸晶片。

125

2.5.1. MCM的歷史、種類及其特徵 (3/17)

126

2.5.1. MCM的歷史、種類及其特徵 (4/17)

• MCM-L、MCM-H、MCM-C或MCM-Co的共同特點是，由於採用厚膜導體佈線，多由網版印刷形成，最小佈線寬度不能很窄，一般在100μm上下。

• 據英國調查機構BPA公司對MCM的定義，傳統規模的厚膜混合積體電路及COB等不屬於MCM的範疇，MCM僅包括圖形佈線寬度在50μm以下，採用能明顯改善電氣信號傳輸特性的薄膜多層板，進行裸晶片構裝的系統。

127

2.5.1. MCM的歷史、種類及其特徵 (5/17)

• 就構裝效率（IC晶片面積與電路板面積之比）而言，普通SMT、COB及混合積體電路一般在30%以下，而MCM超過30%。按這種定義，將MCM限定在更高密度構裝的範疇內。

128

2.5.1. MCM的歷史、種類及其特徵 (6/17)

129

2.5.1. MCM的歷史、種類及其特徵 (7/17)

130

2.5.1. MCM的歷史、種類及其特徵 (8/17)

131

2.5.1. MCM的歷史、種類及其特徵 (9/17)

132

2.5.1. MCM的歷史、種類及其特徵(10/17)

133

2.5.1. MCM的歷史、種類及其特徵(11/17)

134

2.5.1. MCM的歷史、種類及其特徵(12/17)

• 圖2-47表示MCM-D/C的斷面構造及外觀照片。其特點是，在充分保證導線、GND端性能要求的同時，可明顯改善高速信號的傳輸特性。

• 從價格考慮，MCM-L占優勢，但由於有機佈線板易吸濕，故可靠性較差；從高功能及高速信號傳輸特性考慮，MCM-D占優勢，但價格高；MCM-C不具備特殊的優勢，但綜合性能最佳。

135

2.5.1. MCM的歷史、種類及其特徵(13/17)

136

2.5.1. MCM的歷史、種類及其特徵(14/17)

• MCM的核心是基板技術。MCM-L是採用積層結構的印刷電路板（如FR-4板）作為互連基板，其I/O數一般少於100/25.4mm，主要用於工作頻率低於50MHz的場合；

• MCM-C是利用厚膜技術製作互連基板，基板材料為共燒陶瓷，其工作頻率為30∼50MHz；

• MCM-D是利用沉積金屬薄膜來形成基板的互連信號線，由於是採用與矽元件作類似的工程，其佈線密度最高，大於2000/25.4mm，主要用於高頻（>50MHz）領域。

137

2.5.1. MCM的歷史、種類及其特徵(15/17)

138

2.5.1. MCM的歷史、種類及其特徵(16/17)

• (1)MCM-L－在三種MCM中，MCM-L的成本是最低的。但是，MCM-L一旦經過塑封就無法重工，因此塑封前的測試以及已知好晶片（KGD）的獲得是相當重要的，這在某程度上提高了MCM-L的成本。

• (2)MCM-C－MCM-C的基板源於陶瓷外殼，它是一種共燒的氣密性襯底。由於陶瓷的散熱性能好，因此MCM-C的可靠性比MCM-L高。它主要用於軍事、航空、超級電腦和醫用電子領域。與MCM-L相比，MCM-C的成本要高得多。MCM-C的另一個優點是可進行多層佈線，在MCM-C方面一直處於領先地位的IBM公司的陶瓷基板的佈線達78層，這是MCM-L和MCM-D所遠遠不能比擬的。

139

2.5.1. MCM的歷史、種類及其特徵(17/17)

• (3)MCM-D－MCM-D是三種基板中成本最高的一種，成本高主要是因為其佈線採用了與晶片製造相似的工程。

140

2.5.2. MCM的製作工程—以MCM-D為例 (1/8)

• 1.MCM-D的技術特點– 三種MCM技術雖然都有各自的特點，但在許多方面存在共性，並且基本相似，主要的區別在於MCM基板製作的不同（參照表2-6）

– MCM-D的主要技術可分解如下：• (1)設計、可靠性設計等）。• (2) MCM-D專用晶片製造技術（包括KGD的獲得）。• (3) MCM-D實用工程技術（包括襯底材料、多層佈線基板的製作、多晶片組裝技術等）。

• (4) MCM-D的測試、老化技術。• (5) MCM-D的重工技術。

141

2.5.2. MCM的製作工程—以MCM-D為例 (2/8)

• 2.MCM-D的設計– 在電路設計過程中，因佈線及各種分佈參數、寄生參數帶來的信號延遲、噪音、散熱、電磁相容等問題一直是設計中的「瓶頸」，這在MCM-D的設計中也是如此。

– 採用CAD工具進行MCM-D的設計勢在必行。– 適用於MCM-D設計的EDA工具主要是美國的一些軟體公司（如Menter、Cadence、Intergraph等）的產品。

142

2.5.2. MCM的製作工程—以MCM-D為例 (3/8)

– 基於PC機的MCM工具則很少。但PC機用戶可以利用L-edit工具進行MCM-D的版圖設計。

– L-edit是一個能用於中小規模ASIC設計的版圖編輯器，它具有DRC功能，與工作站有良好的介面，其輸出版圖檔可直接用來製作MASK，這是它的優點，但它不提供電路模擬、熱分析等其他功能。

• 3.MCM-D的製造– MCM-D的製造是指從MCM-D基板製作到多晶片組裝、成品老化測試等一系列過程。其中，MCM-D基板的製作是關鍵。

143

2.5.2. MCM的製作工程—以MCM-D為例 (4/8)

144

2.5.2. MCM的製作工程—以MCM-D為例 (5/8)

– MCM-D基板製作工程，即基板多層佈線工程，可劃歸為薄膜工程。

– 多層佈線基板製作過程中，必須解決好下述幾個問題：

• 其一是層間隔離。MCM-D佈線層間介質材料通常選用聚亞醯胺。採用聚亞醯胺的好處在於能夠較佳地解決多層佈線中的平坦化問題。

• 其二是佈線層阻抗控制。考慮到MCM-D基板佈線密度高、導線較長，為減少信號延遲，必須降低佈線層阻抗（常規IC晶片的佈線阻抗為35mΩ/□）。

145

2.5.2. MCM的製作工程—以MCM-D為例 (6/8)

– 典型的MCM-D基板製作流程如下所示：

146

2.5.2. MCM的製作工程—以MCM-D為例 (7/8)

• 4.MCM-D的構裝– MCM-D通常需要採用外殼構裝形式，與常規單片IC組裝略有不同，一般需要兩次裝片、兩次接合，即基板上的多晶片組裝（與單IC晶片相同）和基板的組裝。

– 基板上的晶片接合通常採用低弧度接合工程（常規金線球銲弧高約為250∼300μm）以及覆晶（flip-chip）工程。

– TAB也是一種理想的接合方式，但其成本最高，需要專用的捲帶和專門的銲接設備。

147

2.5.2. MCM的製作工程—以MCM-D為例 (8/8)

– MCM-D的構裝可採用氣密和非氣密構裝形式。– 塑膠構裝是一種成本低廉、可行且易於批量生產的非氣密構裝形式。對於那些使用條件苛刻、功耗要求高的場合，則必須使用陶瓷外殼或金屬外殼的氣密構裝。

148

2.5.3. MCM的發展趨勢 (1/6)

• 與單晶片構裝相比，MCM可保證IC元件間的佈線最短。這對於運算頻率超過100MHz的超高速晶片來說，具有明顯的優越性。

• MCM早在80年代初期就曾以多種形式存在，最初是用於軍事。

• IBM也曾將其應用在3081型大型電腦上，採用混合電路技術把100塊IC構裝在30層陶瓷基板上，稱之為熱導組件（TCM）。

149

2.5.3. MCM的發展趨勢 (2/6)• 從前由於成本昂貴，MCM大都用於軍事、航空及大型電腦上。

• 隨著技術的進步及成本的降低，MCM有可能普及到汽車、通信、工業設備、儀器與醫療等電子系統產品上。

• MCM在各不同領域的特殊作用如下：– 軍事、航空：武器系統、汽車導航系統、衛星控制裝置、高頻雷達。

– 通信：電話、無線電傳真、通信設備、同步光纖網路。

150

2.5.3. MCM的發展趨勢 (3/6)– 儀器設備：示波器、電子顯微鏡、點火控制/溫度控制。

– 諮詢：IC記憶卡、超級電腦、大型電腦、電腦輔助設計／製造系統、個人電腦。

– 消費：投影機、攝錄放影機、數位相機、高解晰度電視機。

• MCM市場未充分擴展的原因有兩個。– 裸晶片的品質確保問題，即KGD（known good die：確保良好片）問題。

151

2.5.3. MCM的發展趨勢 (4/6)

152

2.5.3. MCM的發展趨勢 (5/6)

153

2.5.3. MCM的發展趨勢 (6/6)– 從1995年起，與晶片尺寸十分接近的CSP及

BGA等超小型構裝迅速普及，從而對MCM的發展產生制約作用。與陶瓷構裝相比，塑膠CSP及BGA等超小型構裝價格較低。

2.6. SiP與SoC

155

2.6. SiP與SoC (1/1)

• 2.6.1. 何謂SiP和SoC• 2.6.2. 單晶片路線遇到壁壘• 2.6.3. SiP和SoC的競爭• 2.6.4. SiP的發展過程• 2.6.5. 對SiP提出的疑問• 2.6.6. SiP面臨的挑戰• 2.6.7. SiP的標準化動向

156

2.6.1. 何謂SiP和SoC (1/7)

• SiP（system in package：構裝內系統，或稱系統構裝）是指將不同種類的元件，利用不同種技術，混載於同一構裝之內，由此構成系統積層構裝形式。

• 美國學者最早曾以SoP（system on package）表徵這種新型的構裝形式。但原來SOP（small outline package）特指小外形構裝（QFP的微小形式），再用同一縮寫詞容易引起混淆。

157

2.6.1. 何謂SiP和SoC (2/7)

• SoC（system on a chip：晶片上系統，或稱系統積層）這一簡稱也是經過不斷演變，逐漸形成的。

• 在電腦單晶片時代，CPU及其周邊電路搭載在同一晶片上，構成VLSI。一般稱其為系統LSI。

• 在1998年前後，這種搭載有記憶體的VLSI，不再採用系統LSI這一名稱，而是改稱為SoC，主要是突出其晶片上系統的內涵。

158

2.6.1. 何謂SiP和SoC (3/7)

159

2.6.1. 何謂SiP和SoC (4/7)

160

2.6.1. 何謂SiP和SoC (5/7)• 首先是經費方面的困難。儘管超精密加工技術不斷進展，但一味追求積集度的提高和晶片尺寸的大型化，勢必造成成品率下降；開發一種SoC產品一般在一年以上，開發週期太長；開發費用達數億日元，開發成本太高。

• 再來是智慧財產權方面的困難。開發SoC，離不開各公司的智慧財產權（IP：intellectual property），需要各核心企業之間互相交流。但各個企業因經濟效益的追求和保密限制等，彼此之間會形成壁壘。

161

2.6.1. 何謂SiP和SoC (6/7)

• 技術方面的困難。為了實現整個系統的單晶片化（SoC化），需要異種結構元件/異種工程元件混載、數位元件/模擬元件混載、處理聲音／動畫的大容量記憶體混載，還有與模擬電路相關聯的L、R、C被動元件的參數和特性受薄膜工程的限制等，存在許多難以克服的困難。

162

2.6.1. 何謂SiP和SoC (7/7)

163

2.6.2. 單晶片路線遇到壁壘 (1/4)

• 依靠半導體工程的超微細化進展，近年來LSI技術都是沿著單晶片路線，同時實現小型化、高性能和低價格，其具體實例就是SoC。

• 單晶片路線遇到下述壁壘（見圖2-53）：– (1)製作晶片的光罩價格越發昂貴。– (2)漏電流問題不好解決。– (3)不同元件的工作電壓出現剪刀差。– (4)模擬電路的縮小也有極限。

164

2.6.2. 單晶片路線遇到壁壘 (2/4)

165

2.6.2. 單晶片路線遇到壁壘 (3/4)

• 1.光罩價格越來昂貴– 0.13μm與0.18μm相比，整套光罩價格增加到2倍（見圖2-53⒜），達到約1億日元。

– 可採用電子束直接描畫製圖來代替光罩，但是，要達到實用還需要時間。

• 2.漏電流問題不好解決– 隨著特徵尺寸變小，電晶體的漏電流逐漸增大（見圖2-53⒝）。當特徵尺寸小於0.13μm時，漏電流將不容忽視，必須採取措施加以解決。

166

2.6.2. 單晶片路線遇到壁壘 (4/4)

• 3.不同元件的工作電壓出現剪刀差及模擬電路難以縮小

– 不同元件的工作電壓出現剪刀差（見圖2-53⒞），以及模擬電路難以縮小（見圖2-53⒟）。

– 特別是在邏輯電路和模擬電路混載的情況下，就會出現問題。

167

2.6.3. SiP和SoC的競爭 (1/5)• 在上述背景下，SiP從以小型化為目的構裝（如晶片積層型CSP等）脫穎而出。它與SoC相比，同樣也可以達到「系統積層化」的目的，並參與到與SoC競爭的行列（見圖2-52）。

• 初期的SiP是以製造技術開發為主體，即SiP僅是透過在同一構裝內堆積晶片（二維或三維）而實現小型化的一種構裝形式而已。

• SoC的優點是低功耗、可實現高性能、構裝面積小；SiP的優點是可實現高功能、低價格、開發供貨期短。

168

2.6.3. SiP和SoC的競爭 (2/5)

169

2.6.3. SiP和SoC的競爭 (3/5)

170

2.6.3. SiP和SoC的競爭 (4/5)

171

2.6.3. SiP和SoC的競爭 (5/5)

172

2.6.4. SiP的發展過程 (1/1)

• 2.6.4.1. 從HIC到MCM• 2.6.4.2. 從MCP到SiP• 2.6.4.3. 半導體構裝的第三次重大變革• 2.6.4.4. SiP的發展趨勢

173

2.6.4.1. 從HIC到MCM (1/8)• 在IC的發展歷史上，單晶片化與多晶片模組化不斷轉化（正確地講應該是螺旋性上昇），見圖2-58。

• 多晶片模組化最早從混合積體電路HIC（hybrid IC）開始，經過MCM、MCP，直到目前的SiP，見表2-7。

• 模組（module）這個詞在不少場合使用，通常是具有某種功能的塊體（block）的總稱。在半導體前工程中也使用工程模組化這一術語。

174

2.6.4.1. 從HIC到MCM (2/8)

175

2.6.4.1. 從HIC到MCM (3/8)

176

2.6.4.1. 從HIC到MCM (4/8)

• LSI技術中最早使用的模組大概就是MCM。• MCM代表該時代半導體技術的前端。從概念上講，MCM是將多個功能不完全的單個元件相組合，構成具有更高功能的系統。

177

2.6.4.1. 從HIC到MCM (5/8)

178

2.6.4.1. 從HIC到MCM (6/8)

179

2.6.4.1. 從HIC到MCM (7/8)

• 目前，IC構裝逐漸向微小化、晶片尺寸化、MCM、二維、三維MCP方向發展，實現系統多層構裝是其發展必然，見圖2-61。

180

2.6.4.1. 從HIC到MCM (8/8)

181

2.6.4.2. 從MCP到SiP (1/2)• MCP（multi chip package）多晶片構裝是相對

SCP（single chip package）單晶片構裝而言，而SiP（system in a package）構裝內系統是相對於SoC（system on a chip）晶片上系統而言的。

• SiP是MCP進一步發展的產物。二者的區別在於，SiP中可搭載不同類型的晶片，晶片之間可以進行信號存取和交換，從而以一個系統的規模而具備某種功能；MCP中多層的多個晶片一般同一種類型，以晶片之間不能進行信號存取和交換的記憶體為主，從整體來講為一多晶片記憶體。

182

2.6.4.2. 從MCP到SiP (2/2)

183

2.6.4.3. 半導體構裝的第三次重大變革 (1/3)

• 從半導體構裝的發展歷史看，發生過三次重大變革，如圖2-63中的三個箭頭所示。– 第一次發生在20世紀70年代中期，其特徵是，從以DIP為代表的插入式構裝發展到以QFP為代表的表面黏著式（SMT）構裝；

– 第二次發生在20世紀90年代初，其特徵是，從以QFP為代表的四周邊引出電極引腳的構裝發展到以BGA為代表的平面陣列佈置電極引腳的構裝；

– 進入21世紀，正發生第三次重大變革，其特徵是，從單晶片構裝（SCP）發展到多晶片構裝（MCP），其中特別是具有系統積體功能的三維模組構裝SiP，綜合了半導體構裝的時代特徵，必將成為今後發展的重點。

184

2.6.4.3. 半導體構裝的第三次重大變革 (2/3)

185

2.6.4.3. 半導體構裝的第三次重大變革 (3/3)• SiP的出現之所以代表了半導體構裝的第三次重大變革，主要基於下述理由：– (1)SiP與單晶片構裝（SCP）相比，可使多個構裝合而為一，從而大大減小構裝面積和I/O引腳數，縮短元件之間的佈線距離，便於元件間的資訊儲存和交換。

– (2)SiP與一般的多晶片構裝（MCP）相比，後者中多層的多個晶片一般為同一種類型，可實現下一代大容量複合記憶體；前者中可搭載不同類型的晶片。

– (3)SiP與晶片上系統（SoC）相比，二者都可實現系統積體，但前者比較容易實現不同技術過程的晶片混載，容易實現低功耗和小型化，價格較低，開發供貨期較短等，因此顯示出更大的發展潛力。

186

2.6.4.4. SiP的發展趨勢 (1/4)

187

2.6.4.4. SiP的發展趨勢 (2/4)• 構裝內系統（SiP）從以記憶體為中心的MCP（multi chip package）逐漸向記憶體與邏輯元件混載的SiP進展，經歷了從TSOP、平面型MCP、多層型MCP、多級型MCP到邏輯元件與記憶體混載的發展過程。

• SiP與SoB比較，SiP採用晶片多層，較之構裝多層可實現小型化；晶片置於同一構裝內，利於電氣性能的提高；可減少構裝基板層數、縮小構裝面積，從而可降低價格。

• SiP與SoC比較，SiP可縮短開發供貨期；降低開發費用；及時引入市場；可利用現有晶片；而且設計靈活度大，易於滿足不同的應用要求等。

188

2.6.4.4. SiP的發展趨勢 (3/4)

189

2.6.4.4. SiP的發展趨勢 (4/4)

190

2.6.5. 對SiP提出的疑問 (1/7)

• SiP作為設計技術，而不僅僅是構裝，要能廣泛地被人們所接受，必須打消關於SiP的某些疑問，克服人們一些誤解。

• 目前，對SiP提出的疑問彙總起來有下述幾項：– (1)價格能比過去便宜嗎？– (2)通用LSI能自由地組合嗎？– (3) 介面不同當如何處理？– (4)設計能簡化嗎？

191

2.6.5. 對SiP提出的疑問 (2/7)

192

2.6.5. 對SiP提出的疑問 (3/7)– (5)發熱問題不嚴重嗎？– (6)對多層晶片的尺寸要求有限制嗎？– (7)能實現高速化經、低功耗嗎？

• 對SiP的現狀及今後需要開發的課題，結合應用實例加以介紹：– 1.價格能比過去便宜嗎？

• 使用SiP的一方，最關注的要素是SiP能實現低價格。但是，這也是最容易發生誤解的環節。

• 實際上，與原來單個元件的總價格相比，SiP的價格更高。

193

2.6.5. 對SiP提出的疑問 (4/7)• 與傳統的印刷電路板上搭載單個元件的情況相比，採用SiP可減少構裝數量，這是產生上述誤解的原因。

• 從單個SiP講，今後也不能期待具有價格方面的優勢。但SiP供應方不僅著眼於LSI積體，而且著眼於將其餘個別的半導體及被動元件等周邊元件也多層化，實現高性能和低價格兼得的目標。

– 2.通用LSI能自由地組合嗎？• 人們對SiP的期待往往過高，以為只要將通用LSI晶片集合在一起，經構裝即可使用。實際上「LSI晶片集合」受到諸多制約。

194

2.6.5. 對SiP提出的疑問 (5/7)• 實現SiP的實用化，正在採用下述兩項措施：

(1)SiP中埋入的所有LSI元件由同一廠家供應；(2)電子設備廠家從不同積體電路廠家購入LSI元件，但委託第三者進行SiP組裝。

– 3.介面不同當如何處理？• 一般的SiP中，除了積體通用LSI元件之外，往往還要與ASIC等相組合。這樣，可透過ASIC的輸入輸出迴路吸收信號振幅的差異，實現不同LSI元件電氣介面的匹配。

195

2.6.5. 對SiP提出的疑問 (6/7)• 重要的課題是電氣介面的標準化。

– 4.設計能簡單化嗎？• SiP的設計看起來極為簡單，只要將現有的晶片相組合即可。但實際上，當考慮傳輸線路時，由於跨越晶片和構裝兩個層次，發生噪音的機制更為複雜。

• 今後應利用晶片和基板的並行開發，實現最佳的晶片引腳佈置和基板佈線佈置，獲得滿意的設計環境。

– 5.發熱問題不嚴重嗎？• 採用SiP使晶片儘可能高密度積體並可由此產生附加值，但從另一方面講，放熱問題更加嚴重是不可避免的，特別是在晶片多層的情況下，難以佈置有效的散熱路徑。

196

2.6.5. 對SiP提出的疑問 (7/7)• 已成功採用的SiP以用於低功耗的可攜式設備為主體，而對於發熱量大的LSI來說，還沒有很好的對策。

– 6.對多層晶片的尺寸要求有限制嗎？• 對於SiP內部晶片多層的情況，若採用打線接合（WB）方式，從下至上晶片尺寸逐漸減小，從這種意義上講，對晶片尺寸的選擇有一定限制。

• 不受晶片尺寸限制又能進行晶片之間的電氣連接，需要採用覆晶晶片（FC）法。

– 7.能實現高速化、低功耗嗎？• 透過使輸入輸出緩衝器的驅動力最佳化，與佈線長度的縮短相對應，由此達到高性能、低功耗。

197

2.6.6. SiP面臨的挑戰 (1/3)

• 第一代SiP在實現構裝的高密度化和高功能化方面是相當成功的，前者是由晶片的多層化，後者是由模組化來實現的。

• 第二代SiP的關鍵在於實現「系統多層構裝」，即，SiP不僅僅是以元件，而是以系統模組的形式出現，需要按照整體最佳化的設計原則，充分發揮系統的功能，最大限度地提高其附加值。

198

2.6.6. SiP面臨的挑戰 (2/3)

199

2.6.6. SiP面臨的挑戰 (3/3)

• 2.6.6.1. 對應多引腳、高速化的微互連技術• 2.6.6.2. 三維構裝技術• 2.6.6.3. 面向高速特性的設計環境的構築

200

2.6.6.1. 對應多引腳、高速化的微互連技術(1/2)

• 作為對應多引腳、高速化的多層晶片之間的微互連方法，COC技術及貫穿孔連接技術已達到實用化，並正在發展中（見圖2-69）。

• 為了實現SiP中晶片之間靠COC技術直接連接之目的必須解決下述幾個問題：

– (1)低價格地實現超多引腳、微細節距引腳的連接– (2)利用貫通孔技術實現多晶片間的連接– (3)微細佈線基板技術

201

2.6.6.1. 對應多引腳、高速化的微互連技術(2/2)

202

2.6.6.2. 三維構裝技術 (1/1)

• 對三維構裝技術的挑戰主要來自更薄的矽晶圓技術、散熱冷卻技術以及對系統的評價檢測技術。

– (1)更薄的矽晶圓技術– (2)散熱冷卻技術– (3)KGD及系統檢測技術

203

2.6.6.3. 面向高速特性的設計環境的構築 (1/1)

• 在信號傳輸的低頻領域，元件之間通過電流電壓傳遞的信號，按集中參數迴路理論處理就足夠了。

• 但隨著高頻化的進展，線路長度與波長之比越來越長，因此必須採用分佈參數迴路理論來處理。

• 高速傳輸的信號會向空中輻射電磁波，形成電磁輻射噪音。

• 在主要針對高速信號應用的SiP設計中，必須掌握和運用這種綜合理論。

204

2.6.7. SiP的標準化動向 (1/2)

205

2.6.7. SiP的標準化動向 (2/2)• SiP這一名稱出現在2002年前後，泛指用於系統LSI的MCP（multi chip package：多晶片構裝），其形式多樣，如小型晶片增層式FBGA/CSP、構裝多層式模組等。

• JEITA下屬的構裝技術委員會為了制定模組技術標準，首先向國際標準化會議提出將SiP所涵蓋的內容總稱為MDS（multi device subassemblie：多元件次系統），這是為了避免在某些用途再採用MCM這一名稱可能會引起混亂。

2.7. 半導體構裝技術的發展預測

207

2.7. 半導體構裝技術的發展預測 (1/1)

• 2.7.1. 構裝的作用及電子構裝工程的地位• 2.7.2. 半導體構裝技術的現狀及動向• 2.7.3. 主要半導體電子元件構裝技術的發展趨勢• 2.7.4. 今後的課題

208

2.7.1. 構裝的作用及電子構裝工程的地位 (1/3)

• 電子構裝的作用，簡單說來有以下幾點：– (1)保證電子元件正常工作，並引出其功能。– (2)保證電子元件之間資訊的正常存取，並以功能模組的形式實現其功能要求。

– (3)利用多數個功能模組之間的結合，構成系統裝置並實現其功能。

– (4)便於人與機器系統之間的資訊交流，即建立友善的人—機介面。

– (5)作為商品，透過構裝實現附加價值，以增強競爭力。

209

2.7.1. 構裝的作用及電子構裝工程的地位 (2/3)

210

2.7.1. 構裝的作用及電子構裝工程的地位 (3/3)

• 電子構裝的發展趨勢是強調系統設計，即上述不同的構裝階段，由獨立分散型向集中統一型，由單純的生產製造型向設計主導型進展。

211

2.7.2. 半導體構裝技術的現狀及動向 (1/7)

212

2.7.2. 半導體構裝技術的現狀及動向 (2/7)

213

2.7.2. 半導體構裝技術的現狀及動向 (3/7)

214

2.7.2. 半導體構裝技術的現狀及動向 (4/7)

• SiP是MCP進一步發展的產物。二者的區別在於，SiP中可搭載不同類型的晶片，晶片之間可以進行信號存取和交換，從而以一個系統的規模而具備某種功能；

• MCP中多層的多個晶片一般為同一種類型，以晶片之間不能進行信號存取和交換的記憶體為主，從整體來講為一多晶片記憶體。

215

2.7.2. 半導體構裝技術的現狀及動向 (5/7)

• 針對1.晶片保護；2.電氣功能的實現；3.通用性及構裝介面標準化；4.散熱冷卻功能這四個主要方面，簡要介紹半導體電子元件構裝技術今後的動向及主要課題等。

– 1.晶片保護• 伴隨著LSI構裝的小型化、薄型化，在構裝這一層次上，正從嚴格的氣密型構裝向簡易的樹脂構裝方向轉變。

216

2.7.2. 半導體構裝技術的現狀及動向 (6/7)

– 2.電氣功能的實現• 伴隨著LSI晶片功耗的增加及高速化，保證恰當的信號波形輸入輸出、電源接地系統的穩定、EMI減小等的重要性日益凸現。

• 特別是，為保證電源-接地系統的穩定，儘可能分別降低電感、直流電阻、寄生電容等十分重要。

– 3.通用性及構裝介面標準化• 關於引腳間距、構裝尺寸、構裝材料等與母板構裝介面的標準化越來越重要，並已提到議事日程。

217

2.7.2. 半導體構裝技術的現狀及動向 (7/7)

– 4.熱冷卻功能• 從今後的發展趨勢看，幾乎所有電子設備用LSI的功能都會增加。

• LSI的功耗在約2∼3W以上時，需要在構裝上增設散熱片或熱沉，以增強其散熱冷卻能力；

• 在5∼10W以上時必須採用強製冷卻手段；• 從50W到100W以上是空冷技術的極限。

218

2.7.3. 主要半導體電子元件構裝技術的發展趨勢 (1/5)

219

2.7.3. 主要半導體電子元件構裝技術的發展趨勢 (2/5)

• 對於邏輯元件區塊來說，門數與輸入／輸出引腳數之間的關係服從Rent定律，即

式中，為與邏輯元件區塊連接的外部信號引腳數；為邏輯元件區塊內的門數；為比例常數；為Rent常數。

220

2.7.3. 主要半導體電子元件構裝技術的發展趨勢 (3/5)

• 引腳數是決定構裝形態及構裝方式的重要因素之一。因應引腳數不同，確定最佳的構裝形態是構裝設計的重要內容。

221

2.7.3. 主要半導體電子元件構裝技術的發展趨勢 (4/5)

222

2.7.3. 主要半導體電子元件構裝技術的發展趨勢 (5/5)

• 2.7.3.1. 超小型構裝• 2.7.3.2. 超多引腳構裝• 2.7.3.3. 多晶片構裝

223

2.7.3.1. 超小型構裝 (1/4)

224

2.7.3.1. 超小型構裝 (2/4)

• 超小型構裝的引腳數預計今後會以300 pin左右為主流。

• 記憶體晶片的尺寸，為了確保價格上的競爭力，會逐漸減小，量產水準的尺寸會控制在100mm以下。

• 40引腳以下的構裝，即使採用從周邊伸出引腳的TSOP型，也不會造成構裝尺寸比晶片尺寸大得過多，因此採用BGA構裝的優勢並不大。

225

2.7.3.1. 超小型構裝 (3/4)

• 對於邏輯LSI來說，中引腳數（100∼300pin）領域，過去採用QFP構裝，其尺寸是相當大的，必須採用BGA構裝。

226

2.7.3.1. 超小型構裝 (4/4)

227

2.7.3.2. 超多引腳構裝 (1/5)

228

2.7.3.2. 超多引腳構裝 (2/5)• OA（辦公自動化）電子設備（中規模系統）用LSI已經達到500pin以上，而隨著資料處理能力（頻寬）的提高，信號引腳數要增加；

• 為防止噪音和方便供電，電源-接地用引腳數要增加，其結果，不久的將來預計1000引腳級型將成為主流。

• 對於高性能電子設備（高階系統）用LSI來說，由於性能最優先，估計引腳數將達到3000∼10000。

229

2.7.3.2. 超多引腳構裝 (3/5)

• 超多引腳構裝之所以採用平面陣列型BGA，不僅是其可以適應多引腳，而且對於高功耗和高速化都是有利的。

• 隨著電源電壓降低，功耗要增加（相當於每瓦功耗的電流增加），由於佈線微細化造成構裝內佈線電阻增大，同步信號數增加並高速化（造成SSO噪音），電源、GND電感問題更加明顯，元件內、外佈線造成的延遲、噪音等都會成為問題。

230

2.7.3.2. 超多引腳構裝 (4/5)

231

2.7.3.2. 超多引腳構裝 (5/5)

• 極力縮短元件內及構裝內電源、GND線及信號線的長度，因此採用覆晶型BGA構裝是最為有利的。

• 還必須考慮包括三維解析在內的LSI輸入、輸出設計及構裝設計等。

232

2.7.3.3. 多晶片構裝 (1/5)

233

2.7.3.3. 多晶片構裝 (2/5)

• 目前，在各類可攜式產品中正在積極採用MCP及各種類型的多層構裝。晶片多層CSP，即將多個LSI晶片多層（stacked），構成的CSP（chip size package）。

• 1998年兩晶片多層CSP問世，1999年三晶片多層CSP投入使用，2000年以後在可攜式電話及資訊設備終端廣泛採用，2001年四晶片多層CSP製品也達到實用化。

234

2.7.3.3. 多晶片構裝 (3/5)• 晶片的微互連方式，目前以打線接合（WB）為主流，凸塊連接（flip chip：覆晶）型也開始採用，今後這兩種連接方式混合存在的情況將逐漸增多。

• 晶片多層CSP不僅是構裝面積小、可實現輕量化，在功能方面，還可實現下一代大容量複合記憶體，而且，藉由將控制用LSI、快閃記憶體、SRAM等構裝於同一PKG中，也可以實現高功能系統LSI等，即達到與SoC（system on chip：晶片上系統）同樣的功能。

235

2.7.3.3. 多晶片構裝 (4/5)• 像這種將不同種類晶片混載於同一構裝中，構成構裝內系統，或稱之為系統構裝的各種形態的SiP（system in package），將逐漸推廣應用。

• 為了儘快使SiP推廣普及，需要開發的關鍵技術主要有：– (1)SiP設計環境、模擬環境的構築。其中包括(a)平面佈置圖；(b)信號輸入、輸出設計；(c)熱設計等。

– (2)SiP結構工程技術。其中包括(a)微細多層佈線技術； (b)微細多引腳微連線技術；(c)晶片再佈線、超薄型研磨、多層、貼合技術等。

236

2.7.3.3. 多晶片構裝 (5/5)– (3)檢查技術。其中包括：(a)測試簡易化技術；

(b)裸晶片檢查技術；(c)可靠性確保的檢查方法等。

237

2.7.4. 今後的課題 (1/1)

• 從總的趨勢來講，電子構裝是向著輕、薄、小尺寸、高密度、高性能方向發展。

• 半導體電子元件構裝技術今後的課題，不僅僅是構裝自身的開發，搭載晶片的構裝基板及搭載構裝的母板也需要進一步開發。

• 基板技術革新相對較慢的根本原因在於，由於印刷電路板行業的價格競爭激烈，基板廠家無力投入足夠資金用於技術開發。

參考資料:半導體電子元件構裝技術(五南)

第二部分 半導體元件構裝技術的演變與進展2.1.1. 半導體電子元件構裝技術發展歷程簡介 (1/5)2.1.1. 半導體電子元件構裝技術發展歷程簡介 (2/5)2.1.1. 半導體電子元件構裝技術發展歷程簡介 (3/5)2.1.1. 半導體電子元件構裝技術發展歷程簡介 (4/5)2.1.1. 半導體電子元件構裝技術發展歷程簡介 (5/5)2.1.2. 真空管安裝時期（1900—1950年）(1/3)2.1.2. 真空管安裝時期（1900—1950年）(2/3)2.1.2. 真空管安裝時期（1900—1950年）(3/3)2.1.3. 電晶體管構裝時期（1950—1960年）(1/3)2.1.3. 電晶體管構裝時期（1950—1960年）(2/3)2.1.3. 電晶體管構裝時期（1950—1960年）(3/3)2.1.4. 針插件式（THT）時期（1960—1975年）(1/5)2.1.4. 針插件式（THT）時期（1960—1975年）(2/5)2.1.4. 針插件式（THT）時期（1960—1975年）(3/5)2.1.4. 針插件式（THT）時期（1960—1975年）(4/5)2.1.4. 針插件式（THT）時期（1960—1975年）(5/5)2.1.5. 表面黏著（SMT）時期（1975年—）(1/3)2.1.5. 表面黏著（SMT）時期（1975年—）(2/3)2.1.5. 表面黏著（SMT）時期（1975年—）(3/3)2.1.6. 高密度構裝時期（20世紀90年代初—）(1/3)2.1.6. 高密度構裝時期（20世紀90年代初—）(2/3)2.1.6. 高密度構裝時期（20世紀90年代初—）(3/3)2.2. 演變與進展的動力之一：�從晶片的進步看2.2.1. 積體電路的發展歷程和趨勢 (1/11)2.2.1. 積體電路的發展歷程和趨勢 (2/11)2.2.1. 積體電路的發展歷程和趨勢 (3/11)2.2.1. 積體電路的發展歷程和趨勢 (4/11)2.2.1. 積體電路的發展歷程和趨勢 (5/11)2.2.1. 積體電路的發展歷程和趨勢 (6/11)2.2.1. 積體電路的發展歷程和趨勢 (7/11)2.2.1. 積體電路的發展歷程和趨勢 (8/11)2.2.1. 積體電路的發展歷程和趨勢 (9/11)2.2.1. 積體電路的發展歷程和趨勢 (10/11)2.2.1. 積體電路的發展歷程和趨勢 (11/11)2.2.2. 積層度與特徵尺寸 (1/4)2.2.2. 積層度與特徵尺寸 (2/4)2.2.2. 積層度與特徵尺寸 (3/4)2.2.2. 積層度與特徵尺寸 (4/4)2.2.3. CPU運算頻率的提高 (1/3)2.2.3. CPU運算頻率的提高 (2/3)2.2.3. CPU運算頻率的提高 (3/3)2.2.4. 積層度與輸入／輸出（I/O）引腳數 (1/5)2.2.4. 積層度與輸入／輸出（I/O）引腳數 (2/5)2.2.4. 積層度與輸入／輸出（I/O）引腳數 (3/5)2.2.4. 積層度與輸入／輸出（I/O）引腳數 (4/5)2.2.4. 積層度與輸入／輸出（I/O）引腳數 (5/5)2.2.5. 晶片功耗與電子構裝 (1/9)2.2.5. 晶片功耗與電子構裝 (2/9)2.2.5. 晶片功耗與電子構裝 (3/9)2.2.5. 晶片功耗與電子構裝 (4/9)2.2.5. 晶片功耗與電子構裝 (5/9)2.2.5. 晶片功耗與電子構裝 (6/9)2.2.5. 晶片功耗與電子構裝 (7/9)2.2.5. 晶片功耗與電子構裝 (8/9)2.2.5. 晶片功耗與電子構裝 (9/9)2.2.6. 半導體積體電路的發展預測 (1/2)2.2.6. 半導體積體電路的發展預測 (2/2)2.3. 演變與發展的動力之二：�從電子設備的發展看�2.3. 演變與發展的動力之二：從電子設備的發展看 (1/1)�2.3.1. 可攜式電話—行動電話 (1/2)2.3.1. 可攜式電話—行動電話 (2/2)2.3.2. 筆記型電腦 (1/3)2.3.2. 筆記型電腦 (2/3)2.3.2. 筆記型電腦 (3/3)2.3.3. 攝錄影機VTR (1/2)2.3.3. 攝錄影機VTR (2/2)2.4. 電子構裝技術領域中的兩次重大變革2.4. 電子構裝技術領域中的兩次重大變革 (1/3)2.4. 電子構裝技術領域中的兩次重大變革 (2/3)2.4. 電子構裝技術領域中的兩次重大變革 (3/3)2.4.1. 從插入式到表面黏著—第一次重大變革 (1/3)2.4.1. 從插入式到表面黏著—第一次重大變革 (2/3)2.4.1. 從插入式到表面黏著—第一次重大變革 (3/3)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (1/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (2/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (3/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (4/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (5/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (6/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (7/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (8/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (9/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (10/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (11/12)2.4.2. 從四邊引腳的QFP到平面陣列表面黏著—第二次重大變革 (12/12)2.4.3. 電子構裝的第三次重大變革 (1/4)2.4.3. 電子構裝的第三次重大變革 (2/4)2.4.3. 電子構裝的第三次重大變革 (3/4)2.4.3. 電子構裝的第三次重大變革 (4/4)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (1/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (2/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (3/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (4/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (5/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (6/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (7/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (8/9)2.4.4. 邏輯元件和儲存元件都對電子構裝提出更高要求 (9/9)2.4.5. 電子構裝的發展動向 (1/21)2.4.5. 電子構裝的發展動向 (2/21)2.4.5. 電子構裝的發展動向 (3/21)2.4.5. 電子構裝的發展動向 (4/21)2.4.5. 電子構裝的發展動向 (5/21)2.4.5. 電子構裝的發展動向 (6/21)2.4.5. 電子構裝的發展動向 (7/21)2.4.5. 電子構裝的發展動向 (8/21)2.4.5. 電子構裝的發展動向 (9/21)2.4.5. 電子構裝的發展動向 (10/21)2.4.5. 電子構裝的發展動向 (11/21)2.4.5. 電子構裝的發展動向 (12/21)2.4.5. 電子構裝的發展動向 (13/21)2.4.5. 電子構裝的發展動向 (14/21)2.4.5. 電子構裝的發展動向 (15/21)2.4.5. 電子構裝的發展動向 (16/21)2.4.5. 電子構裝的發展動向 (17/21)2.4.5. 電子構裝的發展動向 (18/21)2.4.5. 電子構裝的發展動向 (19/21)2.4.5. 電子構裝的發展動向 (20/21)2.4.5. 電子構裝的發展動向 (21/21)2.5. 多晶片組件（MCM）2.5. 多晶片組件（MCM）(1/1)2.5.1. MCM的歷史、種類及其特徵 (1/17)2.5.1. MCM的歷史、種類及其特徵 (2/17)2.5.1. MCM的歷史、種類及其特徵 (3/17)2.5.1. MCM的歷史、種類及其特徵 (4/17)2.5.1. MCM的歷史、種類及其特徵 (5/17)2.5.1. MCM的歷史、種類及其特徵 (6/17)2.5.1. MCM的歷史、種類及其特徵 (7/17)2.5.1. MCM的歷史、種類及其特徵 (8/17)2.5.1. MCM的歷史、種類及其特徵 (9/17)2.5.1. MCM的歷史、種類及其特徵 (10/17)2.5.1. MCM的歷史、種類及其特徵 (11/17)2.5.1. MCM的歷史、種類及其特徵 (12/17)2.5.1. MCM的歷史、種類及其特徵 (13/17)2.5.1. MCM的歷史、種類及其特徵 (14/17)2.5.1. MCM的歷史、種類及其特徵 (15/17)2.5.1. MCM的歷史、種類及其特徵 (16/17)2.5.1. MCM的歷史、種類及其特徵 (17/17)2.5.2. MCM的製作工程—以MCM-D為例 (1/8)2.5.2. MCM的製作工程—以MCM-D為例 (2/8)2.5.2. MCM的製作工程—以MCM-D為例 (3/8)2.5.2. MCM的製作工程—以MCM-D為例 (4/8)2.5.2. MCM的製作工程—以MCM-D為例 (5/8)2.5.2. MCM的製作工程—以MCM-D為例 (6/8)2.5.2. MCM的製作工程—以MCM-D為例 (7/8)2.5.2. MCM的製作工程—以MCM-D為例 (8/8)2.5.3. MCM的發展趨勢 (1/6)2.5.3. MCM的發展趨勢 (2/6)2.5.3. MCM的發展趨勢 (3/6)2.5.3. MCM的發展趨勢 (4/6)2.5.3. MCM的發展趨勢 (5/6)2.5.3. MCM的發展趨勢 (6/6)2.6. SiP與SoC2.6. SiP與SoC (1/1)2.6.1. 何謂SiP和SoC (1/7)2.6.1. 何謂SiP和SoC (2/7)2.6.1. 何謂SiP和SoC (3/7)2.6.1. 何謂SiP和SoC (4/7)2.6.1. 何謂SiP和SoC (5/7)2.6.1. 何謂SiP和SoC (6/7)2.6.1. 何謂SiP和SoC (7/7)2.6.2. 單晶片路線遇到壁壘 (1/4)2.6.2. 單晶片路線遇到壁壘 (2/4)2.6.2. 單晶片路線遇到壁壘 (3/4)2.6.2. 單晶片路線遇到壁壘 (4/4)2.6.3. SiP和SoC的競爭 (1/5)2.6.3. SiP和SoC的競爭 (2/5)2.6.3. SiP和SoC的競爭 (3/5)2.6.3. SiP和SoC的競爭 (4/5)2.6.3. SiP和SoC的競爭 (5/5)2.6.4. SiP的發展過程 (1/1)2.6.4.1. 從HIC到MCM (1/8)2.6.4.1. 從HIC到MCM (2/8)2.6.4.1. 從HIC到MCM (3/8)2.6.4.1. 從HIC到MCM (4/8)2.6.4.1. 從HIC到MCM (5/8)2.6.4.1. 從HIC到MCM (6/8)2.6.4.1. 從HIC到MCM (7/8)2.6.4.1. 從HIC到MCM (8/8)2.6.4.2. 從MCP到SiP (1/2)2.6.4.2. �