15奈米通訊NANO COMMUNICATION 19卷 No.3

主題

文章 3射頻絕緣層上矽元件在動態臨界電壓模式下的溫度效應研究Temperature-Dependent RF Characteristics of SOI Dynamic Threshold Voltage MOSFETs王生圳1、蘇　彬2、陳坤明1、黃國威1

國家奈米元件實驗室1、國立交通大學電子工程學系及電子研究所2

摘　要

本文將探討 SOI動態臨界電壓金氧半場效電晶體（SOI DT MOSFET）的射頻小訊號與雜訊特性，以及其與溫度相依的

行為表現。在低操作偏壓下，該元件的截止頻率與最大振盪頻率都呈現隨溫度上升而增加的趨勢。再者，實驗結果發

現，DT MOSFET的基底寄生元件與各端點串聯電阻對於最大振盪頻率的影響，將比對截止頻率的影響來得顯著。此

外，基底寄生電阻所產生的熱雜訊電流可能對輸出雜訊有著顯著的貢獻，因而劣化元件的最小雜訊指數。最後，本研

究成果對於 SOI DT MOSFET之射頻電路來說，亦提供了重要的設計參考與依據。

Abstract

In this study, temperature-dependent RF small-signal and noise characteristics of SOI dynamic threshold voltage (DT)

MOSFETs are experimentally examined. In the low voltage regime, both the cut-o� and maximum oscillation frequencies ( ft

and fmax ) tend to increase with temperature. In addition, the inherent body-related parasitics and the series resistance have

much more impact on fmax than ft. Besides, we found that the noise stemmed from the body resistance ( Rb ) would contribute

to the output noise current, and degrade the minimum noise figure ( NFmin ). Our study may provide insights for RF circuit

design using advanced SOI DT MOSFETs.

關鍵字／Keywords ● 動態臨界電壓金氧半場效電晶體

Dynamic Threshold-Voltage MOSFET

● 高頻雜訊

High-Frequency Noise

● 高頻小訊號

High-Frequency Small-Signal

● 絕緣層上矽

Silicon-on-Insulator

● 溫度相依

Temperature Dependence

16

主題

文章 3

前　言

由於具有低漏電與高電流驅動能力的特性，動

態臨界電壓金氧半場效電晶體（DT MOSFET, Dynamic

Threshold Voltage MOSFET）在低功率的應用上深具吸引

力 [1]。因此，DT MOSFET的直流特性與其模型化工作早

已經獲得相當廣泛的研究 [2-4]。除此之外，亦有文獻探討

其直流的溫度變化特性 [4]。

有些論文已經展示能改良 DT MOSFET特性之最佳化

SOI或 Bulk製程 [5, 6]，且其射頻應用上所需的高截止頻率

（ ft）與最大振盪頻率（ fmax）能力亦已被發表出來 [7-9]。

然而，DT MOSFET的高頻特性隨溫度改變的變化情形，

卻鮮少有人探討。

為了防止大量的漏電流流經源極與基底的接面，我

們通常會將 DT MOSFET操作在較低的閘極超限驅動電壓

（ VGT, Gate Overdrive Voltage）情形之下。因此，分析和

探討操作在此低偏壓下的射頻小訊號及雜訊特性將會是

非常重要的一環。

本研究主要針對 SOI DT MOSFET元件的射頻小訊號

與雜訊特性作一完整的實驗分析 [10]。接下來的部分將對

射頻 DT MOSFET的元件結構及高頻量測環境作一簡單的

描述，而隨後的部分則分析基底相關寄生元件和各端點

串聯電阻對其 ft和 fmax的溫變效應。接著，我們將討論元

件的高頻雜訊行為以及它與溫度相依的情形。文末，將

對本實驗作個簡單的總結。

元件與實驗描述

本實驗的射頻 SOI DT MOSFET元件是使用聯電 65奈

米 SOI技術製作而成。這些元件在光罩佈局上是採多指

狀（8個指狀為一組）和多群組（共有 16組）結構，且

每根指狀的閘極通道寬度為 1微米（ µm）。

晶圓級的雙埠共源極高頻 S 參數（S c a t t e r i n g

Parameter）和雜訊參數是使用 ATN NP5B高頻雜訊參數

量測系統搭配 Cascade微波探針進行量測所得。此外，

為了消除晶圓級量測因探針點探所需測試墊（Probing

Pad）對整體量測結果所造成之寄生效應，元件相對應的

點探測試墊空結構（Dummy Structure）之高頻 S參數會

被用於元件高頻雜訊參數的去嵌化程序中，以還原元件

真實的高頻 S參數和雜訊參數。

圖 1顯示用定電流方法（I th 50 nA × W/ L）所萃取出

臨界電壓（VT）的溫度相依關係。因為元件的費米位能

（Fermi Potential）具負溫度係數的特性 [4]，將使得各個通

道長度元件的 VT亦具有負的溫度係數。

圖 2 描繪元件的射頻小訊號和雜訊等效電路。DT

MOSFET伴隨的基底相關寄生元件包括源極和汲極的接

面電容（Cj,sb和 Cj,db）、源極接面電阻（Rj,sb）、基底電阻

（Rb）和基底轉導（gmb）。串聯電阻 Rs、Rd和 Rg可使用

先前所提出的方法來加以萃取得到 [11]，而其他參數和通

道雜訊電流 i—

d則可使用文獻[12]中所提出的方法得到。此

外，為了確保元件工作在飽和區域，我們在實驗中將給

定 VGS ( = VBS) = VDS VDD。

圖 1　SOI DT MOSFET臨界電壓和溫度的相依情形。

圖 2　SOI DT MOSFET的射頻小訊號和雜訊等效電路。

奈米通訊NANO COMMUNICATION 19卷 No.3

17

射頻絕緣層上矽元件在動態臨界電壓模式下的溫度效應研究

射頻小信號特性分析

ft與 fmax是用來評估元件射頻特性時所常用的兩個參

數。依據圖 2的等效電路，若忽略串聯電阻 Rs、Rd和 Rg

的效應並將 DT MOSFET操作在低 VDD時，下列公式將可

以分別近似表示本質 DT MOSFET的 ft與 fmax[13]：

(1)

(2)

在式 (1)和 (2)中，Cj = Cj,sb + Cj,db，

(3)

(4)

在式 (4)中，Ri為輸入電阻，而這個電阻值可以藉由

對 Re (Z11)進行最佳化求得。式 (1)和 (2)的近似表示法

在低 VDD下，gm / gmb >>1、Rb / Ri >>1、gmbRb>>Cj,db / Cj和

ωRbCj >> 1 （fmax附近）時成立。

式 (1)說明 DT MOSFET 的 ft較不會受到基底相關寄

生元件的影響。此外，在低 VDD時，因為轉導（gm）將

隨溫度上升而上升 [4, 14]，故造成 ft有正的溫度係數。另一

方面，因為 Rds / Ri 與衰減因子αDT對溫度的變化較不敏

感，因此 fmax對溫度變化的趨勢將與 ft 對溫度變化的趨

勢相仿 [13]。也就是說，在低 VDD時，ft與 fmax皆會隨著

溫度的上升而增加。

為了探討整體效應，接著考慮串聯電阻對 ft與 fmax的

影響。圖 3顯示，當電晶體的操作偏壓為 0.3伏特時，串

聯電阻對單向功率增益（U, Unilateral Power Gain）的影響

較對短路電流增益︱H21︱來得顯著，而︱H21︱和 U兩者

分別跟 ft與 fmax的大小成正向關係。跟串聯電阻比起來，

較大的輸入與輸出阻抗仍主導了電晶體的︱H21︱與 ft。串

聯電阻對 ft的不顯著影響亦可由圖 4(a)和 (b)獲得驗證。

由該圖可知對各種通道長度的元件來說，ft對溫度的變

化與 gm對溫度變化的趨勢及增加比例相仿。這結果和式

(1)所使用的假設相符，亦即說明串聯電阻對 ft的影響是

可以被忽略掉的。

然而，對於最大可使用功率 (Maximum Available

Power Gain)來說，串聯電阻對輸入和輸出端阻抗匹配的

影響卻是很大的。圖 5(a)顯示各種通道長度元件的衰減

因子αDT幾乎不隨溫度的變化而有太大的改變，所以圖

5(b)所顯示的 fmax與溫度變化關係會與串聯電阻有關。也

就是說在高溫下較大的串聯電阻將會使 fmax大大地退化。

圖 3　 (a)短路電流增益︱H21︱和 (b)單向功率增益 U在有考慮和沒有考慮串聯電阻效應時的表現。（符號：量測資料；實線：有考慮串聯電阻效應的

模擬結果；虛線：沒有考慮串聯電阻效應的模擬結果）

18

主題

文章 3

圖 6　通道雜訊 Sid和 VDD的關係作圖。

圖 4　 (a) ft和 (b) gm的溫度相依情形。（資料皆是對 T = 25 oC的數據作

正規化表示）

圖 5　 (a)αDT和 (b) fmax的溫度相依情形。（在 (b)中，資料皆是對 T = 25 oC 的數據作正規化表示）

射頻雜訊特性分析

A、通道雜訊與等效雜訊電阻

圖 6所示為萃取出來的通道雜訊電流 i—

d之功率頻譜

密度（Sid）。該功率頻譜密度通常可以表示為[15]：

(5)

其中，kB ≈ 1.38×10-23J/K為波茲曼常數，T為環境溫

度（單位為 Kelvin）、gdo為零汲極偏壓下的通道電導、γ

為雜訊因子。

此外，因為文獻 [16]顯示溫度變化對雜訊因子γ的

影響並不大，所以 Sid的溫度變化情形主要是由 gd0和 T

兩者的溫度變化程度來決定。

奈米通訊NANO COMMUNICATION 19卷 No.3

19

射頻絕緣層上矽元件在動態臨界電壓模式下的溫度效應研究

圖 7(a)和 (b)分別展示 Sid和 gd0的溫度相依特性。

在低 VDD時，由於 gd0傾向隨著溫度的上升而上升[13]，

根據式 (5) 所預期的，S id 亦會跟著上升。值得注意的

是，雖然式 (5)原先是從元件操作在強反轉區的情形下推

導而來，但在我們的實驗中，符合該式所預期的 Sid溫度

相依之實驗結果，說明該式似乎也適用於中度甚至弱反

轉偏壓時的元件上。

此外，對於傳統的 MOSFET 元件來說，通道雜訊對

等效雜訊電阻（Rn）有著顯著的影響。實際上，如果忽

略低 VDD下基底轉導的弱影響，DT MOSFET 的 Rn將近似

等同於傳統 MOSFET 元件的 Rn表示法，亦即：

(6)

其中， T0 = 290 K為參考溫度。

圖 8(a) 展示不同通道長度元件的 Rn 對溫度的變化

關係。因為 L = 60 nm元件的 VT 較 L = 120 nm和 L = 240

nm 的 VT在整個溫度範圍內大了約 0.1 V（圖 1），這裡首

先考慮 L = 120 nm和 L = 240 nm元件偏壓在 VDD = 0.3V

和 L = 60 nm元件偏壓在 VDD = 0.4 V的情形以使得各元

件有著相近的 VGT。在這樣的偏壓條件之下，我們比較圖

7(a)和圖 8(b)中所示 Sid和 g2m的溫度相依情形。因為 Sid

傾向和 g2m有著相似的溫度係數，根據式 (6)，Rn會隨著

圖 7　 (a) Sid和 (b) gd0的溫度相依情形。（資料皆是對 T = 25 oC的數據作正規化表示）

圖 8　 (a) Rn和 (b) g2m的溫度相依情形。（資料皆是對 T = 25 oC 的數據作正規化表示）

20

主題

文章 3

溫度上升而上升的原因，主要來自於因溫度上升而

增加的 Rg和 T。

如果進一步將 L = 60 nm元件的偏壓往更弱反轉

的方向移動，例如選定 VDD = 0.3 V，我們發現 g2m 隨

溫度上升而增加的速度將遠大於 Sid。這會使得式 (6)

等號右方第一項的減少部份將會抵消或超過第二項

因電阻和溫度增加而上升的效應。因此，此時 Rn傾

向於隨溫度上升而減小。這暗示存在具有零溫度係

數之 Rn的可能性，以本例來說，它將存在於 VDD =

0.3 V和 VDD = 0.4 V之間。

B、輸出雜訊電流和最小雜訊指數

不同於 Rn，最小雜訊指數（NFmin）會和基底電

阻 Rb有所關聯。雖然對於 DT MOSFET 來說，無法用

一個簡單的解析公式來描述其 NFmin，但我們可以藉

由分析 Rb對汲極端輸出雜訊電流的貢獻來判斷其影

響 NFmin的程度大小。

若將 Rb所產生的雜訊視為熱雜訊，那麼其雜訊

電流之功率頻譜密度（SiRb）將可表示為：

(7)

圖 9(a)和 (b)分別顯示萃取出來的 Rb大小和其

對應的雜訊功率頻譜密度相對於 Sid 對輸出端雜訊

電流貢獻的比例大小。我們發現對於各種通道長度

的元件來說，低 VDD下較大的 Rb會有較小的 SiRb貢

獻。值得一提的是，因為通道較短的元件垂直於通

道電流方向的基底截面積較小，所以比起通道較長

的元件會具有較大的 Rb。

另外，藉由圖 10的 Rb變化對其雜訊貢獻比例

的分析，可以得知增大 Rb將可減小其雜訊貢獻。實

際上，當 Rb很大時，DT MOSFET的雜訊等效電路將

近似於傳統 MOSFET 的等效電路，相當於可將 Rb從

等效電路中移除。因此，這暗示較大的 Rb對於 NFmin

有較小的影響。

圖 10　基底電阻的雜訊貢獻之靈敏度分析。

圖 9　 (a)基底電阻 Rb對 VDD的關係作圖；(b)基底電阻雜訊 SiRb相對於通道

雜訊 Sid對輸出端電流的貢獻比例。

奈米通訊NANO COMMUNICATION 19卷 No.3

21

射頻絕緣層上矽元件在動態臨界電壓模式下的溫度效應研究

圖 11 為 N F min 對 V D D 的關係作

圖。NFmin 在 VDD朝弱反轉方向移動時

會快速上升，這和傳統 MOSFET 有著

一致的趨勢 [17]。此外，我們的量測結

果顯示，NFmin在低 VDD下有較不顯著

的溫度相依關係。如圖 10 所示，在低

VDD下，因為 SiRb在各個溫度下對輸出

雜訊電流的貢獻並不顯著，所以 Rb 對

於 NFmin的溫度相依之貢獻亦不顯著。

結　論

本文中，我們已針對 DT MOSFET

的射頻小訊號與雜訊的溫度相依行為作

了完整的研究。在低 VDD操作區域，

因 gm 隨著溫度上升而上升之故，ft 會

具有正的溫度係數。另外，由於αDT 與 Rds / Ri 不太會

隨著溫度變化而變化，因此造成 fmax也會隨溫度上升而

增加。除此之外，實驗結果顯示基底相關寄生元件與串

聯電阻對 fmax的影響將比對 ft的影響來得大。

另一方面，在低 VDD操作區域，因 DT MOSFET 在較

高溫度時有較大的 gd0，而使得 Sid擁有正的溫度係數。

另外，與 Sid相比，在偏壓朝向弱反轉區方向移動時，增

加速度較快的 g2m會使得 Rn有機會擁有負的溫度係數。

最後，本文顯示在低 VDD操作區域，較大的 Rb值對於

NFmin的溫度相依行為之貢獻並不大。

參考文獻

[1] F. Assaderaghi, D. Sinitsky, S. A. Parke, J. Bokor, P. K.

Ko, and C. Hu, “Dynamic Threshold-voltage MOSFET

(DTMOS) for Ultra-low Voltage VLSI,” IEEE Trans.

Electron Devices, vol. 44, pp. 414-422, Mar. 1997.

[2] S. S. Rofail and K. S. Yeo, “Experimentally-based

Analytical Model of Deep Submicron LDD MOSFETs

in a Bi-MOS Hybrid-mode Environment,” IEEE Trans.

Electron Devices, vol. 44, pp. 1473-1482, Sept. 1997.

[3] J. B. Kuo, K. H. Yuan, and S. C. Lin, “Compact hreshold-

voltage Model for Short-channel Partially-Depleted (PD)

SOI Dynamic-threshold MOS (DTMOS) Devices,” IEEE

Trans. Electron Devices, vol. 49, pp. 190-196, Jan. 2002.

[4] J.-K. Lee, N.-J. Choi, C.-G. Yu, J.-P. Colinge, and J.-T.

Park, “Temperature Dependence of DTMOS Transistor

Characteristics,” Solid-State Electronics, vol. 48, pp. 183-187,

2004.

[5] C. Wann, F. Assaderaghi, R. Dennard, C. Hu, G. Shahidi,

and Y. Taur, “Channel Profile Optimization and Device

Design for Low-power High-performance Dynamic

Threshold MOSFET,” in IEDM Tech. Dig., Dec.1996, pp.

113-116.

[6] A. Shibata, T. Matsuoka, S. Kakimoto, H. Kotaki, M.

Nakono, K. Adachi, K. Ohta, and N. Hashizume, “Ultra

Low Power Supply Voltage (0.3V) Operation with Extreme

High Speed Using Bulk Dynamic Threshold Voltage

MOSFET (B-DTMOS) with Advanced Fast-signal-

transmission Shallow Well,” in Proc. Symp. VLSI Technol.

Dig. Tech. Papers, 1998, pp. 76-77.

[7] Y. Momiyama, T. Hirose, H. Kurata, K. Goto, Y.

Watanabe, and T. Sugii, “A 140 GHz ft and 60 GHz fmax

DTMOS Integrated with High-performance SOI Logic

Technology,” in IEDM Tech. Dig., 2000, pp. 451-454.

圖 11　 各種通道長度元件在不同溫度下 NFmin對 VDD的關係作圖。（資料皆是對 T = 25oC的數

據作正規化表示）

22

主題

文章 3

[8] T. Hirose, Y. Momiyama, M. Kosuhi, H. Kano, Y.

Watanabe, T. Sugii, “A 185 GHz fmax SOI DTMOS

with a New Metallic Overlay-Gate for Low-Power RF

Applications,” in IEDM Tech. Dig., 2001, pp. 33.5.1-

33.5.3.

[9] C.-Y. Chang, J.-G. Su, H.-M. Hsu, S.-C. Wong, T.-Y.

Huang, and Y.-C. Sun, “Investigation of Bulk Dynamic

Threshold-voltage MOSFET with 65 GHz ‘Nomal

Mode’ ft and 220 GHz ‘Over-drive Mode’ ft for RF

Applications,” in Symp. VLSI Technol. Dig. Tech. Paper,

2001, pp. 89-90.

[10] S.-C. Wang, P. Su, K.-M. Chen, K.-H. Liao, B.-Y.

Chen, S.-Y. Huang, C.-C. Hung, and G.-W. Huang,

“Temperature-Dependent RF Small-Signal and Noise

Characteristics of SOI Dynamic Threshold Voltage

MOSFETs,” IEEE Trans. Microw. Theory Tech., vol. 58, no.

9, pp. 2319-2325, Sep. 2010.

[11] S.-C. Wang, P. Su, K.-M. Chen, C.-T. Lin, V. Liang, and

G.-W. Huang, “On the RF Extrinsic Resistance Extraction

for Partially-depleted SOI MOSFETs,” IEEE Microwave

Wireless Comp. Lett., vol. 17, pp. 364-366, May 2007.

[12] S.-C. Wang, P. Su, K.-M. Chen, S.-Y. Huang, C.-C. Hung,

V. Liang, C.-Y. Tzeng, G.-W. Huang, “RF Small-signal

and Noise Modeling for SOI Dynamic Threshold Voltage

MOSFETs,” International Conference. on Solid State Devices and

Materials, pp. 414-415, Sep. 2008.

[13] S.-C. Wang, P. Su, K.-M. Chen, S.-Y. Huang, C.-C. Hung,

G.-W. Huang, “Temperature Dependences of RF Small-

Signal Characteristics for the SOI Dynamic Threshold

Voltage MOSFET,” Proc. 4th European Microave Integrated

Circuits Conf., pp 69-72, Sep. 2009.

[14] A. A. Osman and M. A. Osman, “Investigation of High

Temperature Effects on MOSFET Transconductance

(gm),” in Proc. 4th Int. High Temperature Electronics Conf.

(HITEC), Albuquerque, NM, pp. 301-304 , Jun. 1998.

[15] A. F. Tong, W. M. Lim, K. S. Yeo, C. B. Sia, and W. C.

Zhou, “A Scalable RFCMOS Noise Model, ” IEEE Trans.

Microwave Theory Tech., vol. 57, no. 5, pp. 1009-1019, May

2009.

[16] S.-C. Wang, P. Su, K.-M. Chen, C.-T. Lin, V. Liang,

and G.-W. Huang, “Temperature Dependence of High

Frequency Noise Behaviors for RF MOSFETs,” IEEE

Microwave Wireless Comp. Lett., vol. 18, pp. 530-532, Aug.

2008.

[17] K.-H. To, Y.-B. Park, T. Rainer,W. Brown, and M.W.

Huang, “High Frequency Noise Characteristics of RF

MOSFET’s in Subthreshold Region, in IEEE RF Integrated

Circuits Symp. Dig., pp. 163-167, Jun. 2003.