浜崎竜太郎A ryutaro@post.kek.jp

新井康夫B, 倉知郁夫B, 三好敏喜B, 小山晃広C, 島添健次C 他SOIPIXグループ (A .総研大 B. KEK C.東大工 )

SOI技術を用いた

線形増幅型イメージング検出器の開発

2016年11月10日 つくば国際会議場 第二回TIA光・量子計測シンポジウム

Development status of monolithically integrated linear-avalanche detector using SOI-technology

■ SOI (Silicon-On-Insulator) Pixel Detector

バンプボンディングによる従来のセンサ層と回路層の一体型HyBrid検出器から、2枚のシリコンウェハを貼り合わせたSOI検出器の開発を行っている

＊利点＊ ☑ 複雑な回路を載せれる ☑ 小型化、高速化 ☑ 放射線耐性、温度耐性

■ APD (Avalanche-PhotoDiode)

PN接合部に高電場を印加することにより、生成した信号（電子・正孔）を雪崩的に増倍させる。線形領域のリニアモードで駆動させる

＊利点＊ ☑ 軟X線/低強度の可視光に感度有 ☑ 10~100倍の線形増倍によるSN向上 ☑ エネルギー情報と位置情報を失わない

■ SOIAPD Pixel Detector

SOIPixel Detectorのセンサー部をアバランシェフォトダイオードの構造にすることで、内部ゲインの有し、複雑な回路が搭載可能なイメージング検出器の開発を行っている

＊利点＊ ☑ SOI Pixel検出器の利点（複雑な信号処理回路の搭載etc..） ☑ APD検出器の利点(10~100倍の線形増倍によるSN向上etc..) ☑ 素粒子物理実験をはじめ幅広いアプリケーションが可能

Reverse voltage (-V)17 17.2 17.4 17.6 17.8 18 18.2 18.4 18.6 18.8 19

Ampl

itude

(-m

V)

0

50

100

150

200

250

300

350

400

450

500

APDTEGh_apd4_retype2_4pixel

Amplitude(w/PM_amp) vs Reverse voltage

roomtemp,wavelength:650nm

OPO spot-laser response@Vop=-17.5 to -18.5V

time (s)0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1

-610

Ampl

itude

(V)

-0.4

-0.35

-0.3

-0.25

-0.2

-0.15

-0.1

-0.05

0

0.05

0.1

SOIAPD_Signal.

@650nm Laser irradiation.Vop=-17.5VVop=-18.0VVop=-18.1VVop=-18.2VVop=-18.3VVop=-18.4VVop=-18.5V

SOIAPDTestchip• FY15-1• 10×10arrays• 26um/pixelsize• N+/Pwell/Nsub.• APDforLinear-mode

2015年度に0.2um SOI-CMOSプロセスを用いて、N+/Pwell/NsubのDouble Photo Diode構造を採用した試作機を作製PN接合のエッジ部で局所的に電場を集中させるため、ガードリングは未実装

Test chip(1pixel)において、650nmの可変波長スポットレーザー(spot size:20um,Frequency:20Hz,Pulse width: 5ns）で表面酸化膜側より照射し、22.5倍の増倍を確認した

Depth (um)-100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0

Elec

tron

dens

ity (/

cm^3

)

510

610710

810

910

10101110

1210

13101410

1510

16101710

1810

1910Electron density vs detector thickness

Center position@Vop=0VCenter position@Vop=-5VCenter position@Vop=-10VCenter position@Vop=-15VCenter position@Vop=-20V

Position of x-direction-detector (um)85 90 95 100 105 110 115

Elec

tric

field

(V/c

m)

1

10

210

310

410

510

610

Electric field dependece@Vop=0V@Vop=-5V@Vop=-10V@Vop=-15V@Vop=-20V

SemiconductordevicesimulaNon• UsingHyENXSSTCADwithdevicesimulator-HyENEXSS(HyperEnvironmentforExploraNonofSemiconductorSimulaNon)-TCAD(TechnologyComputerAidedDesign)• SimulateddepletedregionandElectricfielddensityoperatedat0,-10,-20[V]•

Electrondensity@Vop=0[V] Electrondensity@Vop=-10[V] Electrondensity@Vop=-20[V]

Result• Depletedregion:7.7um@0V,51.0um@-10V,68.5um@-20V• Theelectricfieldisconcentratedattheedgeregion(~800kV/cm)

Electrondensity

ElectricfielddensityElectricfielddensity@Vop=0[V] Electricfielddensity@Vop=-10[V] Electricfielddensity@Vop=-20[V]

■ Test chip measurement ■ TCAD simulation

• 線形増幅型の2次元イメージング検出器SOIAPDのセンサ部の開発を行っている • APDの動作モード：リニアモード、APDの構造：Double Photo Diode構造を採用した • 650nmのスポットレーザーを1pixelに照射、基準バイアスから22.5倍の増倍を確認した • 空乏層の広がり方と局所電場集中において、TCADを用いて再現した

低濃度基板を使用することにより、空乏層を広げて広帯域を目指す。そこで、TCADシミュレーションを利用して、逆バイアスにおける空乏層の広がりを評価した。またPN接合エッジ部に強い局所電場(800kV/cm)の集中を再現した

■ Conclusion ■ Reference

図1. Hybrid検出器とSOI検出器

図2. 駆動電圧による増倍を表す模式図

図3. SOIAPDの模式図

図4. SOIAPDのTest chip rayout

図5. レーザー照射時の過渡応答 図6. レーザー照射時の波高値

図7.2Dにおける電子濃度、電場密度のTCADシュミュレーション

• S.L. Miller, “Ionization Rates for Holes and Electrons in Silicon,

” Phys.Rev.105,1246(1957). • R.J.McINTYRE "Multiplication Noise in Uniform Avalanche Diodes”IEEE(1966)• M.A.Karami,Tunneling in submicron CMOS single-photon avalanche diodes

Chinese optics letters(2014)