Circuits logiques programmables

  • View
    836

  • Download
    7

Embed Size (px)

Text of Circuits logiques programmables

Les composants logiques programmables

PLAN

I. II. III. IV. V.

Introduction Les mmoires vives Les mmoires mortes volution des composants programmables Les FPGA

I INTRODUCTIONIl existe deux grandes familles de circuits logiques programmables : Les mmoires programmables Les PLD (programmable logic device)

Quelques rappels : Les mmoires Une mmoire est un lment de stockage dinformation Les bits stocks sont organiss sous forme de matrice: la dimension de la mmoire est donne par le nombre de lignes fois la largeur de la ligne Chaque ligne de la mmoire est appele un mot. Elle est identifie par une adresse (numro de la ligne) Le nombre de lignes est toujours une puissance de deux Deux oprations sont possibles, sur un mot complet: La lecture (read) et lcriture (write)

Classification des mmoires

II Les Mmoires Vives : RAM

Random Acces Memory, mmoires vives Des mmoires contenant des programmes et des donnes Information disponible tant que le courant est prsent 2 types de RAM: StaticRAM ET DynamicRAMStatique Ram: Un bit = une bascule D (4 transistors) Dynamique Ram : Un bit = une capacit (1 transistor)

RAM Statiqued a ta 1 2 \d a ta

m em 2 s e le c t 1

RAM Statique : simulation

un CI Ram de 4 mots de 4 bits

NB: Les signaux cs et wr sont actifs 0 (niveau bas)

Addition horizontale de CI pour augmenter le nombre de bits d un mot

Une mmoire de 4 mots de 8 bits chacun

Addition verticale de CI pour augmenter le nombre de mots

SRAM de 8 mots de 4 bits

LES RAM DYNAMIQUE (DRAM)

Info stocke dans un condensateur sous forme de charge lectrique Plus grande intgration mais ncessite des oprations de rafrachissement. Rafrachissement= lire le bit et le rcrire environ toutes les 10nsec Avec rafrachissement Tension en volts5

320

1 0

temps

RAM dynamique Un seul transistor : gain de place Cycle complexe de lecture Lecture puis r-criture Cycle de rafrachissement

s e le c t

d a ta

Prsentation des DRAM SIMM Single In line Memory Module

III Les Mmoires mortes: Read Only Mmory

Les donnes ne peuvent tre que lues Lcriture se fait soit lors de la fabrication ou ncessite un matriel spcialis. La donne est retenue mme en absence du courant (donne non volatile)

1 Les diffrentes familles de PROM

2) PROM: Programmable ROM ROM programmable par l'utilisateur une seule fois: 1 point mmoire = fusible EPROM: PROM effaable plusieurs fois Effacement = soumettre l Eprom un rayonnement ultraviolet (UVPROM) ou un courant lectrique EEPROM Lcriture ncessite un temps 1000 + grand que dans une Ram

a) PRINCIPE DES PROM A FUSIBLE

Structure : ET fixes (les circuits de dcodage d'adresse) OU programmables (les donnes places dans la mmoire).

A D R E S S E S

00 01 10 11

Zone mmoire

ROM (suite)

PRINCIPE DES PROM A FUSIBLE Lorsque la mmoire est livre tous les fusibles sont intacts. Elle ne contient alors que des l. La programmation va consister faire sauter les fusibles aux emplacements o on souhaite mmoriser des 0 en utilisant une haute tension (gnralement 12 volts), pour faire sauter le ou les fusibles. Les PROM fusibles sont en voie de disparition

Fusibles mtalliques ou SiLignes mtalliques : interconnexions Intact Programm

Rem : Antifusibles

UV-PROM

b) PRINCIPE DES UVPROM chaque cellule mmoire lmentaire est constitue d'un transistor MOS dont la grille de commande est totalement isole dans une couche d'oxyde. Par application d'une tension suffisamment leve, qui est appele tension de programmation, on cr des lectrons chauds ou lectrons ayant une nergie suffisante pour passer au travers de cet isolant. Ces charges s'accumulent alors sur cette grille isole o elles se trouvent piges. La cellule mmoire est programme.

Grille isole

Grille de contrle

Isolant

UV-EPROM / EEPROM

Non-volatile SAMOS : Stacked MOS

Dure de rtention La qualit de l'isolant tant excellente, la dure de rtention des charges atteint au minimum 10 ans 70 C, c'est--dire jusqu' 100 fois plus 25 C On expose la puce un rayonnement ultraviolet. Les photons, communiquent leur nergie aux lectrons et leur font franchir la barrire en sens inverse

Effacement

c) Principe des EEPROM

Ce sont des PROM effaables lectriquement octet par octet si ncessaire. Les EPROM FLASH sont effaables globalement, sont plus rapides et plus simples (1 CMOS par bit) que les EEPROM. Toutes deux sont programmables en circuit.

d) Les Mmoires FLASH Mmoires non volatiles, rcriture possible (500 000 fois), capacit 8 Gigabytes. Mme structure quune Ram quipe d une alimentation de faible consommation. Contrairement au Ram, effacement par bloc de donnes et non par octet. Grande tolrance au chocs, extrmes tempratures, environnement avec beaucoup de perturbation. Utilisation: Camras digitaux, tlphones mobiles, Imprimantes, Pc portables, Applications militaires

Comparaison

IV volution du march des composants programmables

De plus en plus prsent dans le quotidien Ordinateurs, PDA GSM,GPRS,UMTS, GPS TV numrique Electronique embarque Baladeurs CD/MP3 DVD Traitement du signal

Les atouts des CLP : les standards Les standards facilitent lintgration de services : PDA + GSM GSM + MP3 UMTS + MPEG4 + MP3 + Hiperlan2 + ...

Plus de performance GSM =>GPRS =>EDGE =>UMTS Bluetooth 11 Mbits/s =>Hiperlan2 54 Mbits/s

Rduire le time to market Les produits ont une dure de vie de plus en plus faible Rduire le time to market Rutilisation pour concevoir dautres produits (rentabiliser)

REUTILISATION Approche retenue pour limiter les cots Conception dun Systme On Chip partir de blocs prdfinis : Intellectual Properties

Notion dIP (Intellectual Property) Blocs fonctionnels complexes rutilisables Hard: dj implant, dpendant de la technologies, fortement optimis Soft: dans un langage de haut niveau (VHDL, Verilog, C++), paramtrables

Normalisation des interfaces Environnement de dveloppement (co-design, co-specif, coverif) Performances moyennes (peu optimis)

Contraintes lies lutilisation dIP- connatre les fonctionnalits estimer les performances dans un systme tre sr du bon fonctionnement de lIP intgrer cet IP dans le systme valider le systme

MERCI ...

ARCHITECTURES

CONCEPTION

UTILISATION

DES

FPGA

PLANI. II. III. IV. V. VI. VII. VIII. Introduction, historique FPGA vs ASIC Architecture et conception des FPGA Famille de FPGA Altera Famille de FPGA Xilinx Autres Exemples de FPGA Utilisation des FPGA, CAO CoDesign, SORC et nouvelles Conclusion

I. INTRODUCTION

Dfinition

FPGA : Field Programmable Gate Array

En franais : Composant, constitu dun ensemble de ressources logiques lmentaires configurables pouvant tre mises en relation par un rseau dinterconnexions galement configurable

HistoriqueIXme av JC Les chinois comptent avec un boulier ! 1640 1875 1940 1946 Blaise Pascal, invente une machine mcanique additionner et soustraire : la Pascaline Sir J.W. Swan invente le tube incandescence Utilisation des premires PLL (principe tudi en 1932 par Bellescize) ENIAC 1er calculateur lectronique (18 000 tubes, tient dans un hall de 10*17m) Von Neumann prsente le concept de programme enregistr 1948 Bardeen, Brattain et Shockley (Bells Labs) inventent le transistor bipolaire 1er ordinateur le SSEC dIBM 1950 1958 1er circuit reconfigurable the fuse configurable diode matrix Harris Semiconductor Jack Kibly invente le circuit intgre, brevet Texas Fairchild dpose un brevet sur la fabrication des CI par procd Planar 1962 Famille TTL

Historique1968 Famille MOS Robert Noyce et Gordon Moore crer une startup : intel 1er PLA read only associative memory ROAM IBM 1969 1970 Neil Amstrong marche sur la Lune Introduction du terme PAL Texas Instrument 1re ROM, Harris Semiconductor 1971 1972 1973 1975 1978 1980 1981 intel, 1er UV-PROM (effaable par UV) Intel, 1er processeur : 4004 Andr Truong et Francis Grenelle mettent au point et commercialisent le 1er micro-ordinateur du monde, le Micral, made in France ! Un certain Bill Gates fonde une petite socit dinformatique : Microsoft 1re famille PAL commerciale, MMI Premiers microprocesseurs 32 bits chez intel et Motorola IBM lance le PC

Historique1983 1984 1984 1er GAL effaable lectriquement, Lattice Apple lance le Macintosh Introduction du FPGA par XILINX : le XC2000 (de 600 1500 portes) cration de la socit ALTERA Technologie CMOS UV-EPROM 1985 1992 1993 2001 2005 mise sur le march du 1er FPGA XILINX 1er FPGA Altera : le Flex 8000 (15 000 portes max) Technologie EEPROM Lancement du Virtex II Xilinx (jusqu 10 millions de portes) FPGA avec des capacits suprieures 50 millions de portes fonctionnant des frquences surpassant les 500 MHz

March des FPGAREVENUS NETS DE XILINX ET ALTERA1200000

1000000

REVENUS NETS EN $

800000

600000

400000

200000

0 1991 1992 1993 1994 1995ANNEE

1996

1997

1998

1999

2000

XILINX

ALTERA

March des FPGAPARTS DE MARCHE DES FABRICANTS DE FPGA

40

35

30

25

% 20

15

Xilinx Altera Lattice Other Actel

10

5

0 1998 1999ANNEE

2000

March des FPGAPARTS DE MARCHE DES FABRICANTS DE FPGA POUR 2000

Other 8%

Actel 6%

Lattice 14%

Xilinx 38%

Altera 34%

volution de la technologievolution de la technologie volution de la technologie

Technologie : Taille relative : Anne :

0.6 trois couches de mtal 100% 1994

0.5 tro