COMET  実験 Phase-­‐I  CDC  用  読み出しボードのファームウェア開発

   

大阪大学大学院 理学研究科 物理学専攻

久野研究室 博士前期課程2年

片山博喜  

2015年2月13日 素粒子・原子核グループ 修論発表会

1

•  イントロダクション  –  ミューオン電子転換現象  –  COMET  実験概要  –  読み出しボード(RECBE)  

•  ボード基本性能評価  –  ゲイン  –  時間分解能  –  トリガーレート耐性  

•  ファームウェア開発  •  まとめ  

2

ミューオン電子転換現象    標準理論          ：〜O(-­‐54)            →観測不可能  標準理論を超える理論：〜O(-­‐14)と予測　→観測可能    

測定原理  

μ-­‐e転換現象の発見は  新しい物理を示唆

µ− + N(A,Z ) → e− + N(A,Z )

電子の運動量を精密に測定することでミューオン電子転換事象を識別する。

P

パイ

オン

生成

標的

π/μ

ミュ

ーオ

ン静

止標

的

(2) µ− → e− νe νµ

(1) µ− + N→ e− + N背景事象：連続エネルギ

信号：単一エネルギ

ミューオンが標的内原子の1s軌道上まで落ちた後、

信号と背景事象の電子運動量分布

3

COMET  Phase-­‐I  •  2016年からJ-­‐PARCで行う。  •  Br(𝜇−  +  𝐴l  →  𝑒−  +  𝐴l)<  3.1  ×  10−15      　　　を目指す。  •  従来の上限値  　　Br(𝜇−  +  𝐴𝑢  →  𝑒−  +  𝐴𝑢)<  7  ×  10−13  

飛跡検出器(Cylindrical  DriM  Chamber)    

                       

Cylindrical  Dri,  Chamber  (CDC)

μビーム

セルサイズ 16.8mm×16.0mm  

ガス He:iso-­‐C4H10　(90:10)  

フィールドワイヤー  (GND)  

アルミニウム    (14562本)  

センスワイヤー    (HV  〜1.8kV)  

金メッキタングステン  (4986本)

運動量分解能 200keV以下  

CDCの主な仕様

4

20cm

17cm

ASD  •  Amp  Shaper  　　Discriminator  •  8ch/chip  

ADC(ADC9212)  •  分解能10bit  •  32Msps  •  8ch/chip

FPGA  •  Virtex-­‐5  •  基本的なファーム

ウェアはKEKの  　　内田先生が作成  

RJ-­‐45  •  共通動作clk付与  •  トリガー信号と  　　トリガー番号を入力  

CDCからの信号　48ch/board

トリガーシステム  からの信号  

DAQ-­‐PCへ  5

全体ブロック図      

         •  ASD  

 -­‐アナログ出力:  入力電荷を増幅し、その後電圧に変換  →　ADC    -­‐デジタル出力:  信号が入力した時にデジタル信号を生成  →　TDC  

•  ADC    -­‐波形のサンプリング　(サンプリングレート:  32MSps,  分解能:10bit)  

•  TDC    -­‐擬似１GHz　(250MHzの位相を90度ずつ変化させたクロックを使用)    -­‐FPGA内に実装

Detector  Sigs.

Vth

Analog  signal

Digital  signal

ASD  (Amp  Shaper  Discriminator)

ADC Shaped  Signal

Discriminated  Signal TDC  

1nsec

FPGA

Trigger

Ring  Buf PC

Signal  eme  and  

Trigger  eme

32Msps

エネルギー損失量

ドリフト時間

6

•  データ転送モード  Ø  Raw  Mode  

全チャンネルのADC,TDC値を  全て転送する。  波形情報が得られる。  データ量が多い。  

 Ø  Suppress  Mode  

hitしたチャンネルのみ転送する。  ADCの積分値とTDC値を早いもの  から2つを出力する。  波形情報は得られない。  データ量は少ない。  

Event  header  

data  ADC  data TDC  data  

（hit）

ch0,ch1,ch2,…                …,ch47

eme

ch0,ch1,ch2,…          　　    …,ch47

mode  ,  trig_number  ,  trig_eme  DataLength  ,  send_number

Event  Header  (12byte) Mode  ,trgTime  ,  Data  length…

channel  Header(2byte) ch#  ,size  

data ADC_SUM  ,TDC 各ch

Raw  Modeのデータフォーマット

Suppress  Modeのデータフォーマット

7

読み出しボードに対する要求  •   時間分解能 ：  1ns以下  

–  位置分解能は検出器による寄与とボードの時間分解能の寄与で決まる  –  ボードのみで制限してはいけない  

•   トリガーレート ： 〜60kHz  –  1秒間60kHz  ,  2秒間信号なし  

•   波形取得時間 :  1024ns  –  トリガーから700nsまでに信号  

•  高いADC分解能：10bit  –  パイルアップを識別するため    

RECBE:  readout  electronics  for  the  central  driM  chamber    　    of  the  Belle  II  detector  

本研究の目的  •  読み出しボードの基本性能評価を行う。  •  実験要求を満たすためにCOMET用のファームウェアを開発する。 8

性能評価項目  –  ゲイン測定  

•  設計値1.1  mV/fC  と比較  •  線形性    

–  時間分解能測定  •  実験要求　1  ns以下  

–  トリガーレート耐性  •  実験要求　60  kHz以上

9

         

•  入力電荷    ファンクション・ジェネレータを使って矩形波形を作り、    1pFのコンデンサーを通して電荷を入力している。  

　　　　入力電荷(pC)  =  入力パルスハイト(V)  ×  1(pF)    •  トリガーとテストパルス信号の時間差  

 ファンクション・ジェネレータで、トリガー信号を500  ns遅らしている。  

10

•  ゲイン測定    -­‐入力電荷を変化させ、ゲインを測定    -­‐測定値　0.98  mV/fC    -­‐ASD設計値：1.1  mV/fC　    -­‐線形性を持つ    -­‐ゲインが設計値より少し低いが近い値が得られた。  

　      →　ADC値に対する電荷量の較正に使用する。    

Input charge [pC]0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2

puls

e hi

ght [

mV]

0.4

0.6

0.8

1

1.2

1.4

1.6 / ndf 2χ 21.87 / 10Prob 0.01579p0 0.002168± 0.9051 p1 0.0004585± 0.4435

/ ndf 2χ 21.87 / 10Prob 0.01579p0 0.002168± 0.9051 p1 0.0004585± 0.4435

input charge vs pulse hight

入力電荷  (pC)

チャンネルごとのゲイン

チャンネル  (ch)

入力電荷に対するピーク値

ADCの

ピー

ク値

11

ゲイ

ン  (m

V/fC)

•  時間分解能測定    -­‐トリガー信号と波形を入力する時間差を一定にしてTDC値の差を測定    -­‐時間分解能(RMS)は0.5ns    -­‐実験要求値(1ns以下)をみたす。  

時間

分解

能(RMS)

チャンネル  (ch)

チャンネルごとの時間分解能 dtime

Entries 10000Mean -486.8RMS 0.4256

time [ns]-492 -491 -490 -489 -488 -487 -486 -485 -484 -483 -4820

1000

2000

3000

4000

5000

6000

7000

8000dtime

Entries 10000Mean -486.8RMS 0.4256

TDC

トリガー信号と入力信号の時間差  (ns) 12

•  トリガーレート耐性測定(Raw  Mode)  　トリガーレートを変化させ、入力したトリガー数と  　取得したイベント数との比率を計測した。  

       

       

 •  16kHzまでは全てのデータ取得できる。  •  16kHzの時、データ転送スピードは約101.6MB/s  •  理論値では114MB/sなので、転送速度限界近くまで速度は出ている。  

1イベント当たりのデータ量を減らすことでトリガーレート耐性を上げる。

Trigger Rate [kHz]10 12 14 16 18 20 22 24

Effic

ienc

y [%

]

65

70

75

80

85

90

95

100

Trigger Efficiency (Raw Mode)トリガーレート耐性(Raw  Mode)

OS      :Scienefic  Linux  CPU      :3.4  GHz  Intel  Core  i7  Memory    :8  GB  Trigger  Rate  :10〜24kHz  HDD      :HDS724040ALE640

テスト環境  

トリガーレート　(kHz)

13

•  新しいファームウェア機能  Ø 新ファームウェア:Semi  Suppress  Mode  –  TDCのあるチャンネルのみ転送  –  ADCは全て,TDCは2個のみ転送  

•  期待されるデータ量    シミュレーションを元にデータ量を計算  –  １トリガーあたり全チャンネルの30%でヒット  –   トリガーレート60kHz  –  1024ns分のデータ(32  Sample)を転送する      Header:  12byte  ×  60kHz  =  0.68MB/s      Data          :  48ch  ×  30%  ×  60kHz  ×  68byte  =  58.3MB/s                  　　　　　　→58.9MB/s    

 

Event  Header  (12byte) Mode  ,trgTime  ,  Data  length…

channel  Header(4byte) ch#  ,size  ,TDC#

DATA(2byte×Sample#+2byte×TDC  hit#)

ADC  ,TDC 各ch

トリガーレートが60kHzの場合でもデータ取得が見込める。 14

Trigger Rate [kHz]80 85 90 95 100 105 110 115 120

Effic

ienc

y [%

]

84

86

88

90

92

94

96

98

100

Trigger Efficiency

•  トリガーレート耐性(Semi  Suppress  Mode)  　  15チャンネル(48チャンネルの30％)に信号を入力して、  

 トリガーレートを変化させ、取得したイベント数と    取得できなかったイベント数の比を計測した。  

         

       •  105kHzまではデータを落とし始めた。  

60  kHz以上で取得可能となった。

トリガーレート耐性(Semi  Suppress  Mode)

トリガーレート　[kHz] Trigger Rate [kHz]

10 12 14 16 18 20 22 24

Effic

ienc

y [%

]

65

70

75

80

85

90

95

100

Trigger Efficiency (Raw Mode)トリガーレート耐性(Raw  Mode)

トリガーレート　[kHz]

15

•  COMET実験 Phase-­‐lは、μ-­‐e転換現象を分岐比10-­‐15で探索する実験である。  

•  Phase-­‐lは飛跡検出器としてCylindrical  DriM  Chamber  を使用する。  •  読み出しボードは、RECBE  を使用する。  •  RECBE  の基本性能評価を行った。  

–  ゲイン　0.98  mV/fC  –  時間分解能　0.5  ns  

Ø 実験要求を満たす  

–  ファームウェアの開発により、トリガーレート耐性は、16  kHzから105  kHzまで改善した。  Ø ランダムトリガーの耐性を見る必要がある。  

 •  パイルアップの評価、ランダムトリガーに対する耐性を、今後行う必要に

なる。  

16

17

ADC  I/F ASD  I/F

ADC TDC

Ring  Buffer TDC

Event  Buffer RAW

PROC

SiTCP SFP

FPGA  Virtex-­‐5

•  Ring  Buffer    8μs  

 •  Event  Buffer  

 dispatcher  to  each  module    •  RAW  

 -­‐Raw  Data  Mode    transfer  all  data        

•  PROC    -­‐Suppress  Data  Mode    transfer  only  hit  channel      and  summed  ADC  count  

18

•  ゲイン：デジタル出力    -­‐入力電荷を変化させ、ゲインを測定    -­‐測定値　1.07  ±  0.01  mV/fC    -­‐ASD設計値：1.1  mV/fC    -­‐理論値とほとんど一致    -­‐線形性を持つ  

 

Input Charge [mV]0 10 20 30 40 50

Vth

[mV]

3400

3500

3600

3700

3800

3900

4000 / ndf 2χ 30.17 / 3p0 3.326± 3852 p1 0.1003± -6.628

/ ndf 2χ 30.17 / 3p0 3.326± 3852 p1 0.1003± -6.628

Gain

channel#0 5 10 15 20 25 30 35 40 45

Gai

n [m

V/fC

]

-8.5

-8

-7.5

-7

-6.5

-6

-5.5

gain of ASD digtalout

19

COMET  Phase-­‐I  飛跡検出器に対する要求  •   高い運動量分解能 (200keV/c)  が必要  

–  Heベースのガス  

•   ヒットレートが数100kHz以下でないといけない。  →  パイルアップ制御  –  大きい内径　→　DIO電子のヒットを制御  –  内層にCFRP(炭素繊維強化プラスチック)　→　陽子のヒットを抑える。  

 •  セルサイズ  

 -­‐16.8mm×16.0mm  •  ガス  

 -­‐He:iso-­‐C4H10　(90:10)  •  フィールドワイヤー  (GND)  

 -­‐アルミニウム    -­‐14562本  

•  センスワイヤー  (HV  〜1.8kV)    -­‐金メッキタングステン    -­‐4986本  

         

Cylindrical  Dri,  Chamber  (CDC)

μビーム

20

•  データ転送  

•  Ring  Buffer    -­‐8μs分のADC,TDCのデータを蓄積    -­‐トリガー入力から過去に遡ってデータを出力  

•  データ転送範囲    -­‐FPGA内のレジスタの数値により設定    -­‐UDP通信で外部から値を変更可能       21

•  データ転送速度    トリガーレート毎に受信したデータ量とかかった時間から転送スピードを    計算した。    -­‐データ転送スピード：約730Mbps    -­‐トリガーレート50kHzに対応するにはデータ転送範囲は320ns以下    -­‐ただしボード1枚に対してDAQ-­‐PC1台必要    -­‐Raw  ModeとSuppress  Modeの中間のファームウェアが必要    

Ideal speed[kHz]0 10 20 30 40 50 60 70

Rea

l spe

ed[k

Hz]

0

10

20

30

40

50

60

70

trigger rateSampling width 320nsSampling width 480nsSampling width 640nsSampling width 800nsSampling width 1056ns

trigger rate

Ideal speed[Mbps]0 200 400 600 800 1000 1200

Rea

l spe

ed[M

bps]

0

100

200

300

400

500

600

700

800

900

1000

trigger ratedata/rate_ws10.dat

data/rate_ws15.dat

data/rate_ws20.dat

data/rate_ws25.dat

data/rate_ws33.dat

trigger rate

22

•  入力波形  　Funceon  Generator  からのパルスを1pFの  コンデンサーで微分した波形を使用した。  入力電荷(pQ)  =  入力パルスハイト(V)  ×  1(pF)      　ADC,TDCのデータは8μsリングバッファに  貯めています。Trigger信号の入力時間  から遡ってデータを転送します。    テスト時は  　　　　　 　　　　Delay　:0ns                                データ転送範囲　:1024ns  SignalとTriggerの時間差　:約800ns  

ch1:F.G.からの入力  ch2:ASDのAnalog  out  ch3:ASDのDigital  out

23

•  μ-­‐e転換現象    

 標準理論 ：分岐比  <  10-­‐54                観測不可能    標準理論を超える理論：分岐比  <  10-­‐14                  観測可能と予測  

 

 •  COMET実験  静止ミューオンから放出される  105MeV/c付近の電子を観測する    

2016年　Phase-­‐l  　(分岐比〜10-­‐15)  2020年　Phase-­‐ll　(分岐比〜10-­‐17)  

µ−+(A,Z )→ e−+(A,Z )

発見されれば新たな物理につながる。

Pe ~105MeV / c

24

•  期待されるデータ量    

 ヒットレートのシミュレーション結果を元にデータ量を計算  –  １トリガーあたり全チャンネルの30%でヒット  –   トリガーレート30KHz  

１チャンネルあたり20byte(約7サンプリング)の場合  4986ch  ×  30%  ×  30kHz  ×  20byte  =  6.6Gbit/sec    730Mbpsで読み出すのでDAQ-­‐PCが９台以上あれば読み出し可能            

25

•  セルサイズ  　　-­‐16.8mm×16.0mm  

•  ガス  　　-­‐He:iso-­‐C4H10　(90:10)  

•  Field  Wire  　　-­‐14562本  　　-­‐GND  

•  Anode  Wire  　　-­‐4986本  　　-­‐HV  　〜  +1.8kV  

•  読み出しボード  　　-­‐Belle-­‐ll  CDC  Readout  Board  (48ch)  

   Belle-­‐ll  実験のCDC用に開発されたボード  　　-­‐約110枚使用  

Cylindrical  Dri,  Chamber  (CDC)

μビーム

26

読み出しボードに対する要求  •  時間分解能 ：  1ns以下  

•  トリガーレート ：  〜50kHz  •  波形情報の取得 （1000ns分）  

–  パイルアップを識別するため

 

20cm

17cm

ASD  •  Amp  Shaper  Discriminator  •  8ch/chip  

ADC(ADC9212)  •  分解能10bit  •  32Msps  •  8ch/chip

FPGA  •  Virtex-­‐5  •  基本的なファームウェアはKEKの  　　内田先生が作成  

Ethernet  •  1Gbit/s  

27

•  新しいファームウェア機能  –  TDCのあるチャンネルのみ転送  –  TDCは早いものから２個のみ転送  –  ADCは閾値を超えた数値+前後３点の数値のみ転送  

 波形情報を得つつデータ量を減らす

ADC閾値 入力波形

時間

ADC値

前後３点も転送

28