Computer System Part 2

Bài giảng Hệ thống máy tính 22 August 2011

Nguyễn Kim Khánh - ĐHBKHN 1

NKK-HUT

Hệ thống máy tính

Chương 2KIẾN TRÚC BỘ NHỚ

22 August 2011 1

Nguyễn Kim KhánhTrường Đại học Bách khoa Hà Nội

NKK-HUT

Nội dung học phần

Chương 1. Giới thiệu chung ếChương 2. Kiến trúc bộ nhớ

Chương 3. Kiến trúc vào-ra Chương 4. Kiến trúc bộ xử lý Chương 5. Kiến trúc máy tính tiên tiến

22 August 2011 2

NKK-HUT

2.1. Tổng quan về hệ thống nhớ 2 2 Bộ nhớ bán dẫn

Nội dung

2.2. Bộ nhớ bán dẫn2.3. Bộ nhớ chính2.4. Bộ nhớ cache2.5. Bộ nhớ ảo2 6 Hệ thố l t ữ RAID

22 August 2011 3

2.6. Hệ thống lưu trữ RAID

NKK-HUT

2.1. Tổng quan về hệ thống nhớ

Vị tríBê t CPU

1. Các đặc trưng của hệ thống nhớ

Bên trong CPU: tập thanh ghi

Bộ nhớ trong: bộ nhớ chínhbộ nhớ cache

Bộ nhớ ngoài: các thiết bị nhớ

22 August 2011 4

ộ g ịDung lượngĐộ dài từ nhớ (tính bằng bit)Số lượng từ nhớ



NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp)

Đơn vị truyềnTừ nhớKhối nhớ

Phương pháp truy nhậpTruy nhập tuần tự (băng từ)Truy nhập trực tiếp (các loại đĩa)

22 August 2011 5

Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)Truy nhập liên kết (cache)

NKK-HUT


Hiệu năng (performance)Thời gian truy nhậpg y ậpChu kỳ nhớTốc độ truyền

Kiểu vật lýBộ nhớ bán dẫn

22 August 2011 6

Bộ nhớ từBộ nhớ quang

NKK-HUT


Các đặc tính vật lýKhả biến / Không khả biến g(volatile / nonvolatile)Xoá được / không xoá được

Tổ chức

22 August 2011 7

NKK-HUT

2. Phân cấp hệ thống nhớ

22 August 2011 8



NKK-HUT

Công nghệ bộ nhớ

Static RAM (SRAM)0.5ns – 2.5ns, $2000 – $5000 per GB

Dynamic RAM (DRAM)50ns – 70ns, $20 – $75 per GB

Ổ đĩa từ5ms – 20ms, $0.20 – $2 per GB

ở

22 August 2011 9

Bộ nhớ lý tưởngThời gian truy nhập như SRAMDung lượng và giá thành như ổ đĩa cứng

NKK-HUT

Ví dụ hệ thống nhớ thông dụng

22 August 2011 10

Từ trái sang phải:dung lượng tăng dầntốc độ giảm dầngiá thành/1bit giảm dần

NKK-HUT

Nguyên lý cục bộ hoá tham chiếu bộ nhớ

Trong một khoảng thời gian đủ nhỏ CPU thường chỉ tham chiếu các thông tin

ốtrong một khối nhớ cục bộVí dụ:

Cấu trúc chương trình tuần tựVòng lặp có thân nhỏCấ t ú dữ liệ ả

22 August 2011 11

Cấu trúc dữ liệu mảng

NKK-HUT

2.2. Bộ nhớ bán dẫn

Kiểu bộ nhớ Tiêuchuẩn

Khả năng xoá Cơ chế ghi Tính khả biến

1. Phân loại

Read Only Memory(ROM) Bộ nhớ

chỉ đọc Không xoá

được

Mặt nạ

Không khả biến

Programmable ROM (PROM)

Bằng điện

Erasable PROM(EPROM) Bộ nhớ

hầu như

bằng tia cực tím, cả chip

El t i ll E bl bằ điệ

22 August 2011 12

g ệchỉ đọcElectrically Erasable

PROM (EEPROM)bằng điện,

mức từng byte

Flash memoryBộ nhớđọc-ghi

bằng điện,từng khối

Random AccessMemory (RAM)

bằng điện,mức từng byte Bằng điện Khả biến



NKK-HUT

ROM (Read Only Memory)

Bộ nhớ không khả biến Lưu trữ các thông tin sau:Lưu trữ các thông tin sau:

Thư viện các chương trình conCác chương trình điều khiển hệ thống (BIOS)Các bảng chức năngVi chương trình

22 August 2011 13

NKK-HUT

Các kiểu ROM

ROM mặt nạ: thông tin được ghi khi sản xuất rất đắt

PROM (Programmable ROM)Cần thiết bị chuyên dụng để ghi bằng chương trình chỉ ghi được một lần

EPROM (E bl PROM)

22 August 2011 14

EPROM (Erasable PROM)Cần thiết bị chuyên dụng để ghi bằng chương trình ghi được nhiều lầnTrước khi ghi lại, xóa bằng tia cực tím

NKK-HUT

Các kiểu ROM (tiếp)

EEPROM (Electrically Erasable PROM)Có thể ghi theo từng byteXóa bằng điện

Flash memory (Bộ nhớ cực nhanh)Ghi theo khối

ằ

22 August 2011 15

Xóa bằng điện

NKK-HUT

RAM (Random Access Memory)

Bộ nhớ đọc-ghi (Read/Write Memory)Khả biếnKhả biếnLưu trữ thông tin tạm thờiCó hai loại: SRAM và DRAM

(Static and Dynamic)

22 August 2011 16



NKK-HUT

SRAM (Static) – RAM tĩnh

Các bit được lưu trữ bằng các Flip-Flop thông tin ổn địnhthông tin ổn định

Cấu trúc phức tạp Dung lượng chip nhỏTốc độ nhanhĐắt tiền

22 August 2011 17

Đắt tiền Dùng làm bộ nhớ cache

NKK-HUT

DRAM (Dynamic) – RAM động

Các bit được lưu trữ trên tụ điện cần phải có mạch làm tươicần phải có mạch làm tươi

Cấu trúc đơn giản Dung lượng lớnTốc độ chậm hơn Rẻ tiền hơn

22 August 2011 18

Rẻ tiền hơnDùng làm bộ nhớ chính

NKK-HUT

Một số DRAM tiên tiến

Enhanced DRAMCache DRAMCache DRAMSynchronous DRAM (SDRAM): làm việc được đồng bộ bởi xung clockDDR-SDRAM (Double Data Rate SDRAM)

22 August 2011 19

NKK-HUT

2. Tổ chức của chip nhớSơ đồ cơ bản của chip nhớ

22 August 2011 20



NKK-HUT

Các tín hiệu của chip nhớ

Các đường địa chỉ: An-1 ÷ A0 có 2n từ nhớCác đường dữ liệu: Dm-1 ÷ D0 độ dài từ nhớ = m bitDung lượng chip nhớ = 2n x m bitCác đường điều khiển:

Tín hiệu chọn chip CS (Chip Select)Tín hiệu điều khiển đọc OE (Output Enable)

22 August 2011 21

Tín hiệu điều khiển ghi WE (Write Enable)(Các tín hiệu điều khiển thường tích cực với mức 0)

NKK-HUT

Tổ chức của DRAM

Dùng n đường địa chỉ dồn kênh cho phép truyền 2n bit địa chỉphép truyền 2n bit địa chỉ Tín hiệu chọn địa chỉ hàng RAS (Row Address Select)Tín hiệu chọn địa chỉ cột CAS (Column Address Select)

22 August 2011 22

(Column Address Select)Dung lượng của DRAM= 22n x m bit

NKK-HUT

Chip nhớ

22 August 2011 23

NKK-HUT

3. Thiết kế mô-đun nhớ bán dẫn

Dung lượng chip nhớ 2n x m bitầ ế ế ểCần thiết kế để tăng dung lượng: Thiết kế tăng độ dài từ nhớThiết kế tăng số lượng từ nhớThiết kế kết hợp

22 August 2011 24



NKK-HUT

Tăng độ dài từ nhớ

VD1: Cho chip nhớ SRAM 4K x 4 bitThiết kế ô đ hớ 4K 8 bitThiết kế mô-đun nhớ 4K x 8 bit

Giải:Dung lượng chip nhớ = 212 x 4 bitchip nhớ có:

12 chân địa chỉ

22 August 2011 25

4 chân dữ liệu mô-đun nhớ cần có:

12 chân địa chỉ 8 chân dữ liệu

NKK-HUT

Ví dụ tăng độ dài từ nhớ

22 August 2011 26

NKK-HUT

Bài toán tăng độ dài từ nhớ tổng quát

Cho chip nhớ 2n x mbitCho chip nhớ 2 x mbitThiết kế mô-đun nhớ 2n x (k.m) bitDùng k chip nhớ

22 August 2011 27

NKK-HUT

Tăng số lượng từ nhớ

VD2:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô đun nhớ 8K x 8 bitThiết kế mô-đun nhớ 8K x 8 bit

Giải:Dung lượng chip nhớ = 212 x 8 bitchip nhớ có:


22 August 2011 28

8 chân dữ liệu Dung lượng mô-đun nhớ = 213 x 8 bit




NKK-HUT

Tăng số lượng từ nhớ

22 August 2011 29

G A Y0 Y10 0 0 10 1 1 01 x 1 1

NKK-HUT

Bài tập

1. Tăng số lượng từ gấp 4 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 16K x 8 bit

2. Tăng số lượng từ gấp 8 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 32K x 8 bit

22 August 2011 30

3. Thiết kế kết hợp:Cho chip nhớ SRAM 4K x 4 bitThiết kế mô-đun nhớ 8K x 8 bit

NKK-HUT

Bộ giải mã 2 4

G B A Y0 Y1 Y2 Y3

0 0 0 0 1 1 1

0 0 1 1 0 1 1

0 1 0 1 1 0 1

0 1 1 1 1 1 0

1 x x 1 1 1 1

22 August 2011 31

1 x x 1 1 1 1

NKK-HUT

2.3. Bộ nhớ chính

1. Các đặc trưng cơ bảnChứa các chương trình đang thực hiện và các

ửdữ liệu đang được sử dụngTồn tại trên mọi hệ thống máy tính Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPUDung lượng của bộ nhớ chính nhỏ hơn không

22 August 2011 32

g g ggian địa chỉ bộ nhớ mà CPU quản lý.Việc quản lý logic bộ nhớ chính tuỳ thuộc vào hệ điều hành



NKK-HUT

2. Tổ chức bộ nhớ đan xen (interleaved memory)

Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64,128 ... bit Các ngăn nhớ được tổ chức theo bytetổ chức bộ nhớ vật lý khác nhau

22 August 2011 33

NKK-HUT

m=8bit một băng nhớ tuyến tính

22 August 2011 34

NKK-HUT

m = 16bit hai băng nhớ đan xen

22 August 2011 35

NKK-HUT

m = 32bit bốn băng nhớ đan xen

22 August 2011 36



NKK-HUT

m = 64bit tám băng nhớ đan xen

22 August 2011 37

NKK-HUT

2.4. Bộ nhớ đệm nhanh (cache memory)

1. Nguyên tắc chung của cacheCache có tốc độ nhanh hơn bộ nhớ chínhCache được đặt giữa CPU và bộ nhớ chính nhằmCache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ CPU truy cập bộ nhớ Cache có thể được đặt trên chip CPU

22 August 2011 38

NKK-HUT

Ví dụ về thao tác của cache

CPU yêu cầu nội dung của ngăn nhớCPU kiểm tra trên cache với dữ liệu nàyCPU kiểm tra trên cache với dữ liệu nàyNếu có, CPU nhận dữ liệu từ cache (nhanh)Nếu không có, đọc Block nhớ chứa dữ liệu từ bộ nhớ chính vào cache

22 August 2011 39

ệ ộTiếp đó chuyển dữ liệu từ cache vào CPU

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính

22 August 2011 40



NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Bộ nhớ chính có 2N byte nhớBộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau

Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)Kích th ớc của Block 8 16 32 64 128 b te

22 August 2011 41

Kích thước của Block = 8,16,32,64,128 byte

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Một số Block của bộ nhớ chính được nạp vào các Line của cache.

ẻ ếNội dung Tag (thẻ nhớ) cho biết Block nào của bộ nhớ chính hiện đang được chứa ở Line đó. Khi CPU truy nhập (đọc/ghi) một từ nhớ, có hai khả năng xảy ra:

22 August 2011 42

Từ nhớ đó có trong cache (cache hit)Từ nhớ đó không có trong cache (cache miss).

NKK-HUT

2. Các phương pháp ánh xạ

(Chính là các phương pháp tổ chức bộ nhớ cache)Ánh xạ trực tiếp

(Direct mapping)Ánh xạ liên kết toàn phần

(Fully associative mapping)Ánh xạ liên kết tập hợp

22 August 2011 43

Ánh xạ liên kết tập hợp (Set associative mapping)

NKK-HUT

Ánh xạ trực tiếpMỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache:

B0 L00 0

B1 L1

....Bm-1 Lm-1

Bm L0

Bm+1 L1

22 August 2011 44

....Tổng quát

Bj chỉ có thể nạp vào L j mod m

m là số Line của cache.



NKK-HUT

Minh hoạ ánh xạ trực tiếp

22 August 2011 45

NKK-HUT

Đặc điểm của ánh xạ trực tiếp

Mỗi một địa chỉ N bit của bộ nhớ chính gồm ba trường:

Trường Word gồm W bit xác định một từ nhớTrường Word gồm W bit xác định một từ nhớ trong Block hay Line:

2W = kích thước của Block hay LineTrường Line gồm L bit xác định một trong số các Line trong cache:

2L = số Line trong cache = m

22 August 2011 46

Trường Tag gồm T bit:T = N - (W+L)

Bộ so sánh đơn giảnXác suất cache hit thấp

NKK-HUT

Ánh xạ liên kết toàn phần

Mỗi Block có thể nạp vào bất kỳ Linenào của cache. Địa chỉ của bộ nhớ chính bao gồm hai trường:

Trường Word giống như trường hợp ở trên.Trường Tag dùng để xác định Block của

22 August 2011 47

Trường Tag dùng để xác định Block của bộ nhớ chính.

Tag xác định Block đang nằm ở Line đó

NKK-HUT

Minh hoạ ánh xạ liên kết toàn phần

22 August 2011 48



NKK-HUT

Đặc điểm của ánh xạ liên kết toàn phần

So sánh đồng thời với tất cả các TagSo sánh đồng thời với tất cả các Tag mất nhiều thời gianXác suất cache hit cao. Bộ so sánh phức tạp.

22 August 2011 49

NKK-HUT

Ánh xạ liên kết tập hợp

Cache đươc chia thành các Tập (Set)Mỗi một Set chứa một số Lineộ ộVí dụ:

4 Line/Set 4-way associative mappingÁnh xạ theo nguyên tắc sau:

B0 S0

22 August 2011 50

B1 S1

B2 S2.......

NKK-HUT

Minh hoạ ánh xạ liên kết tập hợp

22 August 2011 51

NKK-HUT

Đặc điểm của ánh xạ liên kết tập hợp

Kích thước Block = 2W WordTrường Set có S bit dùng để xác địnhTrường Set có S bit dùng để xác định một trong số V = 2S SetTrường Tag có T bit: T = N - (W+S) Tổng quát cho cả hai phương pháp trênThông thường 2 4 8 16Lines/Set

22 August 2011 52

Thông thường 2,4,8,16Lines/Set



NKK-HUT

Ví dụ về ánh xạ địa chỉ

Không gian địa chỉ bộ nhớ chính = 4GBDung lượng bộ nhớ cache là 256KBDung lượng bộ nhớ cache là 256KBKích thước Line (Block) = 32byte. Xác định số bit của các trường địa chỉ cho ba trường hợp tổ chức:

Ánh xạ trực tiếp

22 August 2011 53

Ánh xạ trực tiếpÁnh xạ liên kết toàn phầnÁnh xạ liên kết tập hợp 4 đường

NKK-HUT

Với ánh xạ trực tiếp

Bộ nhớ chính = 4GB = 232 byte N = 32 bitCache = 256 KB = 218 byte.Line = 32 byte = 25 byte W = 5 bitSố Line trong cache = 218/ 25 = 213 Line

L = 13 bitT = 32 - (13 + 5) = 14 bit

22 August 2011 54

NKK-HUT

Với ánh xạ liên kết toàn phần

Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitSố bit của trường Tag sẽ là: T = 32 - 5 = 27 bit

22 August 2011 55

NKK-HUT

Với ánh xạ liên kết tập hợp 4 đường

Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitố 18 5 13Số Line trong cache = 218/ 25 = 213 Line

Một Set có 4 Line = 22 Linesố Set trong cache = 213/ 22 = 211 Set

S = 11 bitSố bit của trường Tag sẽ là: T = 32 - (11 + 5)

22 August 2011 56

g g ( )= 16 bit



NKK-HUT

Bài tập

Giả thiết rằng máy tính có 128KB cache tổ chức theo kiểu ánh xạ liên kết tập hợp 4-line. Cache có tất cả là 1024 Set từ S0 đếnCache có tất cả là 1024 Set từ S0 đến S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh địa chỉ cho từng byte. a) Tính số bit cho các trường địa chỉ khi truy nhập cache ?b) Xá đị h b t hớ ó đị hỉ 003D02AF

22 August 2011 57

b) Xác định byte nhớ có địa chỉ 003D02AF(16)được ánh xạ vào Set nào của cache ?

NKK-HUT

3. Thuật giải thay thế (1): Ánh xạ trực tiếp

Không phải lựa chọnMỗi Bl k hỉ á h à ột Li áMỗi Block chỉ ánh xạ vào một Line xác địnhThay thế Block ở Line đó

22 August 2011 58

NKK-HUT

Thuật giải thay thế (2): Ánh xạ liên kết

Được thực hiện bằng phần cứng (nhanh) Random: Thay thế ngẫu nhiênFIFO (First In First Out): Thay thế Block nào nằm lâu nhất ở trong Set đó LFU (Least Frequently Used): Thay thế Blocknào trong Set có số lần truy nhập ít nhất trong cùng một khoảng thời gian

22 August 2011 59

LRU (Least Recently Used): Thay thế Block ở trong Set tương ứng có thời gian lâu nhất không được tham chiếu tới. Tối ưu nhất: LRU

NKK-HUT

4. Phương pháp ghi dữ liệu khi cache hit

Ghi xuyên qua (Write-through): ghi cả cache và cả bộ nhớ chínhghi cả cache và cả bộ nhớ chínhtốc độ chậm

Ghi trả sau (Write-back): chỉ ghi ra cachetốc độ nhanh

22 August 2011 60

tốc độ nhanhkhi Block trong cache bị thay thế cần phải ghi trả cả Block về bộ nhớ chính



NKK-HUT

2.5. Bộ nhớ ảo (Virtual Memory)

Khái niệm bộ nhớ ảo: gồm bộ nhớ chính và bộ nhớ ngoài mà được CPU coi như là một bộ nhớ duy nhất (bộ nhớ chính).bộ nhớ duy nhất (bộ nhớ chính).Các kỹ thuật thực hiện bộ nhớ ảo:

Kỹ thuật phân trang (thông dụng): Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhauThông dụng: kích thước trang = 4KBytes

22 August 2011 61

Kỹ thuật phân đoạn: Chia không gian nhớ thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.

NKK-HUT

Phân trang

Phân chia bộ nhớ thành các phần có kích thước bằng nhau gọi là các khung trang

ếChia chương trình (tiến trình) thành các trangCấp phát số hiệu khung trang yêu cầu cho tiến trìnhHĐH duy trì danh sách các khung trang nhớ trống

22 August 2011 62

Tiến trình không yêu cầu các khung trang liên tiếpSử dụng bảng trang để quản lý

NKK-HUT

Cấp phát các khung trang

22 August 2011 63

NKK-HUT

Địa chỉ logic và địa chỉ vật lý của phân trang

22 August 2011 64



NKK-HUT

Nguyên tắc làm việc của bộ nhớ ảo phân trang

Phân trang theo yêu cầuKhông yêu cầu tất cả các trang của tiến trình nằm trong bộ nhớtrong bộ nhớ Chỉ nạp vào bộ nhớ những trang được yêu cầu

Lỗi trangTrang được yêu cầu không có trong bộ nhớ HĐH cần hoán đổi trang yêu cầu vàoCó thể cần hoán đổi một trang nào đó ra để lấy

22 August 2011 65

Có thể cần hoán đổi một trang nào đó ra để lấy chỗCần chọn trang để đưa ra

NKK-HUT

Thất bại

Quá nhiều tiến trình trong bộ nhớ quá nhỏHĐH tiêu tốn toàn bộ thời gian cho việc hoán ổđổi

Có ít hoặc không có công việc nào được thực hiệnĐĩa luôn luôn sángGiải pháp:

22 August 2011 66

p pThuật toán thay trangGiảm bớt số tiến trình đang chạyThêm bộ nhớ

NKK-HUT

Lợi ích

Không cần toàn bộ tiến trình nằm trong bộ nhớ để chạy

ể ổ ầCó thể hoán đổi trang được yêu cầuNhư vậy có thể chạy những tiến trình lớn hơn tổng bộ nhớ sẵn dùngBộ nhớ chính được gọi là bộ nhớ thựcN ời dù ả iá bộ hớ lớ h

22 August 2011 67

Người dùng cảm giác bộ nhớ lớn hơn bộ nhớ thực

NKK-HUT

Cấu trúc bảng trang

22 August 2011 68



NKK-HUT

2.6. Hệ thống lưu trữ - RAID

Redundant Array of Inexpensive DisksRedundant Array of Independent Disks Hệ thống nhớ dung lượng lớn

22 August 2011 69

NKK-HUT

Đặc điểm của RAID

Tập các đĩa cứng vật lý được OS coi như một ổ logic duy nhất dung lượng lớnDữ liệu được lưu trữ phân tán trên các ổ đĩa vật lý truy cập song song (nhanh)Có thể sử dụng dung lượng dư thừa để lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường

22 August 2011 70

phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng an toàn thông tin7 loại phổ biến (RAID 0 – 6)

NKK-HUT

RAID 0, 1, 2

22 August 2011 71

NKK-HUT

RAID 3 & 4

22 August 2011 72



NKK-HUT

RAID 5 & 6

22 August 2011 73

NKK-HUT

Ánh xạ dữ liệu của RAID 0

22 August 2011 74

NKK-HUT

Hết chương 2

22 August 2011 75

Documents

Computer System Part 2