UNIVERSIDAD NACIONAL PEDRO RUIZ GALLO

FACULTAD DE CIENCIAS FISICAS Y MATEMATICAS

ESCUELA PROFESIONAL INGENERIA ELECTRONICA

INTEGRANTES:

Ocaña Muñoz Leoncio 102082-GCoronel Rimarachin Yoner 101741-GGarcía Portocarrero Raúl 105576-k

Docente: Chiclayo Padilla Hugo

Curso: Circuitos Digitales

Tema: Combersor Analogico-Digital y Digital-Analogo

Lambayeque, 2012

Conversor Digital-Analógico:

Los conversores Digitales-Analógicos (DAC) son útiles para transformar datos guardados, trasmitidos o resultantes de algún procedimiento digital, en señales analógicas (generalmente en voltajes o corrientes) para control, desplegado de información, o cualquier otro tipo de procedimiento analógico.

B¿ V out

V ref

Fig. 1. Conversor D/A ideal.

La Figura 1 muestra un esquema de un conversor D/A ideal.

En la entrada B¿= [bn−1 , bn−2 ,…, b0] es una palabra de “n” bits que representa un valor positivo, V ref un voltaje y la salida es:

V out=V ref (bn−1 2n−1+…+b121+b0 20)

V out=V ref ∑i=0

n−1

bi2i

Como se observa, la salida es un voltaje proporcional al peso binario de la palabra siendo el máximo valor alcanzable para V out=V ref (2

n−1). Variando el valor de V ref se pude obtener distintas escalas de acuerdo a la aplicación que se quiera realizar.

Dos de los mas populares DAC son el “Conversor de Resistencias Ponderadas” y el “Conversor R-2R” que veremos a continuación.

I.-Conversor de Resistencias Ponderadas

a) Principio de Funcionamiento:

D/A

Fig. 2. Conversor de resistencias de 4 bits.

Se muestra en la figura 2 un esquema del mismo. Consiste en un conjunto de resistores, tantos como bits tiene la palabra conectados o no a V ref , dependiendo del valor del bit correspondiente.

El valor de las resistencias queda determinado por el valor de la resistencia asociada al LSB. A medida que crece la posición de los bits las resistencias se van dividiendo entre dos. De esta manera se logra que el voltaje de salida sea proporcional a la palabra de entrada, pues el valor ser (aplicando nodos al amplificador de entrada):

V out=−Rf V ref (bn−1

Rn−1

+…+b1

R1

+b0

R0

)

Donde:

Ri=R

2i , i=0,1,2,….,n-1

Siendo R el valor de la resistencia asociada al bit menos significativo.

Luego, sustituyendo:

V out=−R f V ref

R¿

V out=−R f V ref

R∑i=0

n−1

b i2i

Se observa que la salida es la misma que la esperada del DAC ideal salvo por un factor negativo por la etapa de amplificación final. Una posible solución al problema de salida negativa es agregar otra configuración inversora o directamente alimentar el circuito con −V ref .

Ventajas y desventajas

El converso de resistencias ponderadas tiene la ventaja que es de muy fácil diseño. Sin embargo aumentar el numero de bits, se deben introducir resistencias cada ves menores. En términos numéricos si la resistencia del LSB es de 200kΩ, la del MSB será aproximadamente de 97Ω. Considerando que la desviación de las resistencias será del 1%, la tensión de salida del MSB puede variar en un rango de 40 veces mayor que el valor de la tensión dada por el LSB, siendo despreciable su contribución al voltaje de salida.

Otra de las desventajas, quizás la mas importante, es que en un amplio rango de valores de resistores, los distintos coeficientes térmicos provocarían variaciones significativas en sus valores, aumentando la incertidumbre del conversor frente a variaciones en la temperatura.

II.-Redes Escalera

Fig. 3. Conversor basado en una red escalera

Las redes escalera permiten reducir el rango de valores de las resistencias. En la fig. 3 se muestra se muestra un ejemplo, aunque no se profundizara este tema ya que en la actualidad están superados por las por las redes R-2R.

III.-Converso R-2R

a) Principios de Funcionamiento

Este conversor es una solución propuesta a los problemas presentados por el DAC de resistencias ponderadas. La idea es diseñar la red de resistencias como se muestra en la Fig. 4.

Fig. 4. Conversor R-2R de 4 bits.

Una red como ésta logra peso apropiados para cada bit, utilizando únicamente resistencias de 2 valores (R y 2R).

Apliquemos el principio de superposición para ver cual es la salida si la entrada es un 1 en el i-ésimo bit y un 0 lógico en las restantes, como se indica en la Fig. 5.

Fig. 5. Análisis del DAC R-2R de “n” bits

Es fácil ver que la resistencia vista desde el punto A, tanto hacia la izquierda como a la derecha es 2R, independientemente de que i se trate. Por lo tanto, la resistencia A es R. El voltaje en dicho punto es

entonces V ref

3. (Ver Fig. 6)

Fig. 6. Resistencia vista desde el punto A

De manera similar, la resistencia vista hacia la derecha, desde el nodo A

es R (ver Fig. 7). Por lo tanto el voltaje en ese nodo es V ref

312

.

Repitiendo este razonamiento para los nodos siguientes se llega a que en el punto B, la tensión es:

V ref

3 ( 12n−i ) luego: V out=

R f V ref

3 R ( 12( n−i) ). Generalizando para una entrada

cualquiera

Fig. 7. Resistencia vista desde el nodo siguiente a A

[bn−1 , bn−2 , …, b0 ], la salida es :

V out=−∑i=0

n−1 R f V ref

3R ( bi

2( n−i) )=−R f V ref

R (2n)∑i=0

n−1

b i2i , si definimos D=∑

i=0

n−1

bi 2i (peso

binario de la palabra) y R f=3 R :

V out=−D

2nV ref

Es importante resaltar que nuevamente la tensión a la salida es proporcional al peso binario de la palabra de entrada.

Ventajas y desventajas Como ya vimos la implementación con escalera R-2R soluciona muchos de los inconvenientes que presentaba la red de resistencias ponderadas. En particular, precisa de tan solo 2 valores de resistencias distintas. Es sin embargo más lento que el otro conversor.Si bien hasta ahora hemos despreciado la no idealidad de los conmutadores, estos juegan un papel muy fundamental en el diseño del DAC, pues afectan el Settling Time de manera considerable. No es lo mismo usar conmutadores excitados por tensión que por corriente. Los últimos, debido a propiedades de los transistores, conmutan más rápido. Sin embargo, dado que no por todos los conmutadores circula la misma corriente, es necesario escalarlos para obtener más exactitud. Los conmutadores controlados por tensión, a pesar de ser más lentos, carecen de este problema, ya que todos

están sometidos a la misma tensión V ref

3.

Antecedentes teóricosLos avances en el procesamiento digital de las últimas décadas motivan la necesidadDe poder reducir señales de tiempo continuo a muestras discretas en el dominio deTiempo discreto.En la siguiente sección se presenta el proceso de conversión A/D, que comprende dosConceptos fundamentales: muestreo , cuantización y codificación

La conversión analógica-digital (CAD)

Consiste en la transcripción de señales analógicas en señales digitales, con el propósito de facilitar su procesamiento (codificación, compresión, etc.) y hacer la señal resultante (la digital) más inmune al ruido y otras interferencias a las que son más sensibles las señales analógicas. También es representada por su equivalencia en estados binarios

LA digitalización de las señales tiene sus desventajas:

- La señal analógica nunca puede ser representada o reconstruida siempre habrá algo de error:

- Un señal digitalizada, cundo se trasmite por un canal de comunicación requiere un ancho de banda mayor q la del canal origina por ejemplo, un canal telefónico de voz analógico requiere un ancho de banda de aproximadamente de 4Khz pero su equivalencia digital es de 64 Khzps.

Proceso de conversiónEl conversor A/D consta básicamente de tres etapas el muestreo, la cuantificación y la codificación de la señal de salida para poderla visualizarla veamos cómo cada una de ellas se desarrolla

1.- Muestreo de la señal analógica.2.- Cuantización de la propia señal3.- Codificación del resultado de la cuantización, en código binario.

Muestreo de la señal analógica

Representación gráfica de medio ciclo positivo (+), correspondiente a una señal eléctrica analógica de< sonido, con sus correspondientes armónicos. Como se podrá observar, los valores de variación de la< tensión o voltaje en esta sinusoide pueden variar en una escala que va de “0” a “7” volt.

Para convertir una señal analógica en digital, el primer paso consiste en realizar un muestreo (sampling) de ésta, o lo que es igual, tomar diferentes muestras de tensiones o voltajes en diferentes puntos de la onda senoidal. La frecuencia a la que se realiza el muestreo se denomina razón, tasa o también frecuencia de muestreo y se mide en kilo-hertz (kHz). En el caso de una grabación digital de audio, a mayor cantidad de muestras tomadas, mayor calidad y fidelidad

tendrá la señal digital resultante.

Durante el proceso de muestreo se asignan valores numéricos equivalentes a la tensión o voltaje existente en diferentes puntos de la sinusoide, con la finalidad de realizar a continuación el proceso de cuantización.

Las tasas o frecuencias de muestreo más utilizadas para audio digital son las siguientes:

24 000 muestras por segundo (24 kHz) 30 000 muestras por segundo (30 kHz) 44 100 muestras por segundo (44,1 kHz) (Calidad de CD) 48 000 muestras por segundo (48 kHz)

Para realizar el muestreo (sampling) de una señal analógica y convertirla después en digital, el< primer paso consiste en tomar valores discretos de tensión o voltaje a intervalos regulares en diferentes< puntos de la onda senoidal.

Por tanto, una señal cuyo muestreo se realice a 24 kHz, tendrá menos calidad y fidelidad que otra realizada a 48 kHz. Sin embargo, mientras mayor sea el número de muestras tomadas, mayor será también el ancho de banda necesario para transmitir una señal digital, requiriendo también un espacio mucho mayor para almacenarla en un CD o un DVD.

En la grabación de CDs de música, los estudios de sonido utilizan un estándar de muestreo de 44,1 kHz a 16 bits. Esos son los dos parámetros requeridos para que una grabación digital cualquiera posea lo que se conoce como “calidad de CD”.

CONDICIÓN DE NYQUIST

El ingeniero sueco Harry Nyquist formuló el siguiente teorema para obtener una grabación digital de calidad:

“La frecuencia de muestreo mínima requerida para realizar una grabación digital de calidad, debe ser igual al doble de la frecuencia de audio de la señal analógica que se pretenda digitalizar y grabar”.

Este teorema recibe también el nombre de “Condición de Nyquist”.

Es decir, que la tasa de muestreo se debe realizar, al menos, al doble de la frecuencia de los sonidos más agudos que puede captar el oído humano que son 20 mil hertz por segundo (20 kHz). Por ese motivo se escogió la frecuencia de 44,1 kHz como tasa de muestreo para obtener “calidad de CD”, pues al ser un poco más del doble de 20 kHz, incluye las frecuencias más altas que el sentido del oído puede captar.

Cuantización de la señal analógica

Una vez realizado el muestreo, el siguiente paso es la cuantización (quantization) de la señal analógica. Para esta parte del proceso los valores continuos de la sinusoide se convierten en series de valores numéricos decimales discretos correspondientes a los diferentes niveles o variaciones de voltajes que contiene la señal analógica original.

Por tanto, la cuantización representa el componente de muestreo de las variaciones de valores de tensiones o voltajes tomados en diferentes puntos de la onda sinusoidal, que permite medirlos y asignarles sus correspondientes valores en el sistema numérico decimal, antes de convertir esos valores en sistema numérico binario.

Proceso de cuantización (quantization) de la señal analógica para su conversión en señal digital.

Codificación de la señal en código binario

Después de realizada la cuantización, los valores de las tomas de voltajes se representan numéricamente por medio de códigos y estándares previamente establecidos. Lo más común es codificar la señal digital en código numérico binario.

La codificación permite asignarle valores numéricos binarios equivalentes a los valores de tensiones o< voltajes que conforman la señal eléctrica analógica original.

En este ejemplo gráfico de codificación, es posible observar cómo se ha obtenido una señal digital y el código binario correspondiente a los niveles de voltaje que posee la señal analógica.

La siguiente tabla muestra los valores numéricos del 0 al 7, pertenecientes al sistema decimal y sus equivalentes en código numérico binario. En esta tabla se puede observar que utilizando sólo tres bits por cada número en código binario, se pueden representar ocho niveles o estados de cuantización.

Valores en volt en Sistema Decimal Conversión a Código Binario 0 000

1 001

2 010

3 011

4 100

5 101

6 110

7 111

Y en esta otra tabla se puede ver la sustitución que se ha hecho de los valores numéricos correspondientes a los voltajes de las muestras tomadas de la señal analógica utilizada como ejemplo y su correspondiente conversión a valores en código binario.

Valor de los voltajes de la señal analógica del ejemplo

Conversión a Código Binario

1 001

2 010

3 011

4 100

6 110

7 111

7 111

5 101

4 100

3 011

0 000

Un pulso start inicia el proceso de conversión y deshabilita el buffer tri-state de salida al final del periodo de conversión. Se activa la salida data ready y la salida digital queda disponible en el buffer de salida

Errores de los convertidores análogo-digitales

El error fundamental en una conversión es llamado error de cuantificación. Este es debido a la resolución del convertidor

Hay tres fuentes de error en una conversión A/D- Ruido - Traslapamiento (aliasing)- Tiempo de apertura

El ruido Todas las señales tiene ruido, lo deseable es que el valor de pico a pico del ruido se menor que

.esto significa que debemos escoger la resolución del convertidor apropiadamente o reducir el ruido de la señal

Traslapamiento: Los errores debidos al traslapa-miento son difíciles de cuantificar. Depende de amplitud relativa de señal a frecuencia abajo y arriba.

Error de tiempo de apertura

Un error significativo en un sistema digitizador es debido a la variación de la señal durante el tiempo de apertura.

Aplicaciones de conversores analógico digital

La reducción del consumo de energía manteniendo altas velocidades de muestreo y elevado grado de cuantización es una importante meta, principalmente en lo referente a aplicaciones portátiles alimentadas por baterías. Debido a ello es esencial la optimización del consumo en las interfaces A/D.

Muestra ejemplos de sistemas que requieren la utilización de algún método de conversión de un tipo de señal analógica en datos digitales, para luego ser procesados mediante un procesador de señales digitales (DSP). Así, los sistemas de imágenes de video son ampliamente utilizados para cámaras digitales, sistemas de comunicación personal empleados en telefonía celular y canales de lectura de discos rígidos de computadoras portátiles, todos requieren un bajo consumo y una tasa de conversión elevada dado el constante aumento en la densidad de datos que son capaces de transferir. Como se ve en, con procesos de fabricación en 0,18m y menos alcanzan velocidades de 850Mbps en los canales de lectura de unidades de disco de alto desempeño.

Arquitecturas de conversores AD

Existen varios diferentes tipos de Arquitecturas de conversión A/D que, dependiendo de la frecuencia de muestreo y la resolución, que demanden la aplicación de su empleo, pueden ser más ó menos adecuadas.

Cada aplicación que involucra el uso de un conversor A/D requiere de diferentes características de velocidad de muestreo y cantidad de bits. Así como también impone restricciones de consumo y tamaño para el circuito integrado.

Arquitectura de Aproximaciones SucesivasEl conversor SAR es una arquitectura que puede brindar altas resoluciones. A expensas de una menor frecuencia de muestreo, se logra incrementar la cantidad de bits sin necesidad de aumentar el área de chip ocupada. Para realizar el proceso de conversión en un SAR, la señal analógica debe ser muestreada y retenida previamente al proceso de conversión. Si N es la cantidad de bits del conversor SAR, se necesitan N+1 ciclos de reloj para obtener el resultado de la conversión. Una vez obtenido el resultado de la conversión del SAR se procede a la toma de una nueva muestra de la señal analógica de entrada. Por lo tanto el muestreo se realiza cada N+1 ciclos de reloj, por ello la frecuencia de muestreo se veDisminuida en esta arquitectura. Los elementos que componen esta arquitectura son:un SHA (inicial)un comparadoruna lógica de control + SARun DACun registro de almacenamiento.

La señal de entrada retenida es comparada contra un valor de señal reconstituida, inicialmente ubicado a la mitad de la escala. El valor que se obtiene ingresa a una lógica de control y aproximación, ésta cambia el valor de un bit en el resultado de la conversión, inicialmente corresponde al primer bit. Luego el DAC reconstruye la señal de comparación a partir del nuevo valor digital. La señal de entrada es comparada contra el nuevo valor de referencia. Este ciclo comienza a operar con el bit MSB y se repite hasta obtener el bit LSB, quedando finalizada la conversión. El resultado obtenido es guardado en un registro de almacenamiento y se procede a analizar una nueva muestra.

Este conversor SAR logra una velocidad de 1 bit por ciclo de reloj, por lo cual el resultado se logra a los N ciclos de reloj.

Arquitectura FlashLos conversores de arquitectura flash son los más veloces, pero no brindan alta resolución. En la se muestra una arquitectura flash ejemplo. Por comparación simultánea entre la señal analógica de entrada y un conjunto de tensiones de referencia (generadas mediante un arreglo de resistencias), se obtiene un conjunto de salidas que conforman un código digital (llamado comúnmente termométrico).

Siendo N la cantidad de bits, el conversor Flash posee 2N estados posibles, que deberán ser distinguidos mediante la comparación entre la señal de entrada y 2N-1 tensiones de referencia. De este modo la cantidad de comparadores necesarios es proporcional a 2N. Esto hace crecer exponencialmente el consumo, tamaño y en consecuencia el costo del hardware en la medida que se aumenta linealmente la resolución. La precisión necesaria para los comparadores también crece exponencialmente cuando lo hace N. Cuando la resolución supera los 8-bits es necesario aplicar técnicas de auto cero a los comparadores. (El tamaño y la complejidad de 256 comparadores es un problema). Dado el pequeño intervalo de cuantización, el más mínimo error del comparador es apreciable. Entre la entrada y el conversor flash puede conectarse un circuito de muestreo y retención. El mismo disipa gran cantidad de potencia dado el alto número de comparadores que debe manejar. Y conectar un circuito de muestreo y retención a cada comparador, se convierte en un problema. Los conversores del tipo flash más utilizados son de 6 a 7 bits con comparadores simples, manejando velocidades de 1Gs/s y mayores.

Descripción de los elementos:

ADC0804

El proceso de conversión A/D comienza cuando la señal /WR pasa al nivel bajo (1), momento en el cual la señal /INTR pasa al nivel alto, indicando que se ha iniciado el proceso de conversión y, por tanto, que todavía no hay disponible un dato a la salida. El inicio propiamente dicho de la conversión se produce cuando la señal /WR pasa de nuevo al nivel alto (2). Transcurrido un tiempo de conversión Tconv, la señal /INTR pasa al nivel bajo, indicando que hay un nuevo dato convertido. La lectura del dato se lleva a cabo mediante la activación de la señal /RD. Mientras esta permanece en nivel alto, la salida del conversor se encuentra en alta impedancia. Teniendo en cuenta que durante el proceso de conversión el valor de salida no es el correcto, esta señal /RD permite poner dichas salidas en alta impedancia hasta alcanzar el final de la conversión. En el instante en que /RD pasa al nivel bajo, se produce una habilitación de registro paralelo-paralelo interno (4), y en consecuencia se obtiene a la salida el dato convertido. A su vez, la señal /INTR pasa al nivel alto (3), indicando que se ha procedido a leer el dato del conversor. Al desactivar /RD la salida del conversor vuelve a alta impedancia (5).

El ADC0804 posee un modo de funcionamiento denominado free-running, que permite que el conversor este continuamente convirtiendo, para ello, basta con conectar la señal /INTR de salida a la entrada /WR. Dicha opción seria valida cuando no es necesario conocer con precisión el periodo de muestreo.

*Características básicas del adc0804:Resolución: 8 bisinterfaz: paraleloAlimentación: 5 voltTiempo de conversión: 100 micro seg. -típico-Frecuencia típica de trabajo clck: 640 Khz. -tipico-Frecuencia máxima de trabajo clck: 1460 Khz

Descripción de pines:Vcc: voltaje positivo de alimentaciónAGND: tierra analógicaDGND: tierra digitalVin(+): terminal positiva del voltaje de entradaVin(-): terminal negativa del voltaje de entradaDB7-DB0: salidas de la conversion digital, con DB7 el MSB (bit mas significativo) y DB0 el LSB (bit menos significativo)CLKin: entrada de relojCLKr: salida del reloj cuya frecuencia depende de una

resistencia y un condensador externosCS: chip selectRD :(Read) Efectuar la lectura de los datos WR :(Write) Da la orden de inicio del conversor INTR :Indicador fin conversion Vref : voltaje de referencia

*Sensor de temperatura LM35:Este sensor posee 3 patas, dos de ellas para alimentarlo y la tercera nos entrega un valor de tensión proporcional a la temperatura medida por el dispositivo, no necesita calibración externa.La salida es lineal y entrega 10mV/ºC Rango de utilización: -55ºC < T < +150ºC Rango de alimentación 4 a 30 voltios Consumo: 60 micro A (en reposo)

El amplificador LM358

Un hecho común para el buen funcionamiento de los amplificadores operacionales es la necesaria alimentación simétrica o sea, una alimentación +Vs y -Vs, lo que permite una ganancia balanceada respecto de la señal de masa.

Sin embargo, en algunas aplicaciones sólo disponemos de una alimentación simple, incluso ésta de sólo 5 Voltios. En el caso de los circuitos lógicos como los PICs. En estos casos, una solución es, usar un amplificador operacional que nos permita una respuesta adecuada a las necesidades. Sería interesante conocer las características del LM358 ya que se trata de un OpAmp con alimentación única de 5 Voltios.

La cápsula contiene dos circuitos idénticos independientes de alta ganancia, con frecuencia internamente compensada, fueron diseñados expresamente para funcionar con una sola fuente de energía con una amplia gama de voltajes.

Las áreas de aplicación incluyen amplificadores para transductores, sistemas de ganancia en continua y todos los circuitos de op-amp convencionales que así pueden ser más fácilmente puestos en práctica en sistemas de fuente de energía única. Por ejemplo, estos circuitos pueden ser alimentados directamente de +5V estándar que se usa en sistemas lógicos y

proporcionará fácilmente la electrónica de interfaz requerida sin una fuente de energía adicional.

En el modo lineal incluye la gama de voltaje de entrada y salida en modo común que debe balancearse a masa, aun funcionado con una fuente simple de energía.

La resistencia de entrada generalmente tiene un valor con mucha desviación, por lo que recomiendan no usarlos como constante del circuito. Se recomienda aplicar una resistencia en paralelo de valor aproximadamente 3k.

Circuito 555Enviando pulsos de frecuencia de 1hz