cRIO-904x FPGA CompactRIO - National Instrumentsになり、cRIO-904xに直接接続された入力デバイスとディスプレイデバイスを使用して、cRIO-904x上で実行されているVIのフロ

ユーザマニュアル

cRIO-904xReal-Timeプロセッサおよび再構成可能 FPGA搭載、組込 CompactRIOコントローラ

このドキュメントでは、cRIO-904xの機能、およびデバイスの取り付けと操作に関する情報が記載されています。このドキュメントで、cRIO-9040、cRIO-9041、cRIO-9042、cRIO-9043、cRIO-9045、cRIO-9046、cRIO-9047、cRIO-9048、および cRIO-9049は、まとめて cRIO-904xと呼ばれています。

目次cRIO-904xを構成する..........................................................................................................................................3

USBを使用して cRIO-904xをホストコンピュータに接続する......................................... 3イーサネットを使用して cRIO-904xをホストコンピュータまたはネットワークに接続する............................................................................................................................... 4

起動時オプションを構成する.............................................................................................................. 5cRIO-904xの機能.................................................................................................................................................... 7

ポートおよびコネクタ............................................................................................................................. 7ボタン...............................................................................................................................................................14LED......................................................................................................................................................................16シャーシ接地ネジ..................................................................................................................................... 19内部リアルタイムクロック.................................................................................................................19デジタル経路設定.....................................................................................................................................20クロック経路設定.....................................................................................................................................20ネットワーク上での同期......................................................................................................................22CMOSバッテリ..........................................................................................................................................24

モジュール固定アクセサリの取り付け................................................................................................. 24モジュール固定アクセサリの寸法................................................................................................. 26

コントローラを取り付ける...........................................................................................................................27その他の取り付け構成...........................................................................................................................29cRIO-904x の取り付け要件................................................................................................................... 29外形寸法......................................................................................................................................................... 30平面に取り付ける.....................................................................................................................................32パネルに取り付ける ...............................................................................................................................34DINレールに取り付ける ..................................................................................................................... 37ラックに取り付ける................................................................................................................................40デスクトップに取り付ける ............................................................................................................... 40

BIOS構成.................................................................................................................................................................. 43システム CMOSおよび BIOS設定をリセットする............................................................... 43電源投入時セルフテストの警告メッセージ............................................................................. 43BIOSセットアップユーティリティ................................................................................................ 44Mainセットアップメニュー.............................................................................................................. 45Advancedセットアップメニュー..................................................................................................46Bootセットアップメニュー................................................................................................................48Save & Exitメニュー................................................................................................................................ 48

2 | ni.com | cRIO-904x ユーザマニュアル

プログラムモードを選択する......................................................................................................................50NI-DAQmxでのアナログ入力............................................................................................................. 52NI-DAQmxでのアナログ出力............................................................................................................. 59NI-DAQmxでのデジタル入力/出力.................................................................................................65NI-DAQmxでの PFI.................................................................................................................................... 78NI-DAQmxでのカウンタ....................................................................................................................... 80カウンタ入力アプリケーション.......................................................................................................85カウンタ出力アプリケーション.................................................................................................... 105カウンタタイミング信号.................................................................................................................... 114

世界各地でのサポートおよびサービス................................................................................................119

cRIO-904xを構成するcRIO-904xをホストコンピュータまたはネットワークに接続し、Dual Role USB Cポートまたは RJ-45ギガバイトイーサネットポート 0/ポート 1を使用して起動時オプションを構成できます。

ヒント基本的な設定方法や、Dual Role USB Cポートを使用してホストコンピュータに接続する方法については、『cRIO-904x スタートアップガイド』を参照してください。NIでは、構成、デバッグ、およびメンテナンスに DualRole USB Cポートを使用することを推奨しています。

USBを使用して cRIO-904xをホストコンピュータに接続するcRIO-904xをホストコンピュータに接続します。

メモコネクタとポートの位置は、「ポートおよびコネクタ」を参照してください。

次の手順を実行して、Dual Role USB Cポートを使用して cRIO-904xをホストコンピュータに接続します。1. ホストコンピュータに電源を入れます。2. USB Type-Cコネクタを Dual Role USB Type-Cポートに挿入し、USB - Type-Aケーブ

ル (キットに同梱) を使用して cRIO-904xをホストコンピュータに接続します。USBケーブル (Type-A) のもう一方の端をホストコンピュータに接続します。

デバイスドライバソフトウェアは自動的に cRIO-904xを検出します。このデバイスに対してソフトウェアを構成しインストールするを選択します。

cRIO-904x ユーザマニュアル | © National Instruments | 3

デバイスドライバソフトウェアが cRIO-904xを検出しない場合は、『cRIO-904x スタートアップガイド』の「ホストコンピュータにソフトウェアをインストールする」で説明されているように、適切な NIソフトウェアを正しい順序でホストコンピュータにインストールしたことを確認してください。

イーサネットを使用して cRIO-904xをホストコンピュータまたはネットワークに接続する次の手順に従って、RJ-45ギガビットイーサネットポート 0を使用して、cRIO-904xをホストコンピュータまたはイーサネットネットワークに接続します。NIでは、デプロイされたシステムとの通信に RJ-45ギガビットイーサネットポート 0を使用することを推奨しています。

メモ RJ-45ギガビットイーサネットポート 1は、ネットワーク設定タブのMeasurement＆Automation Explorer (MAX) で設定できます。

1. ホストコンピュータまたはイーサネットハブの電源を入れます。2. 標準カテゴリ 5 (CAT-5) 以上のシールドツイストペアイーサネットケーブルを使

用して、cRIO-904xの RJ-45ギガビットイーサネットポート 0をホストコンピュータまたはイーサネットハブに接続します。

通知データ損失を防止してイーサネット設置の安定性を保つには、100m (328 ft) より長いケーブルを使用しないでください。

イーサネットを使用して最初に接続したときに、cRIO-904xは DHCPネットワーク接続を開始しようとします。DHCP接続を開始できない場合、cRIO-904xは「169.254.x.x」という形式のリンクローカル IPアドレスを使用してネットワークに接続します。


ネットワーク上で cRIO-904xを検索する (DHCP)次の手順に従って、DHCPを使用してネットワーク上の cRIO-904xを検索します。1. ノートブック PC上のワイヤレスアクセスカードなど、ホストコンピュータ上の

セカンダリネットワークインタフェースを無効にします。2. ホストコンピュータ上で実行されているアンチウイルスおよびファイアウォール

ソフトウェアが、ホストコンピュータへの接続を許容するよう確認します。メモ MAXはポート 44525の UDPを使用します。このポートを介して通信できるようにファイアウォールを構成する方法については、各ファイアウォールソフトウェアのマニュアルを参照してください。

3. ホストコンピュータでMAXを起動します。4. ツリー構図のリモートシステムを展開し、システムを検索します。

ヒント MAXでは、「NI-cRIO-904x-1856AAA」のように、型番とその後に続くシリアル番号でシステムを表記します。

ヒントリモートシステムの下に cRIO-904xが表示されない場合は、リモートシステム検出のトラブルシューティングユーティリティを使用してトラブルシューティング手順を実行します。

起動時オプションを構成するMAXで cRIO-904xの起動時オプションを構成するには、以下の手順に従います。1. MAXを開き、リモートシステムの下で使用するシステムを拡張します。2. スタートアップ設定タブで起動時設定を構成します。

cRIO-904xの起動時オプション以下の cRIO-904xの起動時オプションを構成できます。


表 1. cRIO-904xの起動時オプション

起動時オプション説明セーフモードを

強制この設定がオンの時に cRIO-904xを再起動すると、cRIO-904xはLabVIEW Real-Timeまたはスタートアップアプリケーションを開始せずに起動します。セーフモードでは、cRIO-904xは構成の更新とソフトウェアのインストールに必要なサービスのみを起動します。

Console Outを有効化

この設定がオンの時に cRIO-904xを再起動すると、コンソール出力は RS-232シリアルポートにリダイレクトされます。シリアルポート端末プログラムを使用すると、cRIO-904xの IPアドレスとファームウェアバージョンを読み取ることができます。ヌルモデムケーブルを使用して、RS-232シリアルポートをコンピュータに接続します。シリアルポート端末プログラムは、以下の設定で構成してください。• 115,200 bps

• 8データビット• パリティなし• 1ストップビット• フロー制御なし

RTスタートアップアプリケーションを無効化

この設定がオンの時に cRIO-904xを再起動すると、LabVIEWスタートアップアプリケーションが実行されません。

FPGAスタートアップアプリケーションを無

効化

この設定がオンの時に cRIO-904xを再起動すると、FPGAアプリケーションが自動的にロードされません。

Secure Shell (SSH)

ログインを有効化

この設定がオンの時に cRIO-904xを再起動すると、cRIO-904x上のsshdが起動します。sshdを起動すると、暗号化された通信プロトコルである SSHにログインできるようになります。

メモ SSHの詳細については、ni.com/infoで info code

に「openssh」と入力してください。


http://ni.com/info

表 1. cRIO-904xの起動時オプション (続き)

起動時オプション説明

LabVIEWプロジェクトへのア

クセス

この設定がオンの時に cRIO-904xを再起動すると、ターゲットをLabVIEWプロジェクトに追加できます。

組込 UIを有効化この設定がオンの時に cRIO-904xを再起動すると、組込 UIが有効になり、cRIO-904xに直接接続された入力デバイスとディスプレイデバイスを使用して、cRIO-904x上で実行されている VIのフロントパネルを操作できるようになります。グラフィカル作業環境内で cRIO-904x上のファイルを参照したり、編集したりすることもできます。詳細については、『LabVIEWヘルプ』の「組込 UIを使用して RTターゲット VIにアクセスする」トピックを参照してください。

cRIO-904xの機能cRIO-904xには、以下の機能が搭載されています。

ポートおよびコネクタcRIO-904xには、以下のポートとコネクタが装備されています。


図 1. cRIO-904xのポートおよびコネクタ

9

1

2 3

4

5678

1. USB 3.1 Type-C Dual Role2. USB 3.1 Type-C DisplayPort Alt Mode3. RJ-45ギガビットイーサネットポート4. PFI 05. 電源コネクタ

6. RS-232シリアルポート7. RS-485シリアルポート8. USB 2.0 Type-A9. SDカード取り外し可能ストレージ

USB 3.1 Type-C Dual RoleUSB 3.1 Type-C Dual Roleポートは、デュアルロール機能を実装し、USB 3.1 Gen1ホストまたはデバイスとして機能することができます。ホストとして動作する場合、ポートは大容量記憶デバイス、キーボード、マウス、USBカメラなどの一般的な USBデバイスをサポートします。デバイスを操作する際は、このポートを使用して cRIO-904x

をホスト PCに接続します。USBデバイスの機能は、cRIO-904xをホスト PCに接続する別の方法を提供し、構成、アプリケーションのデプロイメント、デバッグ、およびメンテナンスを目的としています。ポートの役割は、ポートに挿入されたケーブルに基づいて自動的に決定されます。たとえば、cRIO-904xがキットに同梱された NI USB

Type-Cオス - Type-Aオスケーブルを使用してホスト PCに接続されている場合、ポートは自動的にデバイスとして機能します。

USB 3.1 Type-C DisplayPort Alt ModeDisplayPort Alt Mode対応 USB 3.1 Type-Cポートは、USB Type-C DisplayPort alternate

modeを使用して、USB 3.1 Gen1ホストと DisplayPort 1.2ソースの両方を実装します。このポートをディスプレイ出力として使用するには、DisplayPort alternate modeをサポートする USB Type-Cビデオアダプタまたはモニタを使用します。また、このポート


は標準 USBホストポートとしても使用可能で、ポートは大容量記憶デバイス、キーボード、マウス、USBカメラなどの一般的な USBデバイスをサポートします。このタイプのポートを Type-Aオスコネクタを実装する USBデバイスで使用するには、USB

Type-Cオス - USB Type-Aメスアダプタを使用してください。このポートをディスプレイ出力および USBホストポートとして同時に使用するには、USB Type-Cマルチポートアダプタを使用します。

cRIO-904xには、以下の NI USB Type-Cアダプタを使用できます。

表 2. cRIO-904x用 NI USB Type-Cアダプタ

アダプタ長さ製品番号 USB - DVIアダプタ (リテンション付き)、USB Type-Cオス - DVI-Dメス

0.5 m 143558-0R5

USB - VGAアダプタ (リテンション付き)、USB Type-Cオス - VGAメス

0.5 m 143557-0R5

リテンション付き USBケーブル、Type-Cオス - Type-Aメス、USB

3.1、3A

0.5 m 143555-0R5

cRIO-904xには、以下のリテンション付き NI USB Type-Cケーブルを使用できます。

表 3. cRIO-904x用 NI USB Type-Cケーブル

ケーブル長さ製品番号リテンション付き USB拡張、Type-Cオス - Type-Cオス、USB 3.1 0.3 m 143556-0R3

1 m 143556-01

1 m 143556-02

PFI 0プログラム可能な機能的インタフェース (PFI) 端子は SMBコネクタです。

表 4. 信号の説明

信号基準説明 PFI 0 — プログラム可能な機能的インタフェース (PFI)―PFI端子は、AI、AO、DI、

DOのタイミング入力/出力信号、またはカウンタ/タイマ機能として構成できます。

メモ PFI 0端子は、NI-DAQmxでのみプログラムが可能です。


電源コネクタcRIO-904xには、主電源と副電源を接続できる電源コネクタがあります。以下の表は、電源コネクタのピン配列を示しています。

表 5. 電源コネクタのピン配列ピン配列ピン説明

V1

C

V2

C

V1 主電源入力C コモンV2 副電源入力C コモン

注意 C端子は、内部で端子同士接続されていますが、シャーシグランドから機能的に絶縁されています。この絶縁はグランドループの回避が目的ですが、安全絶縁の IEC 61010-1は満たしていません。C端子をシャーシグランドに外部的に接続できます。電源入力範囲と端子からシャーシグランドまでの最大電圧については、ni.com/manualsから入手できる仕様を参照してください。

V1と V2の両方の入力に電力を供給すると、cRIO-904xは V1入力から動作します。V1への入力電圧が不十分である場合は、cRIO-904xは V2入力から動作します。

cRIO-904xは、逆電圧保護機能を備えています。

cRIO-904xには、以下の NI電源とアクセサリを使用できます。

表 6. 電源アクセサリアクセサリ製品番号

NI PS-15電源 (24 VDC、5 A、100〜120/200〜240 VAC入力) 781093-01

NI PS-10デスクトップ電源 (24 VDC、5 A、100〜120/200〜240 VAC入力) 782698-01

4ピンゴールド電源プラグ (5個) 783529-01

NI 9979抜け防止機構 (4ピン電源コネクタ用) 196939-01

SDカード取り外し可能ストレージcRIO-904xには、SDカードと読み書きを行うための SDカードスロットが装備されています。このスロットは、最大 UHS-I DDR50の SDカードインタフェース速度をサポートします。

通知 NIで承認されていない SDカードを使用すると、モジュールが仕様どおりに動作しなくなったり、性能の信頼性が低下する恐れがあります。


http://ni.com/manuals

通知 cRIO-904xでのフルおよび高速 SDカードの使用は禁止されています。

SDカードスロットからは、次のアクセサリを使用できます。

表 7. cRIO-904x用の SDストレージアクセサリSDカード容量製品番号

工業用 SDカード、-40〜85℃、UHS-I 16 GB 786362-01

32 GB 786363-01

SDドア (x3) - 786218-01

SDカードスロットカバー危険設置箇所では、SDカードを保護するために SDカードスロットカバーを使用する必要があります。ファイルが破損する可能性があるため、LEDが点滅または点灯しているときに SDカードを取り出さないでください。

メモスロットカバーをネジで完全に閉めます。プラスドライバー (No. 1)

を使用して、0.75 N · m (6.7 lb · in.) の最大トルクで取り付けネジを締めます。ただし、固く締めすぎないよう注意してください。

RS-232シリアルポートcRIO-904xには、モニタまたは入力デバイスなどに接続可能な RJ-50、10ピンモジュール式ジャックで実装された RS-232シリアルポートが装備されています。シリアル VIを使用して、シリアルポートからの読み取りまたはシリアルポートへの書き込みを行います。シリアル VIについては、『LabVIEWヘルプ』を参照してください。

NIサンプルファインダで、NI-Serialまたは NI-VISAを使用したシリアル通信の実行方法を示すサンプルを検索してください。NIサンプルファインダは、『LabVIEWヘルプ』のヘルプメニューにあります。

メモ Console Outスタートアップオプションが有効な場合、RS-232シリアルポートにはユーザアプリケーションからアクセスできません。

以下の表は、RS-232シリアルポートのピン配置を示しています。


表 8. RS-232シリアルポートのピン配列ピン配列ピン信号

345678910

12

1 接続なし2 RI

3 CTS

4 RTS

5 DSR

6 GND

7 DTR

8 TXD

9 RXD

10 DCD

ピン 2の Ring Indicator (RI) を使用して、コントローラを低電力状態からウェイクします。論理レベルを HIGHにして RIを駆動することで cRIO-904xをウェイクできます。RIウェイク電圧については、ni.com/manualsから入手できる仕様を参照してください。以下のアクセサリを使用して、RS-232シリアルポートを 9ピン DSUBプラグに接続できます。

表 9. RS-232シリアルポートアクセサリアクセサリ長さ製品番号

RS-232、S8シリアルケーブル、10ピンモジュラープラグから 9ピンDSUB

1 m 182845-01

2 m 182845-02

3 m 182845-03

RS-485シリアルポートcRIO-904xは、RJ-50、10ピンモジュラージャックで実装された RS-485シリアルポートを装備しています。RJ-50コネクタは、cRIO-904xから絶縁されています。RS-485ポートの電気的絶縁についての詳細は、ni.com/manualsで仕様を参照してください。

NIサンプルファインダで、NI-Serialまたは NI-VISAを使用したシリアル通信の実行方法を示すサンプルを検索してください。NIサンプルファインダは、『LabVIEWヘルプ』のヘルプメニューにあります。以下の表は、RS-485シリアルポートのピン配置を示しています。




表 10. RS-485シリアルポートのピン配列ピン配列ピン信号

345678910

12

1 接続なし2 TXD-

3 TXD+

4 接続なし5 接続なし6 RXD-

7 RXD+

8 接続なし9 接続なし10 絶縁 GND

以下のアクセサリを使用して、RS-485シリアルポートを 9ピン DSUBプラグに接続できます。

通知指定された EMC性能を保証するには、RS-485シリアルポート付きの絶縁ケーブルを使用する必要があります。以下のアクセサリはこの要件を満たしています。

表 11. RS-485シリアルポートアクセサリアクセサリ長さ製品番号

RS-485、S8シリアルケーブル、10ピンモジュラープラグから 9ピンDSUB (絶縁)

1 m 184428-01

USB 2.0 Type-AUSB 2.0 Type-Aポートは、USB 2.0 Type-Aホストを実装し、大容量記憶デバイス、キーボード、マウス、USBカメラなどの一般的な USBデバイスをサポートします。

cRIO-904xには、以下のリテンション付き NIケーブルを使用できます。

表 12. cRIO-904x用リテンション付き NIケーブル

ケーブル長さ製品番号リテンション付き USB拡張、Type-Aオス - Type-Aメス、USB 2.0 0.5 m 152166-0R5

2 m 152166-02


ボタンcRIO-904xには、以下のボタンが装備されています。

図 2. cRIO-904xのボタン

10/100

USER11: POWER2: STATUS

3:1 2 3 4

4: USERFPGA1

/1000

ACT/

SYNC

PUSH

TO

EJE

CTSD

IN USE

DU

AL

ROLE

HO

ST

RS-232 RESET

PFI 0

USER1

INPUT9–30 V

V1V1C

CV2 V2

C

DO

NO

T SE

PARA

TE C

ON

NEC

TORS

WH

ENEN

ERG

IZED

IN H

AZA

RDO

US

LOCA

TIO

NS

60 W MAX

RS-485

1

0

LINK

10/100/1000

ACT/LINK

DP

1

32

1. USER1ボタン2. RESETボタン3. CMOSリセットボタン

USER1ボタンcRIO-904xには、ユーザが定義する汎用 USER1ボタンがあります。LabVIEW FPGAアプリケーションから USER1ボタンの状態を読み取ることができます。

RESETボタンRESETボタンを押して、電源を切って入れ直した時と同様にプロセッサをリセットします。以下の図は、cRIO-904xのリセット動作を示します。


図 3. リセットボタン動作

RESETボタンを5秒以上押し続ける

RESETボタンを5秒未満押し続ける実行モード

セーフモードRESETボタンを5秒未満押し続ける



RESETボタンを5秒未満押し続ける

• コンソール出力を有効化

• ネットワーク設定をリセット

• RTスタートアップアプリケーションを無効化

• FPGAスタートアップアプリケーションを　無効化

• コンソール出力を有効化

• RTスタートアップアプリケーションを無効化

• FPGAスタートアップアプリケーションを　無効化

セーフモード

ネットワークのトラブルシューティングに RESETボタンを使用する詳細については、「ネットワーク接続のトラブルシューティング」を参照してください。

ネットワーク接続のトラブルシューティングRESETボタンを使用してネットワーク接続のトラブルシューティングを行うことができます。

ネットワークアダプタをデフォルト設定にリセットするには、以下の手順に従います。1. RESETボタンを 5秒間押し続けてから放すことでコントローラをセーフモードで

起動し、Console Outを有効にします。2. RESETボタンを再度 5秒間押し続けると、コントローラがセーフモードで起動し、

Console Outが有効になってネットワークアダプタがデフォルト設定にリセットされます。

CMOSリセットボタンcRIO-904xには、CMOSと BIOSをリセットするための CMOSリセットボタンが装備されています。


LEDcRIO-904xの LEDについて学習します。

図 4. cRIO-904xフロントパネル LED

6

1 2 3 4 5

1. POWER LED2. STATUS LED3. USER1 LED

4. USER FPGA1 LED5. ギガビットイーサネット LED6. SD In Use LED

POWER LEDインジケータ以下の表のように、cRIO-904x上の POWER LEDは使用中の電源入力を示します。

表 13. POWER LEDインジケータ

LEDの色 LEDパターン説明

緑点灯 cRIO-904xは V1入力から電源供給されています。

黄点灯 cRIO-904xは V2入力から電源供給されています。

— オフ cRIO-904xの電源がオフになっています。

cRIO-904xを電源に接続する詳細は、『cRIO-904x スタートアップガイド』の「コントローラを電源に接続する」を参照してください。

ステータス LEDインジケータ以下の表には、ステータス LEDインジケータの状態が記載されています。


表 14. STATUS LEDインジケータLED

の色LEDパター

ン説明

黄 2回点滅して一時停止

cRIO-904xはセーフモードです。工場出荷時のデフォルト状態でソフトウェアがインストールされていないか、ソフトウェアがcRIO-904xに正しくインストールされていません。

ソフトウェアのアップグレードが中断された際にエラーが発生する場合があります。cRIO-904xでソフトウェアを再インストールしてください。cRIO-904xにソフトウェアをインストールする情報については、『cRIO-904x スタートアップガイド』の「コントローラにソフトウェアをインストールする」を参照してください。

3回点滅して一時停止

cRIO-904xがユーザ指定によるセーフモードになっているか、cRIO-904xでソフトウェアが現在インストール中であることを示すインストールモードになっています。

このパターンは、リセットボタンを 5秒より長く押し続けるか、MAXでセーフモードを有効にすることで、ユーザが cRIO-904xがセーフモードで起動するように強制したことを示している場合もあります。セーフモードについては、「RESETボタン」を参照してください。

4回点滅して一時停止

cRIO-904xはセーフモードです。ソフトウェアは、クラッシュの間に再起動や電源を切って入れ直すことなく 2度クラッシュしました。

連続して点滅

cRIO-904xは NI Linux Real-Timeで起動されていません。cRIO-904xがサポートされていないオペレーティングシステムで起動、起動プロセス中に中断、または回復不可能なソフトウェアエラーを検出しました。

瞬間的に点灯

cRIO-904xが起動中です。特に必要な処理はありません。


表 14. STATUS LEDインジケータ (続き)

LED

の色LEDパター

ン説明

赤連続して点滅

これはハードウェアエラーを示します。内部電源に不具合があります。フロントパネル I/Oおよび Cシリーズモジュールの接続に短絡がないか確認します。短絡があれば取り除き、cRIO-904x

の電源を入れ直します。問題が解決しない場合は、NIにご連絡ください。

点灯 cRIO-904xの内部温度が重要なしきい値を超えています。周囲動作温度が、指定された動作温度を超えないように注意してください。問題が解決しない場合は、NIにご連絡ください。

— オフ cRIO-904xは実行モードです。ソフトウェアがインストールされ、オペレーティングシステムが実行中です。

イーサネット LEDインジケータ以下の表には、イーサネット LEDインジケータの状態が記載されています。

表 15. イーサネット LEDインジケータLED LEDの色 LEDパターン説明

ACT/LINK - オフ LANリンクが確立されていません

緑点灯 LANリンクが確立されました

点滅 LAN上のアクティビティ

10/100/1000 黄点灯 1,000 Mbit/sデータレートを選択

緑点灯 100 Mbit/sデータレートを選択

- オフ 10 Mbit/sデータレートを選択

SD In Use LEDインジケータcRIO-904xには、カードドライブの取り付け状態を示す SD In Use LEDがあります。以下の表には、SD In Use LEDインジケータの詳細が記載されています。


表 16. SD In Use LEDインジケータLED LEDの色 LEDパター

ン説明

SD IN USE 緑オフスロットに SDカードがない、または cRIO-904xがオ

ペレーティングシステムから SDカードをマウント解除しました。スロットから SDカードを安全に取り出せます。

点灯スロット内の SDカードがオペレーティングシステムにマウントされました。この LEDの点灯時には、SDカードを取り出さないで下さい。

シャーシ接地ネジcRIO-904xには、シャーシ接地ネジが装備されています。

図 5. cRIO-904xのシャーシ接地ネジ

1

1. シャーシ接地ネジ

cRIO-904xの接地についての情報は、『cRIO-904x スタートアップガイド』の「コントローラを接地する」を参照してください。詳細は、ni.com/infoで Info Codeに「emcground」と入力してください。

内部リアルタイムクロックcRIO-904xには内部リアルタイムクロックが含まれており、cRIO-904xの電源がオフのときにシステム時間を保守します。cRIO-904xのシステムクロックは、起動時に内部リアルタイムクロックと同期されます。リアルタイムクロックは、BIOSセットアップ


http://ni.com/info

ユーティリティまたはMAXを使用して設定するか、LabVIEWを使用してプログラム的に設定できます。

リアルタイムクロックの確度仕様については、ni.com/manualsでモデル仕様を参照してください。

デジタル経路設定cRIO-904xのデジタル経路設定回路は、Real-Time (NI-DAQmx) モードで Cシリーズモジュールをプログラミングする際のバスインタフェースと集録/生成サブシステム間のデータフローを管理します。サブシステムには、アナログ入力、アナログ出力、デジタル I/O、およびカウンタが含まれます。デジタル経路設定回路は、可能であればFIFOを各サブシステムで使用して効率的にデータを移動します。

メモ Cシリーズモジュールを FPGAモードでプログラムする場合、モジュールとバスインタフェース間のデータフローは LabVIEW FPGAを使用してプログラムされます。

デジタル経路設定回路は、タイミング信号と制御信号の経路設定も行います。集録/生成サブシステムは、これらの信号によって集録と生成を制御および同期します。これらの信号は次のソースから受け入れることができます。• Real-Time (NI-DAQmx) モードでプログラムされた Cシリーズモジュール• パラレル Cシリーズデジタルモジュールを使用した PFI端子、または cRIO-904x

の PFI 0端子からのユーザ入力• LabVIEW FPGAと DAQmxアプリケーション間で、cRIOトリガバスを使用して

ハードウェアトリガと信号を共有する FPGAまたは DAQ ASIC

クロック経路設定以下の図は、cRIO-904xのクロック経路設定回路を示します。


http://www.ni.com/manuals/

図 6. cRIO-904xのクロック経路設定回路

オンボード100 MHz発振器

クロック発生器

DAQ ASIC

RIO FPGA

cRIOトリガバス

80 MHzタイムベース


100 kHzタイムベース

13.1072 MHzタイムベース



40 MHzオンボードクロック

÷200

13.1072 MHzキャリアクロック12.8 MHzキャリアクロック10 MHzキャリアクロック

÷2

÷4

メモプログラムモードを切り替えると、「タイムベース」と「クロック」という用語が同じ意味で使用されていることが分かります。これは、DAQ ASICと RIO FPGAがタイミングおよびクロックメカニズムに異なる用語を使用しているためです。ドキュメントでは、説明するプログラムモードに基づいた用語を使用します。

80 MHzタイムベースCシリーズモジュールを Real-Time (NI-DAQmx) モードでプログラミングする場合、80 MHzタイムベースは 32ビット汎用カウンタ/タイマへのソース入力として機能できます。80 MHzタイムベースはオンボード発振器から生成されます。

20 MHzと 100 kHzタイムベースCシリーズモジュールを Real-Time (NI-DAQmx) モードでプログラミングする場合、20 MHzおよび 100 kHzタイムベースを使用して、アナログ入力タイミング信号とアナログ出力タイミング信号の多くを生成できます。これらのタイムベースは、32ビット汎用カウンタ/タイマへのソース入力としても使用できます。20 MHzおよび 100 kHzのタイムベースは、前の図に示すように、80 MHzタイムベースを分周して生成されます。

40 MHzオンボードクロックCシリーズモジュールを FPGAモードでプログラミングする場合、LabVIEW FPGAアプリケーションおよび Cシリーズモジュールの IOノードのトップレベルクロックとして 40 MHzオンボードクロックが使用されます。40 MHzオンボードクロックを使用して、シングルサイクルタイミングループをクロックすることができます。変動周波


数の派生クロックは、40 MHzオンボードクロックから生成できます。40 MHzオンボードクロックは、受信する 80 MHzクロックに位相調整されます。

13.1072 MHz、12.8 MHz、および 10 MHzタイムベースとキャリアクロックCシリーズモジュールを Real-Time (NI-DAQmx) モードでプログラミングする場合、13.1072 MHz、12.8 MHz、および 10 MHzタイムベースを使用して、アナログ入力タイミング信号とアナログ出力タイミング信号の多くを生成できます。これらのタイムベースは、32ビット汎用カウンタ/タイマへのソース入力としても使用できます。13.1072 MHz、12.8 MHz、および 10 MHzタイムベースは、オンボードクロック発生器から直接生成されます。Cシリーズモジュールを FPGAモードでプログラミングする場合、13.1072 MHz、12.8 MHz、および 10 MHzキャリアクロックは、Cシリーズアナログ入力およびアナログ出力モジュールのマスタクロックとして使用できます。13.1072 MHz、12.8 MHz、および 10 MHzキャリアクロックは、LabVIEW FPGAアプリケーションで IOノードとして利用可能で、オンボードクロックを自走クロックを含むセルフタイミング Cシリーズモジュールと相関することに使用できます。

ネットワーク上での同期

内部タイムベースオンボード 100 MHz発振器は、コントローラで使用されているアクティブな時間基準に応じて、ローカルの IEEE 802.1ASまたは IEEE 1588-2008サブネットの一部である他のネットワーク同期デバイスと自動的に同期します。80 MHz、40 MHz、20 MHz、100 kHz、13.1072 MHz、12.8 MHz、および 10 MHzのタイムベースは、オンボード発振器から分周して取得され、それに同期されます。そのため、タイムベースは IEEE 802.1ASまたは IEEE 1588-2008サブネット上の他のネットワーク同期タイムベースにも同期されます。これにより、アナログ入力、アナログ出力、デジタル I/O、およびカウンタ/タイマを分散ネットワークを介して他のシャーシに同期させることができます。Cシリーズモジュールを FPGAモードでプログラミングする場合、時間の同期 IOノードを使用して、LabVIEW FPGAアプリケーションを他のネットワーク同期デバイスと同期させることができます。

ネットワークベース同期IEEE 1588は高精度時間プロトコル (PTP) とも呼ばれ、ケーブル接続されたローカルネットワーク用に設計されたイーサネットベースの同期方法です。PTPプロトコルは、使用されるすべてのクロックをネットワーク上で最も高精度なクロックに同期するフォールトトレラントな方法を提供します。ネットワーク化されたデバイス間のこの同期方法は、パケットベースの通信を使用し、信号の伝播に影響を与えることなく、各イーサネットリンクに許容される長距離間で実行できます。IEEE 1588には、それぞれが異なる機能を使用する IEEE 802.1AS-2011など、多くの異なるプロファイルがあり


ます。プロファイルは互いに相互運用できないため、デバイスにどのプロファイルが実装されているかを確認する必要があります。ネットワーク上のデバイスがIEEE 1588を使用して相互に同期するには、すべてのデバイスが希望する IEEE 1588プロファイルと互換性があり、選択された IEEE 1588プロファイル準拠のネットワークインフラ内ですべてが接続されている必要があります。cRIO-904xコントローラは、IEEE 802.1AS-2011プロファイルと IEEE 1588-2008 (1588v2) 遅延要求/応答プロファイルの両方と互換性があります。ただし、各ネットワークポートは、ネットワークに必要な特定のプロファイルに個別に構成する必要があります。

IEEE 802.1AS-2011と IEEE 1588-2008の相違点一般化された高精度時間プロトコル (gPTP) としても知られている IEEE 802.1AS-2011は、IEEE 1588のプロファイルです。cRIO-904xコントローラは、IEEE 802.1AS-2011プロファイルまたは IEEE 1588-2008プロファイルのいずれかを使用して、ポートの時間基準を設定することで構成できます。ユーザがどの時間基準を使用するかを明示的に指定していない場合、cRIO-904xコントローラはデフォルトで IEEE 802.1AS-2011プロファイルを使用します。以下に示すように、IEEE 802.1AS-2011プロファイルとIEEE 1588-2008プロファイルにはいくつかの相違点があります。• IEEE 802.1AS-2011はデバイス間のすべての通信が OSIレイヤ 2で行われると想定

しますが、IEEE 1588-2008はレイヤ 2およびレイヤ 3〜4のさまざまな通信方法をサポートできます。ナショナルインスツルメンツが cRIO-904xに実装するIEEE 1588-2008プロファイルは、レイヤ 3〜4の通信方法のみをサポートします。レイヤ 2で動作することで、IEEE 802.1AS-2011のパフォーマンスが向上します。

• IEEE 802.1AS-2011は、gPTP情報のみをシステム内の他の IEEE 802.1ASデバイスと直接通信します。したがって、1つの IEEE 802.1AS-2011デバイスから別のデバイスまでのパス全体に IEEE 802.1AS-2011サポートが必要です。IEEE 1588-2008では、2つの IEEE 1588-2008デバイス間で非 IEEE 1588-2008スイッチを使用できます。パス全体に IEEE 802.1AS-2011サポートがある利点は、IEEE 1588-2008と比較して高速のパフォーマンスと低ジッタを実現できることです。

• IEEE 802.1AS-2011には、タイムアウェア型エンドステーションおよびタイムアウェア型ブリッジの 2種類のタイムアウェアシステムのみがあります。IEEE 1588-2008には、通常のクロック、境界クロック、エンドツーエンドの透過クロック、およびタイムアウェアブリッジがあります。これらの要因に基づいて、IEEE 1588-2008と比較すると、IEEE 802.1AS-2011では複雑さと構成の課題を減らすことができます。cRIO-904xコントローラは、両方のプロトコル用のタイムアウェア型エンドステーションとして機能します。

IEEE 1588の外部スイッチ要件cRIO-904xコントローラのネットワーク同期機能を活用するには、アプリケーションに実装されている IEEE 1588プロファイルに応じて、ネットワークインフラが特定の要件を満たしていることを確認します。


• IEEE 802.1AS-2011サポート―時間ベース同期を自動的に有効にし、ネットワークを介してデバイス間で時間ベースのトリガとタイムスタンプの使用を可能にします。同期パフォーマンスは、NI製品仕様を満たします。

• IEEE 1588-2008サポート―時間ベース同期を有効にし、ネットワークを介してデバイス間で時間ベースのトリガとタイムスタンプの使用を可能にします。同期パフォーマンスは変動し、NI製品の仕様を満たしていない可能性があります。IEEE 1588-2008のデフォルト構成として、NIは UDP/IP転送 (レイヤ 3〜4) を使用する、IEEE 1588遅延要求/応答プロファイルをサポートしています。

CMOSバッテリcRIO-904xには CMOSバッテリが内蔵されています。CMOSバッテリはリチウム電池であり、cRIO-904xの電源がオフのときにシステムクロックの情報を格納します。cRIO-904xの電源コネクタに電力が供給されている場合、CMOSバッテリの消費はごくわずかです。電源切断時に発生する CMOSバッテリの消費率は周囲保管温度によります。バッテリの寿命を延ばすには、cRIO-904xを低温で保管し、電源コネクタに電力を供給します。バッテリの予想寿命については、ni.com/manualsで使用するモデルの仕様を参照してください。

バッテリが切れている場合、電源投入時セルフテスト中に「CMOS BATTERY ISDEAD」というメッセージが画面に表示されます。cRIO-904xは起動しますが、システムクロックが BIOSリリースの日時にリセットされます。ユーザがバッテリを交換することはできません。CMOSバッテリの交換が必要な場合は、NIまでお問い合わせください。バッテリの廃棄については、ni.com/manualsで使用するモデルの仕様を参照してください。

モジュール固定アクセサリの取り付けモジュール固定アクセサリを使用すると、Cシリーズモジュールラッチを引き込めず、モジュールをシステムから取り外すことができなくなります。モジュール固定アクセサリは、システムの出荷および設置時にシステムの保証とセキュリティを強化し、運用中に誤ってシステムから取り外されることがないようにします。

モジュール固定アクセサリを使用する場合は、システムを筐体に取り付ける前にアクセサリを取り付けることが推奨されます。これは、アクセサリの取り付け時にcRIO-904xの上部、右側、底部にツールを使用してアクセスする必要があるためです。

使用するオブジェクト• cRIO-904x

• Cシリーズモジュール




• モジュール固定アクセサリキット: 158533-01 (8スロットモデル用)、158534-01 (4

スロットモデル用)

– モジュール固定ブラケット– 取り付けネジ 1

• M4 x 0.7ボタンキャップネジ (8 mm)

• M3 x 0.5皿ネジ (2個) (10 mm)

• Torx T10/T10Hドライバー• Torx T20/T20Hドライバー

手順以下の手順に従って、モジュールを取り付けます。

図 7. 4スロット cRIO-904xのモジュール固定アクセサリの取り付け

5

1

3

4

2

1 モジュール固定アクセサリキットには、2組のネジが含まれています。1組は標準のドライバータイプ (Torx T10と T20) を必要とする標準のネジセットです。もう 1組はセキュリティドライバータイプ (Torx T10Hと T20H) を必要とするいじり止め付きのネジセットです。システムへの意図しない変更を防止するには、いじり止め付きのネジセットを使用します。


図 8. 8スロット cRIO-904xのモジュール固定アクセサリの取り付け

2

5

13

4

1. すべての Cシリーズモジュールが cRIO-904x内に取り付けられていて、ラッチが所定の位置にロックされていることを確認します。

2. Torx T10ドライバーを使用して、cRIO-904xの上部と底部から右パネル中央にあるネジを取り外します。

3. ブラケットを 3つのネジ穴に合うように所定の位置にスライドさせます。4. 適切な Torx T20ドライバーを使用して、cRIO-904xの右端にM4 x 0.7のボタン

キャップネジを取り付けます。1.3 N · m (11.5 lb · in.) の最大トルクでネジを締めます。

5. 適切な Torx T10ドライバーを使用して、cRIO-904xの右端にアクセサリキットに付属の 2本のM3 x 0.5の皿ネジを取り付けます。1.3 N · m (11.5 lb · in.) の最大トルクでネジを締めます。

ヒント NIでは、システムが長時間の間振動を受けることが予想される場合は、すべての留め具にネジゆるみ止め接着剤を使用することを推奨しています。

モジュール固定アクセサリの寸法以下の図は、cRIO-904xのモジュール固定アクセサリの寸法を示します。


図 9. 4スロット cRIO-904xのモジュール固定アクセサリの寸法

94.2 mm(3.71 in.)

1.6 mm(0.06 in.)

1.6 mm(0.06 in.) 220.4 mm (8.68 in.)

図 10. 8スロット cRIO-904xのモジュール固定アクセサリの寸法

329.7 mm (12.98 in.)1.6 mm

(0.06 in.)

94.2 mm(3.71 in.)

コントローラを取り付ける最大周囲温度を得るには、以下の画像に示す基準取り付け構成に基づいて cRIO-904xを取り付けます。cRIO-904xを基準取り付け構成によって取り付けることで、システムが動作温度の全範囲で正しく動作し、Cシリーズモジュールの最適確度が得られます。以下のガイドラインに従って、cRIO-904xを基準取り付け構成に基づいて取り付けます。


図 11. cRIO-904x基準取り付け構成

3

4

1

上

2

1 取り付け方向は水平。

2 基板の取り付けオプション• 厚さが少なくとも 1.6 mm (0.062 in.) あり、デバイスのすべての端から少なく

とも 101.6 mm (4 in.) のスペースがある金属面に cRIO-904xを直接接続します。

• NI パネルマウントキットを使用して、厚さが少なくとも 1.6 mm (0.062 in.) あり、デバイスのすべての端から少なくとも 101.6 mm (4 in.) のスペースがある金属面に cRIO-904xを接続します。

3 「取り付け要件」セクションの冷却空間寸法を確認します。

4 「取り付け要件」セクションに従って、ケーブルの配線間隔に必要なスペースを確保します。

ヒント MAX内で cRIO-904xを識別できるように、これらの取り付け方法のいずれかを使用する前に cRIO-904xの後ろにあるシリアル番号を記録してお


きます。cRIO-904xの取り付け完了後は、シリアル番号の確認が難しくなります。

その他の取り付け構成基準取り付け構成以外の取り付け構成を使用すると、最大動作温度が低下する場合があります。ほとんどの代替取り付け構成では、最大動作温度が 10℃ (18ﾟF) 低下しても正常に動作します。すべての取り付け構成については、上記のガイドラインに従ってください。公表されている確度仕様は、代替取り付け構成では保証されていませんが、システムの電源および代替取り付け構成の熱性能によっては満たされる場合があります。最大動作温度とモジュール確度に対する一般的な代替取り付け構成の影響については、NIまでお問い合わせください。

cRIO-904x の取り付け要件cRIO-904x モデル取り付け用の冷却および配線間隔要件を満たすには、以下を使用してください。すべての RIO-904x モデルの取り付けで、以下の冷却および配線間隔要件を満たす必要があります。cRIO-904xのすべての側面には、以下の図に示すように、25.4 mm (1.00 in.) の隙間を確保してください。

図 12. cRIO-904x冷却空間寸法

25.4 mm (1.00 in.) 全周

冷却空間寸法

以下の図に示すように、Cシリーズモジュールの前面に適切な配線間隔を確保します。Cシリーズモジュールの各コネクタタイプでは、それぞれ必要な配線間隔が異なります。Cシリーズモジュールの配線間隔の詳細については、ni.com/jp/infoで Info Codeに「crioconn」と入力してください。


http://ni.com/info

図 13. cRIO-904x配線間隔

29.1 mm(1.14 in.)

配線間隔

以下の図に示すように、cRIO-904xの各側面 (側面から 63.5 mm (2.50 in.)) およびcRIO-904xの背面から前方方向に 38.1 mm (1.50 in.) の周囲温度を測定します。

図 14. 周囲温度の位置

38.1 mm(1.50 in.) 63.5 mm

(2.50 in.)

1

63.5 mm(2.50 in.)

1

38.1 mm(1.50 in.)63.5 mm

(2.50 in.)

1

63.5 mm(2.50 in.)

1

1. ここで周囲温度を測定します。

外形寸法以下の図に、cRIO-904xの前面と側面の寸法を示します。詳しい次元図と三次元モデルを参照するには、ni.com/dimensions (英語) でモデル番号を使用して検索してください。


http://ni.com/dimensions

図 15. cRIO-904x 4スロットコントローラ前面寸法

107.0 mm (4.21 in.)

219.5 mm (8.64 in.)

117.2 mm (4.61 in.) 8.6 mm(0.34 in.)

88.1 mm(3.47 in.)

図 16. cRIO-904x 8スロットコントローラ前面寸法

107.0 mm (4.21 in.)

226.6 mm (8.92 in.)8.6 mm(0.34 in.)

88.1 mm(3.47 in.)

328.8 mm (12.95 in.)

図 17. cRIO-904x 側面寸法

44.0 mm(1.73 in.)44.0 mm(1.73 in.)

44.0 mm(1.73 in.)44.0 mm(1.73 in.)

53.4 mm(2.10 in.)53.4 mm(2.10 in.)

53.4 mm(2.10 in.)53.4 mm(2.10 in.)


平面に取り付けるNIは、衝撃や振動の多い環境では、cRIO-904xに付いている取り付け穴を使用して、平坦で硬い平面に cRIO-904xを直接取り付けることを推奨します。


• M4ネジ (ユーザが用意。cRIO-904xへの差込は 8 mmを超えないこと)

– 4スロットモデル (x4)

– 8スロットモデル (x6)

図 18. 4スロット cRIO-904xを平面に直接取り付ける

1

2

3


図 19. 8スロット cRIO-904xを平面に直接取り付ける

1

2

3

1. 「サーフェスマウント寸法」を使用して cRIO-904xを取り付ける平面を準備します。

2. cRIO-904xを平面に合わせます。3. 表面に適したM4ネジを使用して、cRIO-904xを平面に固定します。cRIO-904xへ

のネジの差込は、8 mmを超えないようにします。1.3 N · m (11.5 lb · in.) の最大トルクでネジを締めます。

サーフェスマウント寸法以下の図は、4スロットおよび 8スロット cRIO-904xモデルのサーフェスマウント寸法を示しています。


図 20. 4スロット cRIO-904xのサーフェスマウント寸法

2× 23.7 mm (0.94 in.)

2× 20.3 mm (0.80 in.)

2× 20.3 mm (0.80 in.)

6× ISO M4 × 0.7 ネジ山最大挿入深さ 8 mm

116.5 mm (4.59 in.) 29.0 mm (1.14 in.)

図 21. 8スロット cRIO-904xのサーフェスマウント寸法

3x23.7 mm (0.94 in.)

3x20.3 mm (0.80 in.)

3x20.3 mm (0.80 in.)

120 mm (4.72 in.)

9x ISO M4 x 0.7ネジ山最大挿入深さ 8 mm

120 mm (4.72 in.) 14.8 mm (0.59 in.)

パネルに取り付けるcRIO-904xをパネルに取り付けるには、NIパネルマウントキットを使用します。



• プラスドライバー (No. 2)

• NIパネルマウントキット– 4スロットモデル - 157253-01

• パネルマウントプレート• M4 x 10ネジ (x4)

– 8スロットモデル - 157267-01

• パネルマウントプレート• M4 x 10ネジ (x6)

図 22. 4スロット cRIO-904xをパネルに取り付ける

1

3

2


図 23. 8スロット cRIO-904xをパネルに取り付ける

1

2

1. cRIO-904xとパネルマウントプレートを合わせます。2. プラスドライバーとM4 x 10ネジを使用して、パネルマウントプレートを

cRIO-904xに固定します。1.3 N · m (11.5 lb · in.) の最大トルクでネジを締めます。

ネジは NIパネルマウントキットに付属しているものを使用する必要があります。これらのネジの深さとスレッドがパネルマウントプレートに適応しているためです。

3. ドライバーと各表面に適したネジを使用して、パネルマウントプレートを表面に固定します。ネジの最大サイズはM5または No. 10です。

パネルマウント寸法以下の図は、4スロットおよび 8スロット cRIO-904xモデルのパネルマウント寸法を示しています。


図 24. 4スロット cRIO-904xのパネルマウント寸法

108.8 mm (4.26 in.)

217.7 mm (8.57 in.)

199.4 mm (7.85 in.)

1.6 mm (0.06 in.)

11.1 mm (0.44 in.)

138.9 mm(5.47 in.)

114.3 mm(4.50 in.)

7.2 mm(0.29 in.)

25.4 mm(1.00 in.)

図 25. 8スロット cRIO-904xのパネルマウント寸法

89.9 mm (3.54 in.) 147.3 mm (5.80 in.)

327 mm (12.88 in.)

152.4 mm (6.00 in.)

1.6 mm (0.06 in.)

11.1 mm (0.44 in.) 152.4 mm (6.00 in.)

138.9 mm(5.47 in.)

114.3 mm(4.50 in.)

7.2 mm(0.29 in.)

25.4 mm(1.00 in.)

DINレールに取り付けるcRIO-904xを標準 35 mm DINレールに取り付けるには、NI DINレールマウントキットを使用できます。




• NI DINレールマウントキット– 4スロットモデル - 157254-01

• DINレールクリップ• M4 x 10ネジ (x2)

– 8スロットモデル - 157268-01

• DINレールクリップ• M4 x 10ネジ (x3)

図 26. 4スロット cRIO-904xを DINレールに取り付ける

1

2


図 27. 8スロット cRIO-904xを DINレールに取り付ける

1

2

1. cRIO-904xと DINレールクリップを合わせます。2. プラスドライバーとM4 x 10ネジを使用して、DINレールクリップを cRIO-904xに

固定します。1.3 N · m (11.5 lb · in.) の最大トルクでネジを締めます。

ネジは NI DINレールキットに付属しているものを使用する必要があります。これらのネジの深さとスレッドが DINレールクリップに適応しているためです。

コントローラを DINレールに固定するDINレールにコントローラを固定するには、以下の手順に従ってください。

図 28. コントローラを DINレールに固定する

1

2

1. DINレールの一端を DINレールクリップのより深い部分に挿入します。2. レールのバネでクリップが DINレールにしっかりと固定されるまで、強く押し付

けます。

通知コントローラを DINレールから取り外す前に、中に Cシリーズモジュールがないことを確認します。


ラックに取り付ける次のラックマウントキットを使用して、コントローラおよびその他の DINレールマウント可能な装置を標準の 482.6 mm (19 in.) ラックに取り付けます。• 工業用ラックマウントキット、786411-01

• NI ラックマウントキット、781989-01

メモラックマウントキットに加えて、使用するモデルに適した NI DINレールマウントキットを使用する必要があります。

デスクトップに取り付けるcRIO-904xをデスクトップに取り付けるには、NIデスクトップマウントキットを使用します。



• NIデスクトップマウントキット、779473-01

– デスクトップ取り付け用ブラケット (x2)

図 29. 4スロット cRIO-904xをデスクトップに取り付ける

1

2

1

2


図 30. 8スロット cRIO-904xをデスクトップに取り付ける

1

1

2

2

1. cRIO-904xの両端にある取り付け穴にブラケットを合わせます。2. プラスドライバーを使用して、ブラケットの端の取り付けネジを締めます。

デスクトップマウント寸法以下の図は、4スロットおよび 8スロット cRIO-904xモデルのデスクトップマウント寸法を示しています。


図 31. 4スロット cRIO-904xのデスクトップマウント寸法

2×17.2 mm (0.68 in.)

39.1 mm(1.54 in.)

253.9 mm (10.00 in.)

図 32. 8スロット cRIO-904xのデスクトップマウント寸法

2×17.2 mm (0.68 in.)

361.7 mm (14.24 in.)

39.1 mm(1.54 in.)


図 33. cRIO-904x デスクトップマウント側面寸法

132.8 mm (5.23 in.)

127.2 mm(5.01 in.)

BIOS構成システム CMOSおよび BIOS設定をリセットするcRIO-904xの BIOS構成情報は、設定を保持するためのバッテリを必要としない不揮発性メモリに保存されます。さらに、バッテリ (CMOS) によりバックアップされたメモリに特定のシステム情報を保存することで、BIOSは起動時間を最適化します。

CMOSをリセットし、BIOS設定を工場出荷時のデフォルト値に再設定するには、以下の手順に従ってください。1. cRIO-904xの電源を切断します。2. CMOSリセットボタンを 1秒間押したままにします。3. cRIO-904xの電源を再接続します。

「BIOS Reset Detected」という警告メッセージが画面に表示されます。

メモ CMOSバッテリが切れている場合、CMOSリセットボタンは動作しません。

電源投入時セルフテストの警告メッセージcRIO-904xの POSTでは、特定の問題に対する警告メッセージが画面に表示されます。MAXを使用して Console Outを有効にし、RS-232シリアルポートを介してこれらの警告メッセージを送信できます。POSTは以下の警告メッセージを表示することがあります。• BIOS Reset Detected―この警告は、CMOSリセットボタンが押されたときに表示

されます。この警告は BIOS設定がデフォルト値であることを示しています。• CMOS Battery Is Dead―この警告は、CMOSバッテリが切れ、交換の必要がある

ときに表示されます。CMOSバッテリが切れても BIOS設定は保存されますが、シ


ステムの起動速度は遅くなります。これは、BIOSが CMOSに特定のシステム情報を保存して起動時間を最適化できないためです。

BIOSセットアップユーティリティBIOSセットアップユーティリティを使用して、構成設定を変更し、特殊機能を有効にします。cRIO-904xは、ほとんどのアプリケーションで有効な構成設定で出荷されますが、BIOSセットアップユーティリティを使用して、アプリケーションのニーズに合わせた構成設定に変更することができます。BIOS設定を変更すると、不正動作が発生し、コントローラを起動できなくなる場合があります。一般的に、設定を熟知している場合を除き、設定は変更しないでください。BIOS設定をリセットして、デフォルトの構成設定を復元します。

BIOSセットアップユーティリティを起動する以下の手順に従って、BIOSセットアップユーティリティを起動します。1. ビデオモニタを cRIO-904x上の USB 3.1 Type-C DisplayPortコネクタに接続しま

す。メモモニタを USB 3.1 Type-C DisplayPortコネクタに接続するには、VGA- Type-Cまたは DVI - Type-Cアダプタを使用する必要がある場合があります。

2. USBキーボードを cRIO-904xの USB 2.0ホストポートに接続します。3. cRIO-904xに電源を投入するか再起動します。4. 「Please select boot device:」と画面に表示されるまで、<F10>キーまたは

<Del>キーのいずれかを押したままにします。5. 下矢印キーを使用して、Enter Setupを選択し<Enter>を押します。しばらくする

と、セットアップユーティリティがロードします。

BIOSセットアップユーティリティに入ると、Mainセットアップメニューが表示されます。

BIOSセットアップユーティリティでのキーボード操作以下のキーを使用して、BIOSセットアップユーティリティを操作します。

表 17. ナビゲーションキー

キー機能左矢印、右矢

印異なるセットアップメニュー間を移動します。サブメニューを表示している場合には、これらのキーは使用できません。<Esc>を押してサブメニューを閉じる必要があります。

上矢印、下矢印

セットアップメニューのオプション間を移動します。


表 17. ナビゲーションキー (続き)

キー機能

<Enter> サブメニューを展開するか、選択した構成オプションで利用可能なすべての設定を表示します。

<Esc> サブメニューの親メニューに戻ります。最上位のメニューでは、Exit

メニューへのショートカットの役割をします。

<+>、<-> 選択した構成オプションで利用可能なすべての設定間を移動します。

<F8> すべての BIOS構成設定に前回の値をロードします。

<F9> すべての BIOS構成設定に最適なデフォルト値をロードします。最適なデフォルト値は、出荷時の構成デフォルト値と同じです。

<F10> 設定を保存して BIOSセットアップユーティリティを終了します。

MainセットアップメニューMainセットアップメニューでは、以下の構成情報を示します。• BIOS Version―この値は、コントローラ BIOSのバージョンを示します。• Build Date―この値は、BIOSをビルドした日時を示します。• Embedded Firmware Version―ビルトインハードウェア機能を識別します。• Access Level―この値は、現在のユーザがコントローラ BIOSにアクセスしたレベ

ルを示します。• Processor Type, Speed, and Active Processor Cores―コントローラで使用するプ

ロセッサのタイプ、プロセッサ速度、およびアクティブプロセッサコアの数を表します。

• Total Memory―BIOSが検出するシステム RAMのサイズを表します。

また、Mainセットアップメニューには以下の設定が含まれています。• System Date―この設定は、バッテリバックアップ式リアルタイムクロックに格納

される日付を制御します。ほとんどのオペレーティングシステムには、この設定を変更するオプションが含まれています。この値を変更するには、<+>や<->を<Enter>や<Tab>などと併せて使用します。

• System Time―この設定は、バッテリバックアップ式リアルタイムクロックに格納される時間を制御します。ほとんどのオペレーティングシステムには、この設定を変更するオプションが含まれています。この値を変更するには、<+>や<->を<Enter>や<Tab>などと併せて使用します。


AdvancedセットアップメニューAdvancedセットアップメニューに含まれる BIOS設定は、cRIO-904xの通常の動作には変更を必要としません。起動できないディスクやリソースの競合などの特定の問題が発生する場合は、このメニューにある設定を調べる必要がある場合もあります。

通知 Advancedセットアップメニューの設定を変更すると、コントローラが不安定になったり、起動できなくなる場合があります。これが発生した場合は、すべての BIOS設定を工場出荷時のデフォルトに戻してください。

Advancedセットアップメニューには以下のサブメニューが含まれています。• Power/Wake Configurationサブメニュー• SATA Drivesサブメニュー• CPU Configurationサブメニュー• USB Configurationサブメニュー

Power/Wake ConfigurationサブメニューPower/Wake Configurationサブメニューには、チップセットおよび cRIO-904xの電源およびウェイク設定が含まれています。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。• Ring Indicator Wake―この設定は、RS-232シリアルポートの Ring Indicatorピンを

使用して、電源がオフになっているシステムをウェイクする機能を有効または無効にできます。デフォルト値は Disabledです。

• Wake on Trigger―この設定では、ソフトウェアでプログラムされたトリガを使用して、電源がオフになっているシステムをウェイクする機能を有効または無効にできます。デフォルト値は Disabledです。

SATA DrivesサブメニューSATA Drivesサブメニューには、ハードディスクドライブ (HDD) インタフェースの設定が含まれています。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。• Chipset SATA―この設定は、チップセット SATAコントローラを有効または無効に

します。デフォルト値は Enabledです。• Onboard Storage―この項目は、システムで検出されたオンボードドライブを表

示します。

CPU ConfigurationサブメニューCPU Configurationサブメニューには、cRIO-904xの CPU設定が含まれています。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。


CPU電源管理CPU Power Managementサブメニューには、CPU電源管理の設定オプションが含まれています。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。• Burst Mode―この設定で、プロセッサをベースプロセッサの周波数よりも高い周

波数で動作できます。有効なオプションは、Enabledと Disabledです。デフォルト値は Disabledです。有効にすると、プロセッサの最大電力および温度仕様を超えない場合、プロセッサはバースト周波数で動作します。無効にすると、プロセッサは基本動作周波数で動作します。バーストを有効にすると、アプリケーションのジッタが増加する可能性があります。その結果、NIでは、リアルタイムアプリケーションのバーストを無効にすることを推奨しています。

USB ConfigurationサブメニューUSB Configurationサブメニューには、USBホストポートの設定が含まれています。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。• Dual Role Type-C Port FW Ver―この項目は、Dual Role USB Type-Cポートのファー

ムウェアバージョンを示します。• DisplayPort Type-C FW Ver―この項目は、DisplayPort USB Type-Cポートのファーム

ウェアバージョンを示します。• USB Devices―この項目は、デバイスタイプにより分類され、システム内で検出さ

れたデバイスの総数を示します。• Legacy USB Support―この設定は、レガシー USBサポートが有効か無効かを指定

します。レガシー USBサポートは、システムの起動中、または DOSなどのレガシーオペレーティングシステムで USBキーボードおよびマウスを使用できる機能を表します。有効なオプションは、Enabled、Disabled、Autoです。デフォルト値は Disabledです。

• Overcurrent Reporting―この設定は、過剰な電流をソーシングしている USBポートが存在する場合に、BIOSがオペレーティングシステムに通知できるようにします。デフォルト値は Enabledです。ハードウェア過電流保護は常にアクティブで、無効にすることはできません。

• USB Transfer Timeout―この設定は、Control、Bulk、Interrupt USB転送のタイムアウト値を指定します。デフォルト値は 20秒です。

• Device Reset Timeout―この設定は、USB大容量記憶デバイスが開始するまでPOSTが待機する秒数を指定します。デフォルト値は 20秒です。

• Device Power-Up Delay―この設定は、デバイスが列挙するまでの最大時間を指定します。有効なオプションは、Autoと Manualです。デフォルト値は Autoです。Autoに設定されている場合、ルートポートは 100 ms許容され、ハブポートの遅延値は、ハブデスクリプタから取得されます。


BootセットアップメニューBootセットアップメニューには、起動処理および起動デバイスの優先順位に関する設定が含まれます。• Boot Settings Configurationサブメニュー ―この項目から Boot Settings

Configurationサブメニューにアクセスします。• Boot Option Priorities―これらの設定は、ローカルハードディスクドライブ、USB

フラッシュディスクドライブまたは USB CD-ROMドライブなど取り外し可能なデバイス、または PXEネットワーク起動エージェントなどの起動可能なデバイスを BIOSが確認する順番を指定します。BIOSは最初に 1st Boot Deviceに関連するデバイス、次に 2nd Boot Deviceと 3rd Boot Deviceに関連するデバイスの順番で起動を試みます。複数の起動デバイスが存在しない場合、BIOSセットアップユーティリティはこれらの構成オプションのすべてを表示しません。起動デバイスを選択するには、希望するオプションで<Enter>を押して、表示されたメニューから起動デバイスを選択します。また、Disabledを選択して特定の起動デバイスを無効にすることもできます。

メモ特定タイプの 1つのデバイスのみがこのリスト内に表示されます。同じタイプのデバイスが 2つ以上存在する場合、適切な Device BBS

Prioritiesサブメニューを使用して、同じタイプのデバイスの優先順位を変更します。

Boot Settings ConfigurationサブメニューBoot Settings Configurationサブメニューは、ブート設定に代替設定を適用します。工場出荷時の設定は、最も互換性にすぐれた最適な設定です。• Setup Prompt Timeout―この設定は、BIOSセットアップメニューのキー (<Delete>

キー) が押されるまでシステムが待機する時間 (秒数) を指定します。デフォルト値は 10秒です。

• Bootup NumLock State―この設定は、電源投入時のキーボードの NumLock状態を指定します。デフォルト値は Onです。

Save & ExitメニューSave & Exitセットアップメニューには、BIOSのデフォルト構成の終了、保存、およびロード用のあらゆるオプションが含まれています。このメニューの代わりに、<F9>を押して最適な BIOSのデフォルトの設定をロードし、<F10>を押して変更を保存し、セットアップを終了することもできます。


Save & Exitセットアップメニューには以下の設定が含まれています。• Save Changes and Reset―このセットアップユーティリティは cRIO-904xを終了

し、再起動します。BIOS設定に加えられたすべての変更が NVRAMに保存されます。<F10>キーもこのオプションを選択します。

• Discard Changes and Reset―このセッション中に BIOSセットアップユーティリティで変更した BIOS設定は、破棄されます。その後、セットアップユーティリティが終了し、コントローラを再起動します。<Esc>キーを使用してこのオプションを選択することもできます。

• Save Changes―このセッション中に BIOS設定に加えられた変更は、NVRAMに保存されます。セットアップユーティリティはアクティブなままで、さらに変更することができます。

• Discard Changes―このセッション中に BIOSセットアップユーティリティで変更した BIOS設定は、破棄されます。BIOSセットアッププログラムは継続してアクティブです。

• Restore Defaults―このオプションは、すべての BIOS設定を工場出荷時のデフォルトに戻します。これは、不正または無効な設定により、コントローラの予期せぬ動作が起こる場合に便利です。起動順序、パスワードなどのデフォルト以外の設定が工場出荷時のデフォルトに戻ることに注意してください。<F9>キーもこのオプションを選択します。

• Save As User Defaults―このオプションは、現在の BIOS設定のコピーをユーザのデフォルト設定として保存します。このオプションは、カスタム BIOSセットアップ構成を保持することができます。

• Restore User Defaults―このオプションは、すべての BIOS設定をユーザのデフォルト設定に戻します。このオプションは、前回保存したカスタム BIOSセットアップ構成に戻すことができます。

• Boot Override―このオプションは起動可能なすべてのデバイスを表示し、ユーザが今回の起動のために Boot Option Prioritiesリストを無効にすることができます。BIOSセットアップオプションに変更が一切加えられなかった場合、システムは、再起動せずに選択されたデバイスに対して起動を続行します。BIOSセットアップオプションが変更され、保存された場合、再起動が必要となり、起動の無効選択は有効になりません。


プログラムモードを選択するcRIO-904xは 3つのプログラムモードをサポートしています。プログラムモードは、シャーシのスロットごとに設定されます。

Real-Time NI DAQmxを使用して、LabVIEW Real-Timeから直接 Cシリーズモジュールを使用できます。Cシリーズモジュールは、MAXプロジェクトエクスプローラウィンドウで Real-Timeリソース項目の下に表示され、I/Oチャンネルはモジュールの下に I/O変数として表示されます。I/O変数を使用するには、プロジェクトエクスプローラウィンドウからLabVIEW Real-Time VIにドラッグアンドドロップします。

このモードを使用すると、CシリーズモジュールがCompactDAQコントローラのように動作し、Real-Time NI-DAQmxドライバと NI-XNETドライバを使用して通信し、4つのカウンタ/タイマとコントローラの PFIトリガコネクタにアクセスします。

Real-Timeスキャン(IO変数)

I/O変数を使用して、LabVIEW Real-Timeから直接 Cシリーズモジュールを使用できます。スキャンインタフェースモードで使用する Cシリーズモジュールは、MAXプロジェクトエクスプローラウィンドウで Real-Timeスキャンリソース項目の下に表示され、I/Oチャンネルはモジュールの下に I/O変数として表示されます。I/O変数を使用するには、プロジェクトエクスプローラウィンドウから LabVIEWReal-Time VIにドラッグアンドドロップします。

このモードでは、LabVIEW FPGAでの開発は必要ありません。RTスキャンモードでサポートされるすべての Cシリーズモジュールと通信する所定の FPGAビットファイルを使用して、LabVIEWは FPGAのプログラムを実行します。また、LabVIEWは、Cシリーズデータを Real-Timeホストに送信して、I/O変数に表示されるようにします。Real-Timeスキャンモードを使用すると、シャーシのスロットに接続されている Cシリーズモジュールのタイプを動的に検出できます。


LabVIEWFPGA

LabVIEW FPGA VIから Cシリーズモジュールを使用できます。

Cシリーズモジュールは、MAXプロジェクトエクスプローラウィンドウで FPGAターゲット項目のすぐ下に表示され、I/Oチャンネルは FPGAターゲットの下に FPGA I/O項目として表示されます。I/Oチャンネルにアクセスするには、LabVIEW FPGAVIで FPGA I/Oノードを構成するか、プロジェクトエクスプローラウィンドウで I/Oチャンネルから LabVIEW FPGA VIブロックダイアグラムに I/Oチャンネルをドラッグアンドドロップします。このモードを使用すると、より高い柔軟性、カスタマイズ、タイミング、および同期をアプリケーションに追加できます。FPGAモードで CompactRIOシステムを使用するには、ホストコンピュータに LabVIEW FPGAモジュールがインストールされているか、FPGAにダウンロードできるコンパイル済みビットファイルにアクセス可能である必要があります。どちらの場合でも、LabVIEW Real-Time VIで「FPGA VIリファレンスを開く」関数を使用して FPGA VIまたはビットファイルにアクセスします。

次の表を参考にして、タスクでサポートされているプログラムモードを選択してください。

表 18. 一般的なタスクでサポートされているプログラムモードタスク Real-Time Real-Timeスキャン

(IO変数)LabVIEW FPGA

最大 1 kHzのレートを制御 ■ ■

1 kHz〜5 kHz間のレートを制御 (アプリケーションに依存)

■ ■

5 kHzを超えるレートを制御 ■

高速波形集録 ■ ■

メモ一部の Cシリーズモジュールは、特定のプログラムモードでのみ使用できます。モジュール特有のソフトウェアサポートについては、ni.com/infoで Info Codeに「swsupport」と入力してください。

cRIO-904xを Real-Timeモードで使用する詳細については、以下のセクションを参照してください。• NI-DAQmxでのアナログ入力• NI-DAQmxでのアナログ出力• NI-DAQmxでのデジタル入力/出力


http://www.ni.com/info/

• NI-DAQmxでの PFI• NI-DAQmxでのカウンタ

NI-DAQmxでのアナログ入力アナログ入力測定を実行するには、サポートされているアナログ入力 Cシリーズモジュールを cRIOコントローラの任意のスロットに取り付け、プログラミングモードを Real-Time (NI-DAQmx) モードに設定します。チャンネル数、チャンネル構成、サンプルレート、ゲインなどの測定仕様は、使用する Cシリーズモジュールのタイプによって異なります。配線図などの詳細な情報については、Cシリーズモジュールのドキュメントを参照してください。cRIOコントローラには、8つの入力タイミングエンジンが搭載されているため、コントローラ上で一度に最大 8つのハードウェアタイミングアナログ入力タスクを実行できます。アナログ入力タスクには、複数のアナログ入力モジュールからのチャンネルを含めることができます。しかし、単一モジュールのチャンネルは複数のタスクでは使用できません。複数のタイミングエンジンでは、それぞれが独立したタイミングおよびトリガ構成を使用することで、最大 8つのアナログ入力タスクを同時に実行できます。8つのタイミングエンジンは、it0、it1、... it7です。

アナログ入力トリガ信号トリガとは、データ収集の開始や停止などの動作を発生させる信号を指します。トリガを構成するには、トリガの生成方法とトリガの発生要因となる動作を指定します。cRIOコントローラは、内部ソフトウェアトリガ、外部デジタルトリガ、アナログトリガ、および内部タイムトリガをサポートします。

トリガには、開始トリガ、基準トリガ、一時停止トリガという 3つの種類があります。アナログまたはデジタル信号は、これらの 3つの動作を開始できます。Cシリーズパラレルデジタル入力モジュールとコントローラの統合 PFIトリガラインを任意のコントローラスロットで使用して、デジタルトリガを供給できます。モジュールのトリガオプションについては、Cシリーズモジュールのドキュメントを参照してください。デジタルモジュールを使用するトリガについての詳細は、「NI-DAQmxでのデジタル入力/出力」セクションを参照してください。

アナログ入力トリガ信号の詳細については、「AI開始トリガ信号」、「AI基準トリガ信号」、および「AI一時停止トリガ信号」セクションを参照してください。

ハードウェアタイミングシングルポイント (HWTSP) モードHWTSPモードでは、サンプルはハードウェアタイミングによってバッファなしで継続的に集録または生成されます。この場合、タイミングタイプとしてサンプルクロックまたは変化検出を選択します。その他のタイミングタイプはサポートされていません。


ループが特定の時間内に実行されるかどうかを確認する必要がある場合 (制御アプリケーションなど) は、HWTSPモードを使用します。HWTSPモードではバッファが使用されないため、読み取りまたは書き込み操作がハードウェアタイミングに間に合う速度で実行されるように設定してください。読み取りまたは書き込み操作がハードウェアタイミングに間に合わなかった場合は、警告が返されます。

メモ DSAモジュールは HWTSPモードをサポートしていません。

アナログ入力タイミング信号cRIOコントローラでは、以下のアナログ入力タイミング信号を使用できます。• AIサンプルクロック信号*

• AIサンプルクロックタイムベース信号• AI開始トリガ信号*

• AI基準トリガ信号*

• AI一時停止トリガ信号*

*がついた信号はデジタルフィルタをサポートしています。詳細については、「PFIフィルタ」セクションを参照してください。

AI変換クロック信号と cRIOコントローラの詳細については、「アナログ入力モジュールの AI変換クロック動作」セクションを参照してください。

AIサンプルクロック信号1つのサンプルは、AIタスク内の各チャンネルからの 1つの読み取り値で構成されます。サンプルクロック信号は、タスク内のすべてのアナログ入力チャンネルのサンプルを開始します。サンプルクロックは、以下の図で示すように、外部ソースまたは内部ソースのどちらからでも生成できます。


図 34. AIサンプルクロックのタイミングオプション

プログラム可能なクロック分周器

サンプルクロックタイムベース

PFI

アナログ比較イベント

Ctr n Internal Output AIサンプルクロック

シグマデルタモジュール内部出力




PFI





サンプルクロックを出力端子に接続するサンプルクロックは、任意の出力 PFI端子に経路設定できます。サンプルクロックは、デフォルトでアクティブ HIGHパルスです。

AIサンプルクロックタイムベース信号AIサンプルクロックタイムベース信号は分周されて、サンプルクロックのソースになります。サンプルクロックタイムベースは、外部ソースまたは内部ソースから生成される場合があります。AIサンプルクロックタイムベースは、コントローラの出力として使用できません。

AI開始トリガ信号開始トリガ信号を使用して、1つまたは複数のサンプルで構成される測定集録を開始します。開始した集録は、次のいずれかの場合に停止するよう構成します。• 指定したサンプル数が集録されたとき (有限モードの場合)

• ハードウェアの基準トリガが発生したとき (有限モードの場合)

• ソフトウェアコマンドが発行されたとき (連続モードの場合)

開始トリガ (基準トリガではなく) によって開始された集録は、ポストトリガ集録とも呼ばれます。つまり、トリガが発生して初めてサンプルが測定されます。

内部サンプルクロックを使用する場合は、開始トリガから最初のサンプル取得までのデフォルト遅延を指定することができます。


デジタルソースを使用するデジタルソースで開始トリガ信号を使用する場合は、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースとして以下の信号を使用してください。• PFI端子• Counter n Internal Output

ソースは、cRIOコントローラのその他の内部信号の 1つになることもできます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

アナログソースを使用する一部の Cシリーズモジュールでは、アナログ信号を使用してトリガを生成できます。NI-DAQmxでは、これはアナログ比較イベントと呼ばれます。開始トリガのアナログトリガソースを使用する場合、集録はアナログ比較イベント信号の最初の立ち上がりエッジで開始します。

AI開始トリガを出力端子に経路設定する開始トリガは、任意の出力 PFI 端子に経路設定できます。出力はアクティブ HIGHパルスです。

時間ソースを使用する開始トリガ信号を時間ソースと使用するには、NI-DAQmxで特定の時間を設定します。NI-DAQmx APIの時間ベース機能にアクセスする方法については、『NI-DAQmxヘルプ』の「タイムスタンプ」と「時間トリガ」トピックを参照してください。

AI基準トリガ信号測定データの集録を停止するには、基準トリガを使用します。基準トリガを使用するには、有限サイズのバッファとプレトリガサンプル数 (基準トリガの前に集録されるサンプル数) を指定します。集録されるポストトリガサンプル (基準トリガの後に集録されるサンプル) の数は、バッファサイズからプレトリガサンプルの数を引いた数です。

集録が開始されると、cRIOコントローラはバッファにサンプルを書き込みます。cRIO

コントローラは、指定された数のプレトリガサンプルをキャプチャすると、基準トリガ条件の検索を開始します。cRIOコントローラが指定された数のプレトリガサンプルをキャプチャする前に基準トリガの条件が満たされても、条件は無視されます。

バッファが満杯になると、cRIOコントローラは継続的にバッファ内の一番古いサンプルから順に破棄し、新しいサンプルを格納する場所を確保します。cRIOコントローラがまだ破棄していないバッファデータには、ある程度の制限はありますがアクセスできます。詳細については、「Can a Pretriggered Acquisition be Continuous?」ドキュメントを参照してください。このドキュメントを参照するには、ni.com/infoで Info

Codeに「rdcanq」と入力してください。


http://ni.com/info/

基準トリガが発生すると、cRIOコントローラはバッファに必要な数のポストトリガサンプルが蓄積されるまでサンプルをバッファに書き込み続けます。以下の図は、最終バッファを示しています。

図 35. 基準トリガの最終バッファ

基準トリガ

プレトリガサンプル数

完全バッファ

ポストトリガサンプル

デジタルソースを使用するデジタルソースで基準トリガを使用する場合は、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースには、PFIまたは cRIOコントローラの内部信号の 1つを使用できます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

アナログソースを使用する一部の Cシリーズモジュールでは、アナログ信号を使用してトリガを生成できます。NI-DAQmxでは、これはアナログ比較イベントと呼ばれます。

アナログトリガソースを使用する場合、集録はトリガのプロパティに応じてアナログ比較イベント信号の最初の立ち上がりエッジまたは立ち下がりエッジで停止します。

基準トリガ信号を出力端子に経路設定する基準トリガは、任意の出力 PFI端子に経路設定できます。基準トリガはデフォルトでアクティブ HIGHです。

AI一時停止トリガ信号一時停止トリガを使用して、測定データの集録を一時停止、または再開できます。内部サンプルクロックは、外部トリガ信号がアクティブな間一時停止し、信号が非アクティブになると再開します。一時停止トリガのアクティブレベルは、HIGHまたはLOWのどちらかに指定できます。

デジタルソースを使用する一時停止トリガを使用するには、ソースと極性を指定します。ソースには、cRIOコントローラの PFIまたはその他の内部信号の 1つを使用できます。詳細については、『NI-

DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。


アナログソースを使用する一部の Cシリーズモジュールでは、アナログ信号を使用してトリガを生成できます。NI-DAQmxでは、これはアナログ比較イベントと呼ばれます。

アナログトリガソースを使用する場合、内部サンプルクロックはアナログ比較イベント信号が LOWになると一時停止し、HIGHになると再開します (または HIGHになると一時停止し、LOWになると再開します)。

メモ一時停止トリガは、ソースのレベルにのみ反応し、エッジは無視します。

アナログ入力モジュールの AI変換クロック信号の動作AI変換クロック信号および Cシリーズアナログ入力モジュールについては、「スキャンタイプのモジュール」、「同時サンプル&ホールドモジュール」、「デルタシグマモジュール」、および「低速サンプルレートモジュール」セクションを参照してください。

スキャンタイプのモジュールスキャンタイプの Cシリーズアナログ入力モジュールには、信号 A/D変換器とマルチプレクサが搭載され、複数の入力チャンネル間で切り替えることができます。モジュールインタフェースがサンプルクロックパルスを受信すると、現在のタスク内のスキャンモジュールそれぞれに対して変換クロックの生成を開始します。各変換クロックは、そのモジュールから 1つのチャンネルの集録を引き起こします。変換クロックのレートは、使用モジュール、モジュール内のチャンネル数、システムのサンプルクロックレートに応じて異なります。

ドライバは、各モジュールの A/D変換器の最高速な変換レートを選択し、適切な整定時間となるよう各チャンネルの間で 10 μsのパディングを追加します。この仕組みによって、各チャンネルでほぼ同時のサンプリングが可能になります。AIサンプルクロックレートが速すぎて 10 μsのパディングが追加できない場合、NI-DAQmxは AI変換クロックがサンプル全体に渡って均一にパルスを生成できる変換レートを選択します。NI-DAQmxは、タスク内のすべてのモジュールに対して同一のパディングを適用します。変換レートを明示的に指定するには、DAQmxタイミングプロパティノードまたは関数でアクティブデバイスおよび AI変換クロックレートプロパティを使用します。

同時サンプル&ホールドモジュール同時サンプル&ホールド (SSH) Cシリーズアナログ入力モジュールには、すべての入力チャンネルでの同時サンプリングを可能にする複数の A/D変換器または回路が搭載されています。これらのモジュールは、各サンプルクロックパルスで入力をサンプリングします。


デルタシグマモジュールデルタシグマ Cシリーズアナログ入力モジュールは、SSHモジュールと同様の動作をしますが、精密な同期データを生成するために高周波数のオーバーサンプルクロックを必要とする A/D変換器を使用します。cRIOコントローラの一部のデルタシグマモジュールは、単一のオーバーサンプルクロックを自動的に共有して、外部オーバーサンプルクロックタイムベースをサポートするすべてのモジュールが同じタスクを共有する場合にデータを同期します。(DSAモジュールがその例です)。

オーバーサンプルクロックは AIサンプルクロックタイムベースとして使用されます。cRIOコントローラは、タスクのモジュールに基づいてソフトウェアが自動的に選択する、10 MHz、12.8 MHz、および 13.1072 MHzタイムベースを供給します。異なるオーバーサンプルクロック周波数を持つデルタシグマモジュールがアナログ入力タスクで使用された場合、AIサンプルクロックタイムベースは利用可能な任意の周波数を使用できますが、デフォルトで最速の周波数が使用されます。タスクのすべてのモジュールのサンプルレートは、AIサンプルクロックタイムベースの周波数の整数除数です。

1つ以上のデルタシグマモジュールがアナログ入力タスク内にある場合、デルタシグマモジュールは AIサンプルクロックとして使用される信号も提供します。この信号はシステム内の他のモジュールの A/D変換を発生させます。デルタシグマモジュールが使用されていないときは、AIサンプルクロックが同様の動作を実行します。

デルタシグマモジュールが AIタスク内にある場合、コントローラは各デルタシグマモジュールに対して、ADCを同時にリセットする同期パルスを自動的に発信します。デルタシグマ A/D変換器でのフィルタ処理機能により、これらのモジュールでは通常、システム内のデルタシグマ以外のモジュールに対して一定の入力遅延が見られます。この入力遅延の詳細は、Cシリーズモジュールのマニュアルに記載されています。

デルタシグマ Cシリーズモジュールのチャンネルがマルチシャーシタスクに含まれている場合は、チャンネルリストの最初のチャンネルがデルタシグマモジュールのものであることを確認してください。


低速サンプルレートモジュールCシリーズアナログ入力モジュールのタイプによっては、温度など低速で変化する信号を測定できるように設計されているものがあります。これらのモジュールはサンプルレートが遅いため、これらのモジュールの最大レートまたはより遅いレートに AIサンプルクロックの動作を制限することは望ましくありません。cRIOコントローラのそのようなモジュールを同じタスク内で非低速サンプルモジュールと一緒に使用する場合、低速サンプルモジュールの最大サンプルレートを超えると、最後に集録されたサンプルが複数回読み取られます。このシナリオでは、低速サンプル Cシリーズモ


ジュールを使用したハードウェアタイミング集録で、最初のサンプルはタスクがコミットされた時に集録されます。

cRIOコントローラと互換性がある Cシリーズモジュールの詳細については、ni.com/jp/infoで Info Codeに「rdcdaq」と入力してください。

AIアプリケーションソフトウェアについてcRIOコントローラは、次のアナログ入力アプリケーションで使用できます。• シングルポイント集録• ハードウェアタイミングシングルポイント集録• 有限集録• 連続集録

ソフトウェアでアナログ入力アプリケーションおよびトリガをプログラミングする詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』を参照してください。

NI-DAQmxでのアナログ出力アナログ出力を生成するには、アナログ出力 Cシリーズモジュールを cRIOコントローラの任意のスロットに取り付けます。チャンネル数、チャンネル構成、アップデートレート、出力レンジなどの生成仕様は、使用する Cシリーズモジュールのタイプによって異なります。詳細な情報については、Cシリーズモジュールのドキュメントを参照してください。

cRIOコントローラには、8つの出力タイミングエンジンが搭載されているため、コントローラ上で一度に最大 8つのハードウェアタイミングアナログ出力タスクを実行できます。1つのアナログ出力 Cシリーズモジュールで、ハードウェアタイミングタスクやソフトウェアタイミング (シングルポイント) タスクにチャンネルをいくつでも割り当てることができます。ただし、1つのモジュールの一部のチャンネルを 1つのハードウェアタイミングタスクに割り当て、別のチャンネルをソフトウェアタイミングタスクに割り当てることはできません。

複数のタイミングエンジンでは、それぞれが独立したタイミングおよびトリガ構成を使用することで、最大 8つのアナログ出力タスクを同時に実行できます。8つのタイミングエンジンは、ot0、ot1、... ot7です。

アナログ出力データの生成方法アナログ出力処理には、ソフトウェアタイミング生成またはハードウェアタイミング生成のいずれかを使用できます。

ソフトウェアタイミングによる生成ソフトウェアタイミングによる生成では、ソフトウェアによってデータを生成する速度を制御します。ソフトウェアは、各 DAC変換を開始するためにそれぞれ独立したコマンドをハードウェアに送ります。NI-DAQmxでは、ソフトウェアタイミングによる


http://ni.com/info/

データ生成はオンデマンドタイミングと呼ばれています。または、即時処理やスタティック処理とも呼ばれます。通常は、固定 DC電圧などの単一値の出力を書き込むために使用されます。

ソフトウェアタイミングによる生成では、以下の注意事項を参照してください。• モジュールの AOチャンネルのいずれかがハードウェアタイミング (波形) タス

クに使用されている場合、そのモジュールの他のチャンネルをソフトウェアタイミングタスクに使用することはできません。

• ソフトウェアタイミングでのデータ生成は、同時アップデートされるように設定できます。

• 同時アップデートタスクは、一度に 1つだけ実行できます。• ハードウェアタイミングでの AOタスクと同時アップデート AOタスクは、同時

に実行できません。

ハードウェアタイミングによる生成ハードウェアタイミングによる生成では、ハードウェアのデジタル信号によってデータ生成速度を制御します。このデジタル信号は、コントローラ内部で生成するか、外部から供給します。

ハードウェアタイミングは、ソフトウェアタイミングと比較していくつかの利点があります。• サンプリングの間隔を大幅に短く設定可能• サンプリングの間隔が確定的• ハードウェアタイミング集録ではハードウェアトリガを使用可能





バッファを使用したアナログ入力バッファとは、生成されたサンプルを一時的にコンピュータ内に保持する場所です。バッファ型生成では、データが Cシリーズモジュールに書き込まれる前に、ホストバッファから cRIOコントローラのオンボード FIFOに移されます。

バッファ型 I/O操作のプロパティの 1つは、サンプルモードです。サンプルモードは有限または連続から選択できます。• 有限―有限サンプルモードでは、特定のデータサンプルが指定した数だけ生成さ

れます。指定された数のサンプルが書き込まれた後に、サンプル生成は停止します。

• 連続―連続サンプルモードでは、サンプルの数は指定されません。このモードでは、指定した数のデータサンプルを生成した後に停止するのではなく、ユーザが処理を停止するまで連続生成が継続します。データの書き込み方法を制御する、3つの異なる連続生成モードがあります。これらのモードは、再生成モード、オンボード再生成モード、非再生成モードです。– 再生成モードでは、ホストメモリのバッファを定義する必要があります。

データはバッファから連続的に FIFOにダウンロードされ、書き込まれます。これにより、出力処理に干渉することなくホストバッファに随時新しいデータを書き込めます。再生成モードでサポートされる波形チャンネルの数に制限はありません。

– オンボード再生成モードでは、バッファ全体が FIFOにダウンロードされ、そこから再生成されます。データのダウンロードが完了すると、それ以降はFIFOに新しいデータを書き込めません。オンボード再生成モードでは、バッファ全体が FIFOサイズ以下である必要があります。オンボード再生成モードの利点は、一度操作を開始するとメインホストメモリとやり取りする必要がなくなるため、過剰なバストラフィックやオペレーティングシステムの待ち時間による問題が発生しなくなることです。オンボード再生成では、波形チャンネルの制限は 16個です。

– 非再生成モードでは、古いデータは再利用されません。新しいデータを次々とバッファに書き込む必要があります。プログラムが新しいデータを書き込む速度よりもサンプルが生成される速度の方が速い場合、バッファでアンダーフローが発生し、エラーの原因となります。非再生成でサポートされる波形チャンネル数に制限はありません。

アナログ出力トリガ信号トリガとは、データ収集の開始や停止などの動作を発生させる信号を指します。トリガを構成するには、トリガの生成方法とトリガの発生要因となる動作を指定します。cRIOコントローラは、内部ソフトウェアトリガ、外部デジタルトリガ、アナログトリガ、および内部タイムトリガをサポートします。

アナログ出力は、AO開始トリガおよび AO一時停止トリガという 2つの異なるトリガをサポートしています。アナログまたはデジタル信号は、これらの動作を開始するこ


とができます。Cシリーズパラレルデジタル入力モジュールとコントローラの統合PFIトリガラインを任意のコントローラスロットで使用して、デジタルトリガを供給できます。Cシリーズアナログモジュールの中には、アナログトリガを供給できるものもあります。

アナログ出力トリガ信号の詳細については、「AO開始トリガ信号」および「AO一時停止トリガ信号」セクションを参照してください。

アナログ出力タイミング信号cRIOコントローラでは、以下の AO (波形生成) タイミング信号を使用できます。• AOサンプルクロック信号*

• AOサンプルクロックタイムベース信号• AO開始トリガ信号*

• AO一時停止トリガ信号*


AOサンプルクロック信号AOサンプルクロック信号は、タスク内のすべてのアナログ出力チャンネルがアップデートされると発信されます。AOサンプルクロックは、以下の図で示すように、外部ソースまたは内部ソースのどちらからでも生成できます。

図 36. アナログ出力タイミングオプション


AOサンプルクロック

タイムベース

PFI


Ctr n Internal Output

サンプルクロック




PFI





AOサンプルクロックを出力端子に接続するAOサンプルクロックは、任意の出力 PFI端子に経路設定できます。AOサンプルクロックは、デフォルトではアクティブ HIGHです。


AOサンプルクロックタイムベース信号AOサンプルクロックタイムベース信号は分周され、AOサンプルクロックのソースを提供します。AOサンプルクロックタイムベースは、外部ソースまたは内部ソースから生成され、コントローラからの出力ではありません。

デルタシグマモジュールオーバーサンプルクロックは AOサンプルクロックタイムベースとして使用されます。cRIOコントローラは、10 MHz、12.8 MHz、および 13.1072 MHzのタイムベースを供給します。異なるオーバーサンプルクロック周波数を持つデルタシグマモジュールがアナログ出力タスクで使用された場合、AOサンプルクロックタイムベースは利用可能な任意の周波数を使用できますが、デフォルトで最速の周波数が使用されます。タスクのすべてのモジュールのアップデートレートは、AOサンプルクロックタイムベースの周波数の整数除数です。


AO開始トリガ信号波形生成を開始するには、AO開始トリガ信号を使用します。トリガを使用しない場合は、ソフトウェアコマンドによって生成を開始します。内部サンプルクロックを使用する場合は、開始トリガから最初のサンプルまでの遅延を指定することができます。詳細については、『NI-DAQmxヘルプ』を参照してください。

デジタルソースを使用するAO開始トリガを使用するには、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースには、以下の信号のいずれかを使用できます。• ホストソフトウェアにより開始されるパルス• PFI端子• AI基準トリガ• AI開始トリガ

ソースは、cRIOコントローラの内部信号の 1つになることもできます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

さらに、波形生成を AO開始トリガの立ち上がりエッジと立ち下がりエッジのどちらで開始するかを指定することもできます。

AO開始トリガ信号を出力端子に経路設定するAO開始トリガは、任意の出力 PFI端子に接続できます。出力はアクティブ HIGHパルスです。



AO一時停止トリガ信号AO一時停止トリガ信号を使用して、DAQシーケンス内のサンプルをマスクオフします。AO一時停止トリガがアクティブになると、サンプリングは実行されません。ただし、実行中のサンプルはそのまま続行します。一時停止は次のサンプルが開始されるまで有効になりません。

アナログ出力信号の生成は、一時停止トリガがアサートされるとすぐに停止します。サンプルクロックのソースがオンボードクロックの場合、信号生成は一時停止トリガがアサート解除されるとすぐに再開されます。以下の図を参照してください。

図 37. オンボードクロックソースによる AO一時停止トリガ

一時停止トリガ


以下の図に示すとおり、オンボードクロック以外の信号をサンプルクロックのソースとして使用している場合は、一時停止トリガがアサート解除され、サンプルクロックの別のエッジが受信されるとすぐに生成が再開されます。

図 38. その他の信号ソースによる AO一時停止トリガ



デジタルソースを使用するAO一時停止トリガを使用するには、ソースと極性を指定します。PFI信号または cRIO

コントローラのその他の内部信号をソースとして使用することができます。

また、AO一時停止トリガが論理 HIGHレベルまたは LOWレベルのときにサンプルを一時停止するかどうかを指定することもできます。詳細については、『NI-DAQmxヘル


プ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

出力信号のグリッチを抑えるDACを使用して波形を生成する場合、出力信号でグリッチが発生することがあります。これらのグリッチは、DACの電圧が切り替わるときに解放されるチャージによって発生するものであり、正常です。最大グリッチは DACコードの最大ビットが変化するときに発生します。ローパスグリッチ除去フィルタを作成して、これらのグリッチを周波数や出力信号の特性に応じてある程度除去することができます。グリッチを抑える詳細については、ni.com/supportを参照してください。

AOアプリケーションソフトウェアについてcRIOコントローラは、次のアナログ出力アプリケーションで使用できます。• シングルポイント (オンデマンド) 生成• ハードウェアタイミングシングルポイント生成• 有限生成• 連続生成• 波形生成

ソフトウェアでアナログ出力アプリケーションおよびトリガをプログラミングする詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』を参照してください。

NI-DAQmxでのデジタル入力/出力デジタル I/Oを使用するには、デジタル Cシリーズモジュールを cRIOコントローラのいずれかのスロットに取り付けます。ライン数、論理レベル、アップデートレート、ラインの方向などの I/O仕様は、使用する Cシリーズモジュールのタイプによって異なります。詳細な情報については、Cシリーズモジュールのドキュメントを参照してください。

シリアル DIOモジュールとパラレル DIOモジュールシリアルデジタルモジュールには、8本より多いデジタル入力/出力ラインがあります。これらはすべてのコントローラスロットで使用が可能で、次のタスクを実行できます。• ソフトウェア/ハードウェアタイミングによるデジタル入力/出力タスク

パラレルデジタルモジュールはすべてのコントローラスロットで使用が可能で、次のタスクを実行できます。• ソフトウェア/ハードウェアタイミングによるデジタル入力/出力タスク• カウンタ/タイマタスク (2スロットまで可能)

• PFI信号タスクへのアクセス (2スロットまで可能)

• フィルタデジタル入力信号


http://www.ni.com/support/

ソフトウェア/ハードウェアタイミングによるデジタル入力/出力タスクには、以下の制限事項があります。• パラレルモジュールとシリアルモジュールは、同じハードウェアタイミングタス

ク内で使用できません。• シリアルモジュールはトリガに使用できません。• スタティックタスクとタイミングタスクは、1つのシリアルモジュールで同時に

使用できません。• ハードウェアタイミングは、シリアル双方向モジュールで一度に 1方向にしか使

用できません。

コントローラでサポートされるデジタルモジュールの機能は、ni.com/jp/infoで Info

Codeに「rdcdaq」と入力し、「CompactRIO、CompactDAQ、Single-Board RIO、R

シリーズ、EtherCATのソフトウェアサポート」ドキュメントを参照してください。

スタティック DIO各 DIOラインは、スタティック DIまたは DOラインとして使用できます。スタティック DIOラインを使用して、複数の Cシリーズモジュールのデジタル信号を監視、制御できます。使用する Cシリーズモジュールで可能であれば、各 DIOラインをデジタル入力 (DI) またはデジタル出力 (DO) として個々に構成できます。

スタティック DIラインのサンプリングとスタティック DOラインのアップデートでは、すべてソフトウェアタイミングが使用されます。

デジタル入力デジタル波形は、パラレルまたはシリアルデジタルモジュールを使用して集録できます。DI波形集録 FIFOはデジタルサンプルを格納します。cRIOコントローラは、DIサンプルクロック信号の各立ち上がり/立ち下がりエッジで DIOラインをサンプリングします。

複数の入力タイミングエンジンでは、それぞれが独立したタイミングおよびトリガ構成を使用することで、最大 8つのハードウェアタイミングデジタル入力タスクを同時に実行できます。8つの入力タイミングエンジンは、it0、it1、... it7です。8つの入力タイミングエンジンのすべてがアナログ入力とデジタル入力のタスクで共有され、最大8つのハードウェアタイミング入力タスクが可能です。



http://ni.com/info/



デジタル入力トリガ信号トリガとは、データ収集の開始や停止などの動作を発生させる信号を指します。トリガを構成するには、トリガの生成方法とトリガの発生要因となる動作を指定します。cRIOコントローラは、内部ソフトウェアトリガ、外部デジタルトリガ、アナログトリガ、および内部タイムトリガをサポートします。

トリガには、開始トリガ、基準トリガ、一時停止トリガという 3つの種類があります。アナログトリガとデジタルトリガは、これらの 3つのトリガ動作を発生させることができます。Cシリーズパラレルデジタル入力モジュールとコントローラの統合 PFIトリガラインを任意のコントローラスロットで使用して、デジタルトリガを供給できます。モジュールのトリガオプションについては、Cシリーズモジュールのドキュメントを参照してください。トリガにアナログモジュールを使用する詳細については、「アナログ入力トリガ信号」および「アナログ出力トリガ信号」セクションを参照してください。

デジタル入力トリガ信号の詳細については、「デジタル入力タイミング信号」の「DI

開始トリガ信号」、「DI基準トリガ信号」、および「DI一時停止トリガ信号」セクションを参照してください。

デジタル入力タイミング信号cRIOコントローラでは、以下のデジタル入力タイミング信号を使用できます。• DIサンプルクロック信号*

• DIサンプルクロックタイムベース信号• DI開始トリガ信号*

• DI基準トリガ信号*

• DI一時停止トリガ信号*


DIサンプルクロック信号パラレルデジタルモジュールで DIサンプルクロック信号を使用して、任意のスロットのデジタル I/Oをサンプリングし、結果を DI波形集録 FIFOに保存します。cRIOコン


トローラは、FIFOが満杯のときに DIサンプルクロック信号を受信すると、ホストソフトウェアに対してオーバーフローエラーをレポートします。

1つのサンプルは、DIタスク内の各チャンネルからの 1つの読み取り値で構成されます。サンプルクロック信号は、タスク内のすべてのデジタル入力チャンネルのサンプルを開始します。DIサンプルクロックは、以下の図で示すように、外部ソースまたは内部ソースのどちらからでも生成できます。

図 39. DIサンプルクロックのタイミングオプション


DIサンプルクロック

タイムベース

PFI


Ctr n Internal Outputサンプルクロック

シグマデルタモジュール内部出力




PFI





DIサンプルクロックを出力端子に経路設定するDIサンプルクロックは、任意の出力 PFI端子に経路設定できます。

DIサンプルクロックタイムベース信号DIサンプルクロックタイムベース信号は分周され、DIサンプルクロックのソースになります。DIサンプルクロックタイムベースは、外部ソースまたは内部ソースから生成される場合があります。DIサンプルクロックタイムベースは、コントローラの出力として使用できません。

内部ソースを使用する内部ソースで DIサンプルクロックを使用するには、信号ソースと信号の極性を指定します。ソースとして以下の信号を使用してください。• itサンプルクロック• otサンプルクロック• Counter n Internal Output

• 周波数出力• DI変化検出出力


その他の内部信号によっては、DIサンプルクロックに経路接続できるものがあります。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

外部ソースを使用する次の信号を DIサンプルクロックとして接続できます。• PFI端子• アナログ比較イベント (アナログトリガ)

DIサンプルクロックの立ち上がり/立ち下がりエッジでデータをサンプリングできます。

DIサンプルクロックを出力端子に経路設定するDIサンプルクロックは、任意の出力 PFI端子に経路設定できます。PFI回路は、PFI端子を駆動する前に DIサンプルクロックの極性を反転します。

DI開始トリガ信号測定データの集録を開始するには、DI開始トリガ信号を使用します。測定データは、1つ以上のサンプルで構成されています。トリガを使用しない場合は、ソフトウェアコマンドによって測定を開始します。開始した集録は、次のいずれかの場合に停止するよう構成します。• 指定したサンプル数が集録されたとき (有限モードの場合)

• ハードウェアの基準トリガが発生したとき (有限モードの場合)

• ソフトウェアコマンドが発行されたとき (連続モードの場合)

開始トリガ (基準トリガではなく) によって開始された集録は、ポストトリガ集録とも呼ばれます。つまり、トリガが発生して初めてサンプルが測定されます。

内部サンプルクロックを使用する場合は、開始トリガから最初のサンプル取得までの遅延を指定することができます。


デジタルソースを使用するデジタルソースで DI開始トリガを使用する場合は、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースとして以下の信号を使用してください。• PFI端子• Counter n Internal Output


ソースは、cRIOコントローラのその他の内部信号の 1つになることもできます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

DI開始トリガを出力端子に経路設定するDI開始トリガは、任意の出力 PFI端子に経路設定できます。出力はアクティブ HIGHパルスです。

DI基準トリガ信号測定データの集録を停止するには、基準トリガ信号を使用します。基準トリガを使用するには、有限サイズのバッファとプレトリガサンプル数 (基準トリガの前に集録されるサンプル数) を指定します。集録されるポストトリガサンプル (基準トリガの後に集録されるサンプル) の数は、バッファサイズからプレトリガサンプルの数を引いた数です。

集録が開始されると、cRIOコントローラはバッファにサンプルを書き込みます。cRIO

コントローラは、指定された数のプレトリガサンプルをキャプチャすると、基準トリガ条件の検索を開始します。cRIOコントローラが指定された数のプレトリガサンプルをキャプチャする前に基準トリガの条件が満たされても、条件は無視されます。

バッファが満杯になると、cRIOコントローラは継続的にバッファ内の一番古いサンプルから順に破棄し、新しいサンプルを格納する場所を確保します。cRIOコントローラがまだ破棄していないバッファデータには、ある程度の制限はありますがアクセスできます。詳細については、「Can a Pretriggered Acquisition be Continuous?」ドキュメントを参照してください。このドキュメントを参照するには、ni.com/infoで Info

Codeに「rdcanq」と入力してください。

基準トリガが発生すると、cRIOコントローラはバッファに必要な数のポストトリガサンプルが蓄積されるまでサンプルをバッファに書き込み続けます。以下の図は、最終バッファを示しています。

図 40. 基準トリガの最終バッファ

基準トリガ

プレトリガサンプル数

完全バッファ

ポストトリガサンプル


http://ni.com/info/

デジタルソースを使用するデジタルソースで DI基準トリガを使用する場合は、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースには、PFIまたは cRIOコントローラの内部信号の 1つを使用できます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

DI基準トリガ信号を出力端子に経路設定するDI基準トリガは、任意の出力 PFI端子に経路設定できます。基準トリガはデフォルトでアクティブ HIGHです。

DI一時停止トリガ信号DI一時停止トリガ信号を使用して、測定データの集録を一時停止、または再開できます。内部サンプルクロックは、外部トリガ信号がアクティブな間一時停止し、信号が非アクティブになると再開します。一時停止トリガのアクティブレベルは、HIGHまたは LOWのどちらかに指定できます。

デジタルソースを使用するDI一時停止トリガを使用するには、ソースと極性を指定します。ソースには、cRIOコントローラの PFIまたはその他の内部信号の 1つを使用できます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

デジタル入力フィルタハードウェアタイミングタスクを実行する際は、パラレル DIOモジュールのデジタル入力ラインでプログラム可能なデバウンスフィルタを有効にできます。フィルタ構成はモジュールのすべてのラインで同じである必要があります。フィルタが有効になると、コントローラはシャーシタイムベースから派生するユーザ構成フィルタクロックで入力をサンプリングします。これにより、パルスがシステム全体に伝達されるかどうかが決定します。ただし、フィルタを有効にすると入力信号にジッタが発生します。

NI-DAQmxでは、フィルタはフィルタを通過する最小パルス幅 Tpを設定することでプログラムされ (2)、25 ns間隔で選択可能です。適切なフィルタクロックがドライバによって選択されます。長さが 1/2 Tp未満のパルスは拒否されます。また、長さが1/2 Tp〜1 Tpのフィルタ動作は、入力信号に対するフィルタクロックの位相に応じて異なるため定義されていません。

以下の図は、入力信号の LOWから HIGHへの遷移の例を示します。HIGHから LOWへも、同様に遷移します。

たとえば、入力端子がしばらく LOWレベルであるとします。その後、その入力端子がHIGHに変化する際に、何度かグリッチが発生するとします。フィルタクロックによっ

2 Tpは公称値で、コントローラのタイムベースの確度と I/O歪みによって影響を受けます。


て連続した立ち上がりエッジで HIGH信号がサンプリングされると、LOWから HIGH

への遷移が初めて回路の他の部分にも伝播します。

図 41. フィルタの例

デジタル入力P0.x

フィルタクロック

フィルタされた入力

1 1 21 1 21

DIアプリケーションソフトウェアについてcRIOコントローラは、次のデジタル入力アプリケーションで使用できます。• シングルポイント集録• ハードウェアタイミングシングルポイント集録• 有限集録• 連続集録

ソフトウェアでデジタル入力アプリケーションおよびトリガをプログラミングする詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』を参照してください。

変化検出イベント変化検出イベントとは、変化検出タスクによって立ち上がり/立ち下がりエッジラインでの変化が検出されたときに生成される信号です。

変化検出イベントを出力端子に接続する変化検出イベントは、任意の出力 PFI端子に接続できます。

変化検出の集録パラレルデジタルモジュールで、立ち上がりエッジまたは立ち下がりエッジが検出できるようにラインを構成できます。ラインに対して指定されたエッジが 1つ以上のラインで検出された場合、cRIOコントローラは、タスク内のすべてのラインをサンプリングします。立ち上がり/立ち下がりエッジラインは、タスク内にあるとは限りません。

変化検出の集録は、バッファのみが可能です。• バッファ型変化検出の集録―バッファとは、集録されたサンプルを一時的にコン

ピュータ内に保持する場所です。バッファ型集録では、データは cRIOコントローラのオンボード FIFOにいったん保持され、そこから PCバッファに転送されます。バッファ型データ集録では、使用しない場合よりも高速な転送レートを実現できます。これは、データが個々のサンプルごとではなくブロックごとに蓄積されて転送されるためです。


デジタル出力デジタル出力を生成するには、デジタル出力 Cシリーズモジュールを cRIOコントローラの任意のスロットに取り付けます。チャンネル数、チャンネル構成、アップデートレート、出力レンジなどの生成仕様は、使用する Cシリーズモジュールのタイプによって異なります。詳細な情報については、Cシリーズモジュールのドキュメントを参照してください。

パラレルデジタル出力モジュール (旧称:ハードウェアタイミングモジュール) では、1

つのモジュールで複数のソフトウェアタイミングタスクを実行できるほか、1つのモジュールでハードウェアタイミングによるデジタル出力タスクとソフトウェアタイミングによるデジタル出力タスクの両方を実行できます。シリアルデジタル出力モジュール (旧称: スタティックデジタル出力モジュール) では、ハードウェアタイミングによるデジタル出力タスクとソフトウェアタイミングによるデジタル出力タスクの両方を実行できませんが、複数のソフトウェアタイミングタスクを実行することはできます。

ハードウェアタイミングタスクまたはソフトウェアタイミングタスクに複数モジュールのチャンネルを含めることは可能ですが、ハードウェアタイミングタスクにパラレルおよびシリアルモジュールの両方のチャンネルを組み合わせて含めることはできません。複数のタイミングエンジンでは、それぞれが独立したタイミングおよびトリガ構成を使用することで、最大 8つのハードウェアタイミングデジタル出力タスクを同時に実行できます。8つの出力タイミングエンジンは、ot0、ot1、... ot7です。8つの出力タイミングエンジンのすべてがアナログ出力とデジタル出力のタスクで共有され、最大 8つのハードウェアタイミング出力タスクが可能です。

デジタル出力データの生成方法デジタル出力処理には、ソフトウェアタイミング生成またはハードウェアタイミング生成のいずれかを使用できます。

ソフトウェアタイミングによる生成ソフトウェアタイミングによる生成では、ソフトウェアによってデータを生成する速度を制御します。ソフトウェアは、各デジタル生成を開始するためにそれぞれ独立したコマンドをハードウェアに送ります。NI-DAQmxでは、ソフトウェアタイミングによるデータ生成はオンデマンドタイミングと呼ばれています。ソフトウェアタイミングによる生成は、即時処理またはスタティック処理とも呼ばれます。通常は、単一値を書き込むために使用されます。

ソフトウェアタイミングによる生成では、シリアルデジタルモジュールの DOチャンネルのいずれかがハードウェアタイミングタスクに使用されている場合、そのモジュールの他のチャンネルをソフトウェアタイミングタスクに使用することはできません。


ハードウェアタイミングによる生成ハードウェアタイミングによる生成では、ハードウェアのデジタル信号によってデータ生成速度を制御します。このデジタル信号は、コントローラ内部で生成するか、外部から供給します。

ハードウェアタイミングは、ソフトウェアタイミングと比較していくつかの利点があります。• サンプリングの間隔を大幅に短く設定可能。• サンプリングの間隔が確定的。• ハードウェアタイミング集録ではハードウェアトリガを使用可能。



バッファ型デジタル出力バッファとは、生成されたサンプルを一時的にコンピュータ内に保持する場所です。バッファ型生成では、データは Cシリーズモジュールに書き込まれる前に、ホストバッファから cRIOコントローラのオンボード FIFOに移されます。

バッファ型 I/O操作のプロパティの 1つは、サンプルモードです。サンプルモードは有限または連続から選択できます。• 有限―有限サンプルモードでは、特定のデータサンプルが指定した数だけ生成さ

れます。指定された数のサンプルが書き込まれた後に、サンプル生成は停止します。

• 連続―連続サンプルモードでは、サンプルの数は指定されません。一定数のデータサンプルを生成した後に停止するのではなく、連続生成はユーザが操作を停止するまで継続します。データの書き込み方法を制御する、3つの異なる連続生成モードがあります。これらのモードは、再生成モード、オンボード再生成モード、非再生成モードです。– 再生成モードでは、ホストメモリのバッファを定義する必要があります。

データはバッファから連続的に FIFOにダウンロードされ、書き込まれます。


これにより、出力処理に干渉することなくホストバッファに随時新しいデータを書き込めます。

– オンボード再生成モードでは、バッファ全体が FIFOにダウンロードされ、そこから再生成されます。データのダウンロードが完了すると、それ以降はFIFOに新しいデータを書き込めません。オンボード再生成モードでは、バッファ全体が FIFOサイズ以下である必要があります。オンボード再生成モードの利点は、一度操作を開始するとメインホストメモリとやり取りする必要がなくなるため、過剰なバストラフィックやオペレーティングシステムの待ち時間による問題が発生しなくなることです。

メモアクセス可能な FIFOサイズを最大化するには、パラレル DO

モジュールをスロット 1〜4に設置します。スロット 5〜8にモジュールを設置すると、アクセス可能な FIFOサイズが小さくなります。

– 非再生成モードでは、古いデータは再利用されません。新しいデータを次々とバッファに書き込む必要があります。プログラムが新しいデータを書き込む速度よりもサンプルが生成される速度の方が速い場合、バッファでアンダーフローが発生し、エラーの原因となります。

デジタル出力トリガ信号トリガとは、データ収集の開始や停止などの動作を発生させる信号を指します。トリガを構成するには、トリガの生成方法とトリガの発生要因となる動作を指定します。cRIOコントローラは、内部ソフトウェアトリガ、外部デジタルトリガ、アナログトリガ、および内部タイムトリガをサポートします。

デジタル出力は、DO開始トリガおよび DO一時停止トリガという 2つの異なるトリガの動作をサポートしています。デジタルトリガまたはアナログトリガによってこれらの動作を開始することができます。すべての PFI端子はデジタルトリガを供給し、一部の Cシリーズのアナログモジュールはアナログトリガを供給します。詳細な情報については、Cシリーズモジュールのドキュメントを参照してください。

デジタル出力トリガ信号の詳細については、「デジタル出力タイミング信号」で「DO

開始トリガ信号」および「DO一時停止トリガ信号」セクションを参照してください。

デジタル出力タイミング信号cRIOコントローラでは、以下の DOタイミング信号を使用できます。• DOサンプルクロック信号*

• DOサンプルクロックタイムベース信号• DO開始トリガ信号*

• DO一時停止トリガ信号*



DOサンプルクロック信号DOサンプルクロック信号は、タスク内のすべてのデジタル出力チャンネルがアップデートされると発信されます。DOサンプルクロックは、以下の図で示すように、外部ソースまたは内部ソースのどちらからでも生成できます。

図 42. デジタル出力タイミングオプション


DOサンプルクロック

タイムベース

PFI

アナログ比較イベント DOサンプル

クロック




PFI





Ctr n Internal Output

DOサンプルクロックを出力端子に経路設定するDOサンプルクロックは、任意の出力 PFI端子に経路設定できます。DOサンプルクロックは、デフォルトではアクティブ HIGHです。

DOサンプルクロックタイムベース信号DOサンプルクロックタイムベース信号は分周され、DOサンプルクロックのソースになります。DOサンプルクロックタイムベースは、外部ソースまたは内部ソースから生成され、コントローラからの出力としては使用できません。

DO開始トリガ信号波形生成を開始するには、DO開始トリガ信号を使用します。トリガを使用しない場合は、ソフトウェアコマンドによって生成を開始します。内部サンプルクロックを使用する場合は、開始トリガから最初のサンプルまでの遅延を指定することができます。詳細については、『NI-DAQmxヘルプ』を参照してください。



デジタルソースを使用するDO開始トリガを使用するには、ソースと立ち上がりエッジまたは立ち下がりエッジを指定します。ソースには、以下の信号のいずれかを使用できます。• ホストソフトウェアにより開始されるパルス• PFI端子• AI基準トリガ• AI開始トリガ

ソースは、cRIOコントローラの内部信号の 1つになることもできます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

さらに、波形生成を DO開始トリガの立ち上がりエッジと立ち下がりエッジのどちらで開始するかを指定することもできます。

DO開始トリガ信号を出力端子に経路設定するDO開始トリガは、任意の出力 PFI端子に接続できます。出力はアクティブ HIGHパルスです。

DO一時停止トリガ信号DO一時停止トリガ信号を使用して、DAQシーケンス内のサンプルをマスクオフします。DO一時停止トリガがアクティブになると、サンプリングは実行されません。ただし、実行中のサンプルはそのまま続行します。一時停止は次のサンプルが開始されるまで有効になりません。

デジタル出力信号の生成は、一時停止トリガがアサートされるとすぐに停止します。以下の図に示すとおり、サンプルクロックのソースがオンボードクロックの場合、信号生成は一時停止トリガがアサート解除されるとすぐに再開されます。

図 43. オンボードクロックソースによる DO一時停止トリガ



以下の図に示すとおり、オンボードクロック以外の信号をサンプルクロックのソースとして使用している場合は、一時停止トリガがアサート解除され、サンプルクロックの別のエッジが受信されるとすぐに生成が再開されます。


図 44. その他の信号ソースによる DO一時停止トリガ



デジタルソースを使用するDO一時停止トリガを使用するには、ソースと極性を指定します。PFI信号または cRIO

コントローラのその他の内部信号をソースとして使用することができます。

DO一時停止トリガが論理 HIGHレベルまたは LOWレベルのときにサンプルを一時停止するかどうかを指定することもできます。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

DOアプリケーションソフトウェアについてcRIOコントローラは、次のデジタル出力アプリケーションで使用できます。• シングルポイント (オンデマンド) 生成• ハードウェアタイミングシングルポイント生成• 有限生成• 連続生成

ソフトウェアでデジタル出力アプリケーションおよびトリガをプログラミングする詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』を参照してください。

NI 9401のデジタル入力/出力構成NI 9401デジタルモジュールのラインの入出力構成を変更すると、NI-DAQmxはモジュールにライン構成コマンドを送信できるように一時的にすべてのモジュールのラインを予約します。このため、すべてのタスクは、開始前に DAQmx制御タスクによって予約する必要があります。別のタスクまたは信号経路によってモジュールが使用されている場合は、干渉を避けるために、エラーが発生してライン構成コマンドは送信されません。ライン構成コマンド実行中は、出力ラインはグリッチが発生することなく維持されます。

NI-DAQmxでの PFIパラレルデジタルモジュールのチャンネルは、PFI (プログラム可能な機能的インタフェース) 端子として構成できます。cRIOコントローラにも、PFI用の端子が 1つあります。1つのコントローラの PFI端子には、最大 2つのデジタルモジュールからアクセスできます。


各 PFIは、以下の I/Oとして個々に構成できます。• AI、AO、DI、DOへのタイミング入力信号、またはカウンタ/タイマ機能• AI、AO、DI、DOからのタイミング出力信号、またはカウンタ/タイマ機能

PFIフィルタ各 PFI信号で、プログラム可能なデバウンスフィルタを有効にできます。フィルタが有効になると、コントローラはシャーシタイムベースから派生するユーザ構成フィルタクロックで入力をサンプリングします。これにより、パルスが回路全体に伝達されるかどうかが決定します。

ただし、フィルタを有効にすると PFI信号にジッタが発生します。

入力信号の LOWから HIGHへの遷移の例を説明します。HIGHから LOWへも、同様に遷移します。

たとえば、入力端子がしばらく LOWレベルであるとします。その後、その入力端子がHIGHに変化する際に、何度かグリッチが発生するとします。フィルタクロックによって連続した N個のエッジで HIGH信号がサンプリングされると、LOWから HIGHへの遷移が回路の次の部分に伝播します。Nの値は、フィルタの設定によって以下の表のように決定されます。

表 19. 選択可能な PFIフィルタ設定

フィルタ設定フィルタクロックジッタ

通過する最小パルス幅*

通過しない最大パルス幅*

112.5 ns (短) 80 MHz 12.5 ns 112.5 ns 100 ns

6.4 μs (中) 80 MHz 12.5 ns 6.4 μs 6.3875 μs

2.56 ms (高) 100 kHz 10 μs 2.56 ms 2.55 ms

カスタムユーザによる構成可能

1フィルタクロック周期

Tユーザ Tユーザ - (1フィルタクロック周期)

* パルス幅は公称値で、コントローラのタイムベースの確度と I/O歪みによって影響を受けます。

起動時にはフィルタは無効になります。以下の図は、カスタムフィルタを N = 5に設定した場合の入力で、LOWから HIGHへの遷移を示しています。


図 45. PFIフィルタの例

1 2 31 4 1 2 3 4 5

PFI端子フィルタクロックを使用して集録した端子のサンプルが5連続HIGHの場合、フィルタ後の入力がHIGHになります。

フィルタクロック

フィルタされた入力

NI-DAQmxでのカウンタcRIOコントローラには、4つの汎用 32ビットカウンタ/タイマ、および 1つの周波数発生器が搭載されています。汎用カウンタ/タイマは、さまざまな計測アプリケーション、パルス発生アプリケーションで使用できます。以下の図は、cRIOコントローラのカウンタ 0と周波数発生器を示します。cRIOコントローラの 4つのカウンタはすべて同じです。

図 46. コントローラのカウンタ 0と周波数発生器

カウンタ0

Counter 0 Source (Counter 0 Timebase)

Counter 0 Aux

Counter 0 HW Arm

Counter 0 A

Counter 0 B (Counter 0 Up_Down)

Counter 0 Z

Counter 0 GateCounter 0 Internal Output

Counter 0 TC

入力選択Mux

周波数発生器

周波数出力タイムベース Freq Out

入力選択Mux

Embedded Ctr0

FIFO

Counter 0 Sample Clock

カウンタには 8つの入力信号がありますが、ほとんどのアプリケーションではその一部だけが使用されます。

カウンタ信号の接続については、「デフォルトのカウンタ/タイマ経路」セクションを参照してください。

各カウンタには、バッファ集録および生成に使用できる FIFOがあります。各カウンタにはまた、従来は 2つのカウンタを必要とした測定および生成を可能にする組込カウンタ (Embedded Ctrn) が搭載されています。組込カウンタは、メインカウンタと別にプログラムすることはできず、組込カウンタからの信号は経路設定できません。


カウンタタイミングエンジンcRIOコントローラのカウンタは、アナログ入力、アナログ出力、デジタル入力、デジタル出力とは異なり、タイムベースを分周して内部カウンタサンプルクロックを生成する機能を持ちません。サンプルクロック操作の場合、クロックソース用の外部信号を供給する必要があります。以下の信号をソースとして使用できます。• AIサンプルクロック• AI開始トリガ• AI基準トリガ• AOサンプルクロック• DIサンプルクロック• DI開始トリガ• DOサンプルクロック• CTR n Internal Output

• Freq Out

• PFI

• 変化検出イベント• アナログ比較イベント

すべてのタイミングカウンタ操作にサンプルクロックが必要なわけではありません。たとえば、簡単なバッファ型パルス幅測定では、パルスの各エッジでデータがラッチされます。この測定では、測定する信号によりデータをラッチするタイミングが決定されます。これらの動作は、指定なしタイミング操作と呼ばれます。しかし、サンプルクロックの間隔を使用して同様の測定を行うこともできます。これらはサンプルクロック操作と呼ばれます。以下の表は、異なる測定のさまざまなオプションを示します。

表 20. カウンタタイミング測定

測定指定なしタイミングサポート

サンプルクロックタイミングサポート

バッファ型エッジカウントいいえはい

バッファ型パルス幅はいはい

バッファ型パルスはいはい

バッファ型半周期はいいいえ

バッファ型周波数はいはい

バッファ型周期はいはい


表 20. カウンタタイミング測定 (続き)

測定指定なしタイミングサポート

サンプルクロックタイミングサポート

バッファ型位置いいえはい

バッファ型 2信号エッジ間隔はいはい

カウンタトリガカウンタは、3つの異なるトリガ動作をサポートします。• アーム開始トリガ―カウンタの入出力機能を開始するには、まずカウンタを有効

にする (アームする) 必要があります。ソフトウェアによって、カウンタをアームするか、ハードウェア信号でカウンタがアームされるように構成することができます。このハードウェア信号は、ソフトウェアでアーム開始トリガと呼ばれます。ソフトウェアは、内部的にアーム開始トリガをカウンタの Counter n HW Arm入力に経路設定します。

カウンタ出力操作では、開始/一時停止トリガに加え、アーム開始トリガを使用できます。カウンタ入力操作では、アーム開始トリガを開始トリガと同様に使用することができます。アーム開始トリガによって、複数のカウンタ入出力タスクを同期化できます。

アーム開始トリガを使用する際は、アーム開始トリガソースを Counter n HW Arm

信号に経路設定します。• 開始トリガ―カウンタ出力機能の開始トリガを使用できます。有限または連続パ

ルス生成を開始するように、開始トリガを構成できます。連続パルス生成の場合は、パルスの生成がソフトウェアで停止操作を実行するまで続行します。有限パルス生成の場合は、指定した数のパルスが生成されると、再トリガ属性を使用しない限りは、パルス生成が停止します。再トリガ属性を使用すると、次の開始トリガによって生成が再開されます。

開始トリガを使用する際は、開始トリガソースをそのカウンタの Counter n Gate

信号入力に経路設定します。カウンタ出力処理で可能なトリガは、ハードウェア信号です。

カウンタ入力機能では、アーム開始トリガを開始トリガと同様に使用することができます。

• 一時停止トリガ― 一時停止トリガは、エッジカウントアプリケーションや連続パルス生成アプリケーションで使用できます。エッジカウント集録では、カウンタは外部トリガ信号が LOWになるとエッジカウントを停止し、HIGHになると再開するか、あるいは、HIGHになると停止し、LOWになると再開します。


連続パルス生成では、カウンタは外部トリガ信号が LOWになるとパルス生成を停止し、HIGHになると再開するか、あるいは、HIGHになると停止し、LOWになると再開します。

一時停止トリガを使用する際は、一時停止トリガソースをそのカウンタのCounter n Gate信号入力に経路設定します。

デフォルトのカウンタ/タイマ経路カウンタ/タイマ信号は、パラレルデジタル I/O Cシリーズモジュールで使用できます。システムに取り付けられたモジュールで信号経路設定のオプションを決定するには、MAXのデバイス経路タブを参照してください。

NI-DAQmxのカウンタ/タイマ信号には、これらのデフォルトを使用するか、他のソースおよび出力先を選択することができます。一般的なカウンタ測定および生成で信号を接続する方法については、『NI-DAQmxヘルプ』で「カウンタ信号を接続する」を参照してください。カウンタ機能のデフォルト PFIラインの一覧は、『NI-DAQmxヘルプ』で「物理チャンネル」を参照してください。

その他のカウンタの機能以下のセクションには、cRIOコントローラで使用できるその他のカウンタ機能が記載されています。• カウンタをカスケード接続する• プリスケール• 同期モード

カウンタをカスケード接続する各カウンタの Counter n Internal Output信号と Counter n TC信号は、それぞれもう一方のカウンタのゲート入力に内部接続できます。2つのカウンタをカスケード接続することで、64ビットカウンタを効果的に作成できます。カウンタをカスケード接続することで、他のアプリケーションを有効にすることもできます。たとえば、周波数測定の確度を向上させるために、「2つのカウンタによる広範囲周波数」セクションで説明されているように逆周波数測定を使用できます。

プリスケールプリスケールを使用すると、カウンタの最大タイムベースより高速な信号をカウントできるようになります。cRIOコントローラでは、各カウンタで 8Xおよび 2Xのプリスケールが使用できます。プリスケールは無効にできます。各プリスケーラは、8 (または 2) までカウントし、ロールオーバーする小型で簡単なカウンタで構成されます。このカウンタは、小型のカウンタのロールオーバー回数をカウントするだけの大型のカウンタよりも高速に実行できます。したがって、プリスケーラはソースにおいて周波数分周を実行し、以下の図に示すように、受け入れ信号の 8分の 1 (または 2分の 1)

の周波数を出力します。


図 47. プリスケール

外部信号

カウンタ値

プリスケーラのロールオーバー（カウンタでソース

として使用）

0 1

プリスケールは、連続的な繰り返し信号の周波数を測定するために使用されます。プリスケールカウンタは読み取り不可能なため、前回のロールオーバーから何回エッジが発生したか確認することができません。プリスケールは、7 (または 1) ティックまでの誤差が許容できることを条件に、イベントカウントの目的で使用できます。プリスケールは、カウンタソースが外部信号である場合に使用できます。カウンタソースが内部タイムベース (80 MHzタイムベース、20 MHzタイムベース、または 100 kHzタイムベース) のいずれかである場合、プリスケールは使用できません。

同期モード32ビットカウンタは、ソース信号に同期してカウントアップまたはカウントダウンします。ゲート信号およびその他のカウンタ入力はソース信号に対して非同期であるため、cRIOコントローラはこれらの信号を内部カウンタに渡す前に同期します。

cRIOコントローラは、構成方法に応じて、2つの同期方法のうち 1つを使用します。• 80 MHzソースモード• 20 MHz未満の外部または内部ソース

80 MHzソースモード80 MHzソースモードでは、コントローラは信号をソースの立ち上がりエッジで同期し、3番目の立ち上がりエッジでカウントします。以下の図に示されるように、カウントが失われないようにエッジがパイプライン処理されます。

図 48. 80 MHzソースモード

80 MHzソース

同期カウント

20 MHz未満の外部または内部ソース20 MHz未満の外部または内部ソースでは、モジュールはソース信号を数ナノ秒遅延させた遅延ソース信号を生成します。以下の図で示すように、コントローラは信号を遅延ソース信号の立ち上がりエッジで同期化し、ソースの次の立ち上がりエッジをカウントします。


図 49. 20 MHz未満の外部または内部ソース

ソース

遅延ソース

同期

カウント

カウンタ入力アプリケーション以下のセクションには、cRIOコントローラで使用できるさまざまなカウンタ入力アプリケーションが記載されています。• エッジをカウントする• パルス幅測定• パルス測定• 半周期測定• 周波数測定• 周期測定• 位置測定• 2信号エッジ間隔測定

エッジをカウントするエッジカウントアプリケーションでは、カウンタは、アームされるとそのカウンタのソースでエッジをカウントします。カウンタは、ソース入力での立ち上がりエッジ、立ち下がりエッジをカウントするように構成できます。「カウント方向を制御する」セクションに記載されているように、カウント方向 (カウントアップまたはカウントダウン) を指定することもできます。カウンタ値は、オンデマンドで読み取ることも、サンプルクロックを使用して読み取ることもできます。

エッジカウントオプションについては、以下のセクションを参照してください。• シングルポイント (オンデマンド) エッジカウント• バッファ型 (サンプルクロック) エッジカウント

シングルポイント (オンデマンド) エッジカウントシングルポイント (オンデマンド) エッジカウントでは、カウンタはアームされるとソース入力でエッジ数をカウントします。オンデマンドは、ソフトウェアがカウント処理に干渉することなくカウンタの値をいつでも読み取れることを意味します。次の図は、シングルポイントエッジカウントの例を示します。


図 50. シングルポイント (オンデマンド) エッジカウント

カウンタをアーム

ソース

カウンタ値 10 5432

一時停止トリガを使用してカウンタを一時停止 (ゲート) することができます。一時停止トリガがアクティブな場合は、カウンタはソース入力のエッジを無視します。一時停止トリガがアクティブでない場合は、カウンタは通常通りにエッジをカウントします。

一時停止トリガをカウンタのゲート入力に経路設定できます。カウンタは、一時停止トリガが HIGHの場合または LOWの場合に、カウントを一時停止するように構成できます。次の図は、一時停止トリガによるオンデマンドのエッジカウントの例を示したものです。

図 51. 一時停止トリガによるシングルポイント (オンデマンド) エッジカウント


ソース

一時停止トリガ（LOWの時に一時停止）

カウンタ値 10 0 5432

バッファ型 (サンプルクロック) エッジカウントバッファ型エッジカウント (サンプルクロックによるエッジカウント) では、カウンタはアーム後にソース入力のエッジ数をカウントします。カウンタの値は、サンプルクロックの各アクティブエッジでサンプリングされ、FIFOに保存されます。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

返されるカウント値は、カウンタアームイベント以降の累積カウントです。つまり、サンプルクロックはカウンタをリセットしません。カウンタは、サンプルクロックの立ち上がり/立ち下がりエッジでデータをサンプリングするように構成できます。

次の図は、バッファ型エッジカウントの例を示します。図が示すように、カウントはカウンタがアームされると開始されます。アームはサンプルクロックの最初のアクティブエッジより前に発生します。


図 52. バッファ型 (サンプルクロック) エッジカウント

36

3


ソース

サンプルクロック（立ち上がりエッジでサンプル）

カウンタ値

バッファ

10 763 4 52

カウント方向を制御するエッジカウントアプリケーションでは、カウントダウン、カウントアップのどちらかを指定できます。カウンタは、以下のように指定できます。• 常にカウントアップする• 常にカウントダウンする• カウンタ 0の B入力が HIGHのときにカウントアップし、LOWのときにカウント

ダウンする


パルス幅測定パルス幅測定では、カウンタはゲート入力信号のパルスの幅を測定します。カウンタは、ゲート信号の HIGHパルスまたは LOWパルスの幅を測定するように構成できます。

内部/外部周期クロック信号 (周期が既知の場合) を、カウンタのソース入力に経路設定できます。カウンタは、ゲート信号のパルスがアクティブな間にソース信号の立ち上がり (または立ち下がり) エッジの数をカウントします。

パルス幅は、ソース信号の周期にカウンタから返されたエッジ数を乗算して計算されます。

パルス幅測定は、パルス列が進行中の間にカウンタがアームされても正確です。カウンタは、パルスがアクティブな状態のときにアームされた場合、次回アクティブな状態に遷移するまで測定の開始を待機します。

cRIOコントローラのパルス幅測定のオプションについては、以下のセクションを参照してください。• 単一パルス幅測定• 指定なしバッファ型パルス幅測定• サンプルクロックバッファ型パルス幅測定


単一パルス幅測定単一パルス幅測定では、カウンタはゲート入力がアクティブな間、ソース入力のエッジ数をカウントします。ゲート入力が非アクティブになると、カウント値は FIFOに格納され、ゲートとソース入力の他のエッジを無視します。その後、ソフトウェアによって格納されたカウント値が読み取られます。

以下の図は、単一パルス幅測定を示したものです。

図 53. 単一パルス幅測定

ソース

ゲート

カウンタ値

ラッチ値

10

2

2

指定なしバッファ型パルス幅測定指定なしバッファ型パルス幅測定は、単一パルス幅測定に類似していますが、複数パルスを測定するという点で異なります。

カウンタはゲート入力がアクティブな間、ソース入力のエッジ数をカウントします。カウンタは、ゲート信号の各立ち下がりエッジで、カウンタ FIFOにカウント値を保存します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

以下の図は、指定なしバッファ型パルス幅測定を示したものです。

図 54. 指定なしバッファ型パルス幅測定

ソース

ゲート

カウンタ値

バッファ

10 3

3 2

2123 3

2

サンプルクロックバッファ型パルス幅測定サンプルクロックバッファ型パルス幅測定は単一パルス幅測定に類似していますが、バッファ型パルス幅測定はサンプルクロックに基づいて複数のパルス測定を行います。


カウンタはゲート入力がアクティブな間、ソース入力のエッジ数をカウントします。各サンプルクロックのエッジで、カウンタは最後のパルス幅のカウント値を FIFOに保存します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

以下の図は、サンプルクロックバッファ型パルス幅測定を示したものです。

図 55. サンプルクロックバッファ型パルス幅測定

パルス

ソース


2 34 2

43

2 2

4バッファ

メモサンプルクロック間でパルスが発生しない場合、オーバーランエラーが発生します。


パルス測定パルス測定では、カウンタのアーム後にゲート入力信号のパルスの HIGHおよび LOW

時間を測定します。パルスは、HIGHおよび LOW時間、HIGHおよび LOWティック、または周波数およびデューティサイクルで定義されます。非アクティブなパルスも測定されることを除き、パルス幅測定に似ています。

内部/外部周期クロック信号 (周期が既知の場合) を、カウンタのソース入力に経路設定できます。カウンタは、ゲート信号の 2つのエッジ間に発生するソース入力の立ち上がり/立ち下がりエッジの数をカウントします。

ゲート入力の HIGHおよび LOW時間は、ソース信号の周期にカウンタから返されたエッジ数を乗算して計算されます。

cRIOコントローラのパルス測定のオプションについては、以下のセクションを参照してください。• 単一パルス測定• 指定なしバッファ型パルス測定• サンプルクロックバッファ型パルス測定

単一パルス測定単一 (オンデマンド) パルス測定は、以下の図に示されるように、パルスの HIGH (H) および LOW (L) ティックでの 2回の単一パルス幅測定と同等です。


図 56. 単一 (オンデマンド) パルス測定


ゲート

ソース

H L7 107 10ラッチ値 9876543215 64321

指定なしバッファ型パルス測定指定なしバッファ型パルス測定では、ゲート信号の各エッジでカウンタが FIFOにカウント値を保存します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

カウンタは、アームされるとカウントを開始します。アームは通常、ゲート入力のエッジ間で起こりますが、カウントは指定したエッジが発生するまで開始しません。NI-

DAQmxの開始エッジ (StartingEdge) プロパティを使用して、HIGHパルスまたは LOW

パルスのどちらを最初に読み取るかを選択できます。

以下の図は、指定なしバッファ型パルス測定を示したものです。

図 57. 指定なしバッファ型パルス測定

ゲート

ソース

H L4 2

H L4 24 46 22 2

H L4 24 46 2

H L4 24 4

バッファ


サンプルクロックバッファ型パルス測定サンプルクロックバッファ型パルス測定は単一パルス測定に類似していますが、バッファ型パルス測定はサンプルクロックに基づいて複数のパルス測定を行います。

カウンタは、ゲートでパルス測定を行います。各サンプルクロックのエッジで、カウンタは最後のパルスの HIGHおよび LOWティックを FIFOに格納します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

以下の図は、サンプルクロックバッファ型パルス測定を示したものです。


図 58. サンプルクロックバッファ型パルス測定


ゲート

ソース

H L2 2

H L2 23 3


S1 S2

バッファ 2 2 3 3

メモサンプルクロック間でパルスが発生しない場合、オーバーランエラーが発生します。


半周期測定半周期測定では、カウンタは、アームされるとゲート入力信号の半周期を測定します。半周期は、ゲート入力での任意の 2つの連続したエッジ間の時間です。

内部/外部周期クロック信号 (周期が既知の場合) を、カウンタのソース入力に経路設定できます。カウンタは、ゲート信号の 2つのエッジ間に発生するソース入力の立ち上がり/立ち下がりエッジの数をカウントします。

ゲート入力の半周期は、ソース信号の周期にカウンタから返されたエッジ数を乗算して計算されます。

半周期測定のオプションについては、以下のセクションを参照してください。• 単一半周期測定• 指定なしバッファ型半周期測定

半周期測定とパルス測定の違いについては、「パルスと半周期測定」セクションを参照してください。

単一半周期測定単一半周期測定は、単一パルス幅測定と同じです。

指定なしバッファ型半周期測定指定なしバッファ型半周期測定では、ゲート信号の各エッジでカウンタが FIFOにカウント値を保存します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。


カウンタは、アームされるとカウントを開始します。通常、アームはゲート入力のエッジ間で起こります。NI-DAQmxの開始エッジ (CI.SemiPeriod.StartingEdge) プロパティを使用して、最初にアクティブ LOWまたはアクティブ HIGH半周期のどちらを読み取るかを選択できます。

以下の図は、指定なしバッファ型半周期測定を示したものです。

図 59. 指定なしバッファ型半周期測定

12

3133

ソース

ゲート

カウンタ値

バッファ

1 3

2

21 1

13

120

カウンタをアーム開始エッジ


パルスと半周期測定ハードウェアでは、パルス測定と半周期測定は同じです。両方の測定で、パルスのHIGHおよび LOW時間が測定されます。2つの測定の機能的な違いは、データが返される方法です。半周期測定では、HIGHまたは LOW時間はデータの 1ポイントとみなされ、秒またはティック単位で返されます。パルス測定では、HIGHおよび LOW時間の各ペアがデータの 1ポイントとみなされ、ペアのサンプルとして周波数およびデューティサイクル、HIGHおよび LOW時間、または HIGHおよび LOWティックの単位で返されます。データを読み取る際、半周期測定の 10ポイントは 5つの HIGH時間および 5つの LOW時間の配列として返されます。パルス測定で 10ポイントを読み取ると、HIGHおよび LOW時間の 10個のペアの配列が返されます。

また、パルス測定ではサンプルクロックタイミングがサポートされていますが、半周期測定ではサポートされていません。

周波数測定カウンタは、いくつかの方法で周期を測定できます。cRIOコントローラの周波数測定のオプションについては、以下のセクションを参照してください。• 1つのカウンタによる低周波数• 2つのカウンタによる高周波数• 2つのカウンタによる広範囲周波数• サンプルクロックバッファ型周波数測定


最良の周波数測定オプションを選択する詳細については、「周波数測定方法を選択する」および「最適な方法」セクションを参照してください。

1つのカウンタによる低周波数1つのカウンタによる低周波数では、既知のタイムベースを使用して信号の 1周期を測定します。

測定信号 (fx) をカウンタのゲートに経路設定できます。既知のタイムベース (fk) はカウンタのソースに経路設定できます。既知のタイムベースには、80 MHzタイムベース、20 MHzタイムベース、または 100 kHzタイムベースなどのオンボードタイムベース、もしくはその他の既知のレートの信号を使用できます。

カウンタは、ゲート信号の 1つの周期を測定するように構成できます。fx の周波数は周期の逆数です。以下の図は、この方法を示します。

図 60. 1つのカウンタによる低周波数

fx

fk

ゲート

ソース

1 2 3 … N

単一周期測定

…

fxの周期 =N

fxの周波数 =N

測定間隔

fk

fk

fk

fx

2つのカウンタによる高周波数2つのカウンタによる高周波数測定では、測定対象の信号を使用して既知の幅の 1パルスを測定し、その結果から測定対象の信号の周波数を取得します。

メモカウンタ 0はカウンタ 1と常にペアになります。カウンタ 2はカウンタ 3と常にペアになります。

この方法では、既知の持続時間 (T) を持つパルスをカウンタのゲートに経路設定します。パルスは、2番目のカウンタを使用して生成できます。または、パルスを外部で生成して PFI端子に接続することもできます。パルスを外部で生成する場合は、カウンタは 1つだけ使用します。

測定信号 (fx) をカウンタのソースに経路設定します。カウンタは、単一パルス幅測定用に構成します。パルス T の幅が fxの N周期分と測定される場合、fxの周波数は N/T

になります。


以下の画像はこの方法を示しています。他のオプションとしては、既知のパルスではなく既知の周期の幅を測定する方法があります。

図 61. 2つのカウンタによる高周波数

パルス

fx

パルス

fx

ゲート

ソース

1 2 … N

パルス幅測定 T =N

fx

fxの周波数 =T

パルス幅

N

パルス幅 (T )

2つのカウンタによる広範囲周波数2つのカウンタを使用して、高周波数または低周波数の信号を正確に測定できます。このテクニックは、逆周波数測定と呼ばれます。2つのカウンタを使用して広範囲の周波数を測定する場合、測定する信号を使用して長いパルスを生成します。さらに、その長いパルスを既知のタイムベースで測定します。cRIOコントローラは、高速な入力信号より長いパルスをより正確に測定できます。

メモカウンタ 0はカウンタ 1と常にペアになります。カウンタ 2はカウンタ 3と常にペアになります。

以下の図のように、カウンタ 0のソース入力に測定信号を経路設定することができます。たとえば、測定信号の周波数が fxであるとします。NI-DAQmxは、カウンタ 0を、ソース入力信号の N周期分の幅を持つ単一パルスを生成するよう自動的に構成します。


図 62. 2つのカウンタによる広範囲周波数

ソース出力

カウンタ0

ソース

ゲート

出力

カウンタ1

測定信号 (fx)

既知の周波数の信号 (fk)

CTR_0_SOURCE(測定信号)

CTR_0_OUT(CTR_1_GATE)

CTR_1_SOURCE

測定間隔

0 1 2 3 … N

次に、Counter 0 Internal Output信号をカウンタ 1のゲート入力に経路設定します。既知の周波数 (fk) の信号をカウンタ 1ソース入力に経路設定できます。カウンタ 1を単一パルス幅を測定するように構成します。結果が、パルス幅が fkクロックの J周期分であるとします。

カウンタ 0では、パルスの長さが N/fxと測定されます。カウンタ 1では、同じパルスの長さが J/fkと測定されます。そのため、fxの周波数は、fx = fk * (N/J) から求めることができます。

サンプルクロックバッファ型周波数測定サンプルクロックバッファ型ポイント周波数測定は、単一周波数測定またはサンプルクロック間の平均として取得できます。平均を有効化 (CI.Freq.EnableAveraging) プロパティを使用して動作を設定します。バッファ型周波数の場合、デフォルトは True

です。

CI.Freq.EnableAveragingが Trueに設定されている場合、サンプルクロックバッファ型周波数測定は、組込カウンタとサンプルクロックを使用して周波数測定を実行します。各サンプルクロック周期では、組込カウンタは測定する信号 (fx) をカウントし、プライマリカウンタは既知の周波数 (fk) の内部タイムベースをカウントします。以下の図に示すように、T1がサンプルクロック間でカウントされた未知の信号のティック数で、T2が既知のタイムベースのカウントされたティック数であるとします。測定された周波数は、fx = fk * (T1/T2) です。


図 63. サンプルクロックバッファ型周波数測定 (平均)

ゲート(fx)

ソース(fk)



S1 S2 S3

T1 T21 6

T1 T21 72 10

T1 T21 72 101 6

バッファ

1 2 1

6 10 6

CI.Freq.EnableAveragingが Falseに設定されている場合、周波数測定はサンプルクロックの直前のパルスの周波数を返します。以下の図に示すように、この単一測定は単一周波数測定で、クロック間の平均ではありません。

図 64. サンプルクロックバッファ型周波数測定 (平均なし)

ゲート

ソース



ラッチ値 6

6 4 6

46

46

6

サンプルクロック周波数測定では、測定オーバーフローを回避するため、測定する周波数がサンプルクロックの 2倍の速度であることを確認してください。

周波数測定方法を選択する最適な周波数測定方法は、測定信号の予想される周波数、必要な確度、使用するカウンタの数、測定時間など、いくつかの要素に基づいて決定されます。すべての周波数測定方法では、以下を前提とします。

fx エラーがない場合に測定される周波数

fk 既知のソースまたはゲート周波数

測定時間 (T) 単一サンプルの測定にかかる時間


分周 (N) 測定する周波数を分周する整数、広範囲 2カウンタのみで使用

fs サンプルクロックレート、サンプルクロック周波数測定のみで使用

以下はこれらの変数が各方法にどのように適用されるかを示し、その概要は次の表に記載されています。• 1カウンタ―1カウンタ測定では、既知のタイムベースがソース周波数 (fk) に使用

されます。測定時間は、測定する周波数の周期 (1/fx) です。• 2カウンタ高周波数―2カウンタ高周波数測定では、2番目のカウンタが既知の測

定時間を提供します。ゲート周波数は、1/測定時間に等しくなります。• 2カウンタ広範囲―2カウンタ広範囲測定は、1カウンタ測定と同じですが、信号

の整数分周を行うことができます。内部タイムベースはソース周波数 (fk) に使用されますが、測定時間は分周された信号の周期 N/fxです。Nは分周です。

• サンプルクロック―サンプルクロック周波数測定では、既知のタイムベースのソース周波数 (fk) がカウントされます。測定時間は、サンプルクロック (fs) の周期です。

表 21. 周波数測定方法

変数サンプルクロック 1カウンタ 2カウンタ

高周波数広範囲 fk 既知のタイムベース既知のタイム

ベース1

ゲート周期既知のタイムベー

ス

測定時間

1fs 1fx ゲート周期 Nfx最大周波数誤差

fx × fxfk × fxfs − 1 fx × fxfk − fx fk fx × fxN × fk − fx最大誤差%

fxfk × fxfs − 1 fxfk − fx fkfx fxN × fk − fxメモ確度式ではクロックの安定性は考慮されていません。クロックの安定性に関する情報は、シャーシの仕様書を参照してください。

最適な方法最適な方法は、測定する周波数、周波数を監視するレート、および要求される確度により異なります。たとえば、50 kHz信号を測定するとします。サンプルクロック周波


数測定 (平均を使用) および 2カウンタ周波数測定の測定時間の構成が同じであると仮定します。以下の表がその結果です。

表 22. 50 kHz周波数測定方法


高周波数広範囲 fx 50,000 50,000 50,000 50,000

fk 80 M 80 M 1,000 80 M

測定時間 (ms) 1 02 1 1

N — — — —

最大周波数誤差 (Hz) 638 31.27 1,000 625

最大誤差 % 00128 0625 2 00125

上記から、1カウンタの測定時間がより短く、サンプルクロックおよび 2カウンタ広範囲測定で確度が最高であることがわかります。もう 1つの例として、以下の表に5 MHzの結果が示されています。

表 23. 5 MHz周波数測定方法


高周波数広範囲 fx 5 M 5 M 5 M 5 M

fk 80 M 80 M 1,000 80 M

測定時間 (ms) 1 0002 1 1

N — — — 5,000

最大周波数誤差 (Hz) 62.51 333 k 1,000 62.50

最大誤差 % 00125 6.67 02 00125

上記と同じように、1カウンタ測定の測定時間は最短ですが、確度も低くなります。サンプルクロックおよび 2カウンタ広範囲の確度および測定時間はほぼ同じです。サンプルクロック方式の利点は、測定する周波数が変化する場合に、測定時間と誤差の割合の変化が少ないことです。たとえば、50 k信号に対して広範囲 2カウンタ測定で50の分周を使用するように構成した場合、「50 kHz周波数測定方法」表に記載された測定時間および確度を得ることができます。ただし、信号が 5 Mに増加すると、50の


分周では測定時間が 0.01 ms、誤差は 0.125%になります。サンプルクロック周波数測定の誤差は測定される周波数に依存しないため、50 kおよび 5 Mで 1 msの測定時間の場合の誤差の割合は約 0.00125%になります。サンプルクロック周波数測定の短所の 1

つは、測定する周波数がサンプルクロックレートの 2倍以上であり、測定する周波数の全周期がサンプルクロック間に発生する必要があることです。• 1つのカウンタによる低周波数測定は、多くのアプリケーションに適しています。

ただし、周波数が高くなるにつれて測定値の確度が低くなります。• 2つのカウンタによる高周波数測定は、高周波数信号に対して正確です。ただし、

測定する信号の周波数が低くなるにつれて測定値の確度が低くなります。周波数が非常に低い場合は、アプリケーションに必要な確度を実現できない可能性があります。また、この方法は 2つのカウンタを必要とするという短所もあります(既知の幅の外部信号がない場合)。2つのカウンタによる高周波数測定の利点は、測定が既知の時間内に終了することです。

• 2つのカウンタを使用する広範囲の周波数測定では、高周波数および低周波数信号を正確に測定できます。ただし、2つのカウンタが必要であり、サンプル時間および誤差の割合が入力信号によって変動します。

以下の表は、周波数測定方法の比較を表したものです。

表 24. 5 MHz周波数測定方法

方法の比較サンプルクロック (平均) 1カウンタ 2カウンタ

高周波数広範囲使用されるカウンタ数 1 1 1または 2 2

返される測定値の数 1 1 1 1

高周波数信号の正確な測定 ○ X ○ ○

低周波数信号の正確な測定 ○ ○ ○ X


周期測定周期測定では、カウンタは、アームされるとゲート入力信号の周期を測定します。カウンタは、ゲート入力信号の 2つの立ち上がりエッジ間、または 2つの立ち下がりエッジ間の周期を測定するように構成できます。

内部/外部周期クロック信号 (周期が既知の場合) を、カウンタのソース入力に経路設定できます。カウンタは、ゲート信号の 2つのアクティブエッジ間にあるソース入力で発生する立ち上がり (または立ち下がり) エッジの数をカウントします。


ゲート入力の周期は、ソース信号の周期にカウンタから返されたエッジ数を乗算して計算されます。

周期測定は、周波数測定の逆数の結果を返します。詳細については、「周波数測定」セクションを参照してください。

位置測定カウンタを使用すると、位相差出力エンコーダまたは 2パルスエンコーダによる位置測定を実行できます。角位置は、X1、X2、X4直角位相エンコーダで測定できます。直線位置は 2パルスエンコーダで測定します。位置測定は、シングルポイント (オンデマンド) またはバッファ型 (サンプルクロック) のどちらかを選択できます。位置測定を開始するには、カウンタをアームする必要があります。

cRIOコントローラの位置測定方法については、以下のセクションを参照してください。• 位相差出力エンコーダによる測定• 2パルスエンコーダによる測定• バッファ型 (サンプルクロック) 位置測定

位相差出力エンコーダによる測定カウンタは、X1、X2、X4エンコードを使用する位相差出力エンコーダの測定を実行できます。位相差出力エンコーダは、3つのチャンネル (A、B、Z) まで設定できます。• X1エンコード―直交サイクルにおいてチャンネル Aがチャンネル Bより先行す

る場合、カウンタは増分します。直交サイクルにおいてチャンネル Bがチャンネル Aより先行する場合、カウンタは減分します。サイクルごとの増分値と減分値は、エンコードが X1、X2、X4のいずれかによって異なります。

以下の図は、X1エンコードの直交サイクルとその結果の増分値または減分値を示しています。チャンネル Aがチャンネル Bより先行する場合、チャンネル Aの立ち上がりエッジでカウンタの値が増分します。チャンネル Bがチャンネル Aよりも先行する場合、チャンネル Aの立ち下がりエッジでカウンタの値が減分します。

図 65. X1エンコード

Ch ACh B

カウンタ値 7 7 6 55 6

• X2エンコード―X2エンコードでも同様の現象が見られますが、カウンタがチャンネル Aの各エッジで増分または減分する点で異なります (増分/減分はどちらのチャンネルが先行するかで決まります)。以下の図のように、各サイクルによって、2つの増分または 2つの減分が発生します。



Ch A

Ch B

カウンタ値 5 6 8 97 5689 7

• X4エンコード―同様に、カウンタは X4エンコードではチャンネル Aと Bの各エッジで増分または減分します。カウンタが増分するか減分するかは、どちらのチャンネルが先行するかで決定されます。以下の図のように、各サイクルによって、4つの増分または 4つの減分が発生します。


Ch A

Ch B

カウンタ値 5 6 8 9 10 1011 1112 1213 137 568 79

チャンネル Zの動作一部の位相差出力エンコーダには、指標チャンネルとも呼ばれる 3番目のチャンネルのチャンネル Zがあります。チャンネル Zが HIGHレベルになると、カウンタには直交サイクルの指定された位相で、指定された値が再ロードされます。この再ロードは、直交サイクルの 4つの位相のいずれかで実行されるようにプログラムすることができます。

チャンネル Zの動作 (HIGHになる条件、HIGHの持続時間) は、位相差出力エンコーダの設計に応じて異なります。チャンネル Zのチャンネル A/Bに対するタイミングについては、位相差出力エンコーダのドキュメントを参照してください。また、チャンネル Zが、再ロードの条件に指定する位相の少なくとも一部で HIGHになるよう設定する必要があります。たとえば、以下の画像では、チャンネル Aが HIGHでチャンネルBが LOWである場合に、チャンネル Zが HIGHになることはありません。したがって、再ロードは別の位相で発生する必要があります。

以下の図では、再ロードはチャンネル Aと Bが両方 LOWとなる位相で実行されます。再ロードは、この位相条件が Trueでチャンネル Zが HIGHであるときに実行されます。また、カウンタの増減は再ロードよりも優先されます。したがって、チャンネル BがLOWとなって再ロードの位相に入る際は、最初にカウンタが増分します。再ロード(カウンタのリセット) は、再ロードの位相が Trueになってから、最大タイムベースの1周期以内に行われます。再ロード後は、カウンタはそれまでと同様のカウントを続行します。以下の図は、X4デコードでのチャンネル Zの再ロードを示しています。


図 68. X4デコードでのチャンネル Z再ロード

Ch A

Ch B

カウンタ値 5 6

A = 0B = 0Z = 1

Ch Z

最大タイムベース

8 9 0 217 43

2パルスエンコーダによる測定カウンタは、2つのチャンネル (Aと B) を持つ 2パルスエンコーダをサポートします。

カウンタは、チャンネル Aの各立ち上がりエッジで増分し、チャンネル Bの各立ち上がりエッジで減分します (以下の図を参照)。

図 69. 2パルスエンコーダによる測定

Ch A

Ch B

カウンタ値 2 3 54 34 4


バッファ型 (サンプルクロック) 位置測定バッファ型位置測定 (サンプルクロックを使用する位置測定) では、カウンタがアームされた後に使用されたエンコードに応じてカウンタを増分します。カウンタの値は、サンプルクロックの各アクティブエッジでサンプルされます。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。返されるカウント値は、カウンタアームイベント以降の累積カウントです。つまり、サンプルクロックはカウンタをリセットしません。カウンタサンプルクロックをカウンタのゲート入力に経路設定できます。カウンタは、サンプルクロックの立ち上がり/立ち下がりエッジでデータをサンプリングするように構成できます。

以下の図は、バッファ型 X1位置測定を示したものです。


図 70. バッファ型位置測定

13

1

Ch A

Ch B

310 2 4カウント

バッファ

サンプルクロック（立ち上がりエッジでサンプル）


2信号エッジ間隔測定2信号エッジ間隔測定は、パルス幅測定に類似していますが、AUXとゲートという 2

つの測定信号を使用する点で異なります。AUX入力のアクティブエッジでカウントが開始され、ゲート入力のアクティブエッジでカウントが終了します。2信号エッジ間隔測定を開始するには、カウンタをアームする必要があります。

カウンタがアームされた状態で、AUX入力でアクティブエッジが発生すると、カウンタはソースの立ち上がり (または立ち下がり) エッジの数をカウントします。AUX入力のその他のエッジは無視されます。

カウンタは、ゲート入力のアクティブエッジを受信するとカウントを停止します。カウンタはカウント値を FIFOに保存します。

AUX入力の立ち上がりエッジまたは立ち下がりエッジをアクティブエッジにするように構成できます。ゲート入力の立ち上がりエッジまたは立ち下がりエッジをアクティブエッジにするように構成できます。

このタイプの測定は、イベント数をカウントしたり、2つの信号のエッジ間の時間を測定したりする場合に使用します。このタイプの測定は、開始/停止トリガ測定、第二ゲート測定、A〜B測定とも呼ばれます。

cRIOコントローラのエッジ間隔測定方法については、以下のセクションを参照してください。• 単一 2信号エッジ間隔測定• 指定なしバッファ型 2信号エッジ間隔測定• サンプルクロックバッファ型 2信号間隔測定

単一 2信号エッジ間隔測定単一 2信号エッジ間隔測定では、カウンタは、ゲート信号のアクティブエッジと AUX

信号のアクティブエッジ間にあるソース入力で発生する立ち上がり (または立ち下がり) エッジの数をカウントします。カウンタは、カウント値を FIFOに保存し、入力の


他のエッジを無視します。その後、ソフトウェアによって格納されたカウント値が読み取られます。

次の図は、単一 2信号エッジ間隔測定の例を示したものです。

図 71. 単一 2信号エッジ間隔測定

AUX

カウンタを

アーム

8

0 0 0 1 2 3 4 5 6 7 8 80 8

測定間隔

ゲート

ソース

カウンタ値

ラッチ値

指定なしバッファ型 2信号エッジ間隔測定指定なしバッファ型および単一の 2信号エッジ間隔測定は類似していますが、指定なしバッファ型測定では複数の間隔を測定します。

カウンタは、ゲート信号のアクティブエッジと AUX信号のアクティブエッジの間に発生するソース入力の立ち上がり (または立ち下がり) エッジの数をカウントします。その後、カウンタはカウント値を FIFOに保存します。カウンタは、ゲート信号の次のアクティブエッジで、次の測定を開始します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

次の図は、指定なしバッファ型 2信号エッジ間隔測定の例を示したものです。

図 72. 指定なしバッファ型 2信号エッジ間隔測定

ソース

カウンタ値

バッファ

AUX

ゲート

1 2 3 1 2 3 1 2 33 3

3333

サンプルクロックバッファ型 2信号間隔測定サンプルクロックバッファ型 2信号間隔測定は、単一 2信号間隔測定に類似していますが、バッファ型 2信号間隔測定はサンプルクロックに基づいて複数の間隔で測定を行います。カウンタは、ゲート信号のアクティブエッジと AUX信号のアクティブエッジの間に発生するソース入力の立ち上がり (または立ち下がり) エッジの数をカウントします。カウンタはその後、サンプルクロックのエッジでカウント値を FIFOに保存


します。カウンタは、ゲート信号の次のアクティブエッジで、次の測定を開始します。サンプルされた値は、高速データストリームを使用してホストメモリに転送されます。

以下の図は、サンプルクロックバッファ型 2信号間隔測定を示したものです。

図 73. サンプルクロックバッファ型 2信号間隔測定

ソース

カウンタ値

バッファ

AUX

ゲート

1 2 3 1 2 3 1 2 33 3

3


メモゲートのアクティブエッジおよび AUXのアクティブエッジがサンプルクロック間で発生しない場合、オーバーランエラーが起こります。


カウンタ出力アプリケーション以下のセクションには、cRIOコントローラで使用できるさまざまなカウンタ出力アプリケーションが記載されています。• 簡易パルス生成• パルス列生成• 周波数の生成• 周波数分周• ETSのパルス生成

簡易パルス生成cRIOコントローラの簡易パルス生成のオプションについては、以下のセクションを参照してください。• 単一パルス生成• 開始トリガによる単一パルス生成

単一パルス生成カウンタは、単一パルスを出力できます。パルスは、Counter n Internal Output信号に出力されます。

カウンタがアームされてからパルスが開始されるまでの遅延を指定することができます。遅延は、ソース入力のアクティブエッジの数で測定されます。


パルス幅は指定することができます。パルス幅も、ソース入力のアクティブエッジの数によって測定されます。ソース入力のアクティブエッジ (立ち上がりまたは立ち下がり) も指定可能です。

以下の図は、4つのパルス遅延が設定された幅が 3であるパルスの生成を示したものです (ソースの立ち上がりエッジを使用)。

図 74. 単一パルス生成

ソース

出力


開始トリガによる単一パルス生成カウンタは、ハードウェアの開始トリガ信号の 1つのパルスに対して単一パルスを出力できます。パルスは、カウンタの Counter n Internal Output信号から出力されます。

開始トリガからパルスが開始されるまでの遅延を指定することができます。パルス幅を指定することもできます。遅延は、ソース入力のアクティブエッジの数で測定されます。

パルス幅は指定することができます。パルス幅も、ソース入力のアクティブエッジの数によって測定されます。ソース入力のアクティブエッジ (立ち上がりおよび立ち下がり) も指定可能です。

以下の図は、4つのパルス遅延が設定された幅が 3であるパルスの生成を示したものです (ソースの立ち上がりエッジを使用)。

図 75. 開始トリガによる単一パルス生成

ソース

ゲート(開始トリガ)

出力

パルス列生成cRIOコントローラのパルス列生成のオプションについては、以下のセクションを参照してください。• 有限パルス列生成• 再トリガ可能なパルスまたはパルス列生成• 連続パルス列生成


• バッファ型パルス列生成• 有限指定なしバッファ型パルス列生成• 連続バッファ型指定なしパルス列生成• 有限バッファ型サンプルクロックパルス列生成• 連続バッファ型サンプルクロックパルス列生成

有限パルス列生成この機能は、プログラム可能な周波数およびデューティサイクルのパルス列を、指定したパルス数だけ生成します。cRIOコントローラカウンタでは、プライマリカウンタが指定されたパルス列を生成し、組込カウンタはプライマリカウンタが生成するパルスをカウントします。組込カウンタが指定されたティックカウントに達すると、プライマリカウンタの生成を停止するトリガを生成します。

図 76. 有限パルス列生成: 4ティック初期遅延、4パルス

有効x

ソース

Ctrx


再トリガ可能なパルスまたはパルス列生成カウンタは、ハードウェアの開始トリガ信号の各パルスに対して単一または複数のパルスを出力できます。生成されたパルスは、Counter n Internal Output信号に出力されます。

開始トリガ信号は、カウンタのゲート入力に接続できます。開始トリガから各パルスが開始されるまでの遅延を指定できます。パルス幅も指定できます。遅延とパルス幅は、ソース入力のアクティブエッジの数で測定されます。初期遅延は、再トリガで初期遅延を有効化 (CO.EnableInitalDelayOnRetrigger) プロパティを使用して、1番目のトリガのみ、またはすべてのトリガに適用することができます。単一パルスのデフォルトは Trueで、有限パルス列のデフォルトは Falseです。

カウンタは、パルスが生成されている間はゲート入力を無視します。パルス生成が完了すると、カウンタは次のパルス生成を開始するために次の開始トリガを待機します。一時停止トリガはゲート入力を使用するため、再トリガされたパルス列生成で一時停止トリガは使用できません。


以下の図は、CO.EnableInitalDelayOnRetriggerがデフォルトの Trueに設定されている場合に、パルスの遅延が 5、幅が 3 (ソースの立ち上がりエッジを使用) に設定された2つのパルスの生成を示したものです。

図 77. 再トリガ時の初期遅延が有効な再トリガ可能単一パルス生成

ソース

ゲート（開始トリガ）

出力5 3 5 3

カウンタ負荷値 4 3 2 1 0 2 1 0 4 3 2 1 0 2 1 0

以下の図は、CO.EnableInitalDelayOnRetriggerがデフォルトの Falseに設定されている同じパルス列を示したものです。

図 78. 再トリガ可能な単一パルス生成 (False)

ソース

ゲート（開始トリガ）

出力5 3 2 3

カウンタ負荷値 4 3 2 1 0 2 1 0 4 3 2 1 0 2 1 0

メモトリガと 1番目のアクティブエッジ間の最小時間は、ソースの 2

ティック分です。


連続パルス列生成この機能は、プログラム可能な周波数とデューティサイクルによってパルス列を生成します。パルスは、Counter n Internal Output信号に出力されます。

カウンタがアームされてからパルス列が開始されるまでの遅延を指定できます。遅延は、ソース入力のアクティブエッジの数で測定されます。

出力信号の HIGHパルスと LOWパルスの幅を指定できます。パルス幅は、ソース入力のアクティブエッジの数として測定することもできます。ソース入力のアクティブエッジ (立ち上がりまたは立ち下がり) も指定可能です。


カウンタは、アーム後またはハードウェア開始トリガに反応してすぐにパルス列の生成を開始します。開始トリガは、カウンタのゲート入力に接続できます。

また、カウンタのゲート入力を一時停止トリガとして使用することもできます (開始トリガとして使用されていない場合)。カウンタは、一時停止トリガがアクティブになるとパルスの生成を一時停止します。

以下の図は、ソースの立ち上がりエッジを使用した連続パルス列の生成を示したものです。

図 79. 連続パルス列生成

ソース

出力


連続パルス列の生成は、周波数分周と呼ばれる場合もあります。出力信号の HIGHパルスと LOWパルスの幅が M周期と N周期の場合、Counter n Internal Output信号の周波数はソース入力を M + N の値で分周して得られる周波数と等しくなります。


バッファ型パルス列生成cRIOコントローラカウンタは、FIFOを使用してバッファ型パルス列生成を実行できます。このパルス列は指定なしタイミングまたはサンプルクロックタイミングを使用できます。指定なしタイミングを使用する場合、パルスの待機およびアクティブ期間は書き込む各サンプルにより変更されます。サンプルクロックタイミングでは、書き込む各サンプルが各サンプルクロックエッジで生成の待機およびアクティブ時間を更新します。待機およびアクティブ時間は、周波数とデューティサイクル、およびアクティブティックと待機ティックで定義することもできます。

メモバッファ型指定なしパルス列では、カウンタ出力の「DAQmxチャンネルを作成」のパルス仕様は無視され、複数ポイントの書き込みで定義されるパルス数を生成します。バッファ型サンプルクロックパルス列では、カウンタ出力の「DAQmxチャンネルを作成」のパルス仕様は、カウンタの開始後、1番目のサンプルクロックの前に生成され、複数ポイントの書き込みで定義される更新数を生成します。

有限指定なしバッファ型パルス列生成この関数は、可変待機およびアクティブ時間であらかじめ定義された数のパルスを生成します。書き込む各ポイントにつき、単一パルスが生成されます。書き込む待機お


よびアクティブ時間 (パルス仕様) のペア数により、生成されるパルス数を決定します。すべてのポイントが連続して生成され、ユーザ定義パルス列を作成します。

次の表および図は、3つのサンプルの有限指定なし生成の詳細を示したものです。

表 25. 有限指定なしバッファ型パルス列生成

サンプル待機ティックアクティブティック

1 2 2

2 3 4

3 2 2

図 80. 有限指定なしバッファ型パルス列生成

ソース

出力


2 2 3 4 2 2

連続バッファ型指定なしパルス列生成この機能は、可変待機およびアクティブ時間で連続パルス列を生成します。このモードでは、指定した数のデータサンプルを生成した後に停止するのではなく、ユーザが処理を停止するまで連続生成が継続します。書き込む各ポイントにつき、単一パルスが生成されます。すべてのポイントが連続して生成され、ユーザ定義パルス列を作成します。

有限バッファ型サンプルクロックパルス列生成この機能は、あらかじめ指定するパルス列サンプルを生成します。書き込む各ポイントはパルス仕様を定義し、仕様は各サンプルクロックで更新されます。サンプルクロックが発生すると、現在のパルス (待機の後にアクティブが続く) の生成を終了し、次のサンプル仕様に基づく次のパルスで出力を更新します。

メモ最後のサンプルが生成されると、パルス列はタスクが停止されるまで継続してこれらの仕様に基づいて生成を行います。

次の表および図は、3つのサンプルの有限サンプルクロック生成の詳細を示したものです。ここでは、チャンネル作成のパルス仕様は、2ティック待機、2ティックアクティブ、3ティック初期遅延です。


表 26. 有限バッファ型サンプルクロックパルス列生成

サンプル待機ティックアクティブティック

1 3 3

2 2 2

3 3 3

図 81. 有限バッファ型サンプルクロックパルス列生成

ソース

出力



カウンタ負荷値

2 1 0 1 0 1 0 1 2 1 0 2 1 00 2 1 0 2 1 0 1 0 0 2 1 0 2 11 0

3 2 2 2 3 3 3 3 2 3 32

連続サンプルモードは、どこに保持されたデータを書き込むかに応じて異なります。3種類の方法とは、再生成モード、FIFO再生成モード、非再生成モードのことです。

再生成モードでは、バッファにすでにあるデータを繰り返し出力します。

この標準の再生成では、データは PCバッファから連続的に FIFOにダウンロードされ、出力されます。出力処理に干渉することなく、PCバッファに随時新しいデータを書き込めます。FIFO再生成モードでは、バッファ全体が FIFOにダウンロードされ、そこから再生成されます。データのダウンロードが完了すると、それ以降は FIFOに新しいデータを書き込めません。FIFO再生成モードでは、バッファ全体が FIFOサイズ以下である必要があります。FIFO再生成モードの利点は、一度操作を開始するとメインホストメモリとやり取りする必要がなくなるため、過剰なバストラフィックによる問題が発生しなくなることです。

非再生成モードでは、古いデータは再利用されません。新しいデータを次々とバッファに書き込む必要があります。プログラムが新しいデータを書き込む速度よりもサンプルが生成される速度の方が速い場合、バッファでアンダーフローが発生し、エラーの原因となります。

連続バッファ型サンプルクロックパルス列生成この機能は、可変待機およびアクティブ時間で連続パルス列を生成します。このモードでは、指定した数のデータサンプルを生成した後に停止するのではなく、ユーザが処理を停止するまで連続生成が継続します。書き込む各ポイントはパルス仕様を指定し、仕様は各サンプルクロックで更新されます。サンプルクロックが発生すると、現在のパルスの生成を終了し、次のパルスは次のサンプル仕様を使用します。


周波数の生成周波数を生成するには、パルス列生成モードでカウンタを使用するか、「周波数発生器を使用する」セクションに記載されているように、周波数発生回路を使用します。

周波数発生器を使用する周波数発生器は、さまざまな周波数の方形波を生成できます。周波数発生器は、cRIO

コントローラ上の 4つの汎用 32ビットカウンタ/タイマモジュールとは独立して動作します。

以下の図は、周波数発生器のブロック図を示したものです。

図 82. 周波数発生器ブロック図


20 MHzタイムベース周波数出力タイムベース FREQ OUT

分周率(1～16)

周波数発生器

÷ 2

周波数発生器は、周波数出力信号を生成します。周波数出力信号は、周波数出力タイムベースを 1から 16のいずれかの数値で分周して得られる周波数です。周波数出力タイムベースは、20 MHzタイムベース、2で分周した 20 MHzタイムベース、または100 kHzタイムベースのいずれかです。

周波数出力のデューティサイクルは、分周する数値が 1か偶数の場合は 50%です。分周する数値が奇数の場合、その数値を Dとすると、周波数出力は周波数出力タイムベースの (D + 1)/2サイクルで LOWとなり、(D - 1)/2サイクルで HIGHとなります。

以下の図は、分周する値が 5に設定されている場合の周波数発生器の出力波形を示したものです。

図 83. 周波数発生器の出力波形

周波数出力タイムベース

FREQ OUT(分周率 = 5)

周波数出力は、任意の PFI端子に接続できます。すべての PFI端子は、起動時に高インピーダンスに設定されます。FREQ OUT信号は、多くの内部タイミング信号にも経路設定できます。


ソフトウェアでは、カウンタをパルス列生成用にプログラムするように周波数発生器をプログラムできます。


周波数分周カウンタは、入力信号の分数となる周波数の信号を生成できます。この機能は、連続パルス列の生成と同じです。詳細については、「連続パルス列生成」セクションを参照してください。


ETSのパルス生成等価時間サンプリング (ETS) アプリケーションでは、ゲートのエッジがアクティブ化された後に、カウンタは出力のパルスに指定された遅延を生成します。ゲートの各アクティブエッジの後、カウンタはゲートと出力上のパルスの間の遅延を、指定された量ずつ累積的に増分します。そのため、ゲートと生成されるパルス間の遅延は引き続き増加します。

遅延値の増分は 0〜255に設定できます。たとえば、増分値を 10に指定すると、アクティブゲートエッジおよび出力パルス間の遅延は、新規パルスが生成されるたびに 10

増加します。

トリガを受信するたびに、遅延が 100でパルス幅が 200のパルスを生成するように、カウンタをプログラムしたとします。そして、遅延増分を 10に指定したとします。最初のトリガのパルス遅延は 100、2番目は 110、3番目は 120となり、カウンタのアーミングが解除されるまでこのパターンが繰り返されます。ゲートエッジによってトリガされたパルスがまだ出力されている間にゲートエッジがトリガされた場合は、カウンタは新しい方を無視します。

カウンタの出力で生成された波形は、デジタル化システムがシステムのナイキスト周波数よりも高い周波数の反復波形をサンプル可能な、アンダーサンプリングのアプリケーションにタイミングを提供するために使用できます。以下の図は、ETSのパルス生成の例を示したものです。トリガからパルスまでの遅延は、それ以降の各ゲートアクティブエッジの後で増加します。


図 84. ETSのパルス生成

出力

D1 D2 = D1 + DD D3 = D1 + 2DD

ゲート


カウンタタイミング信号cRIOコントローラでは、以下のカウンタタイミング信号を使用できます。• Counter n Source信号• Counter n Gate信号• Counter n Aux信号• Counter n A、Counter n B、Counter n Z信号• Counter n Up_Down信号• Counter n HW Arm信号• Counter n Sample Clock信号• Counter n Internal Outputと Counter n TC信号• 周波数出力信号

このセクションでは、n は cRIOコントローラカウンタ 0、1、2、または 3を指します。たとえば、Counter n Sourceは、Counter 0 Source (カウンタ 0へのソース入力)、Counter 1 Source (カウンタ 1へのソース入力)、Counter 2 Source (カウンタ 2へのソース入力)、または Counter 3 Source (カウンタ 3へのソース入力) の 4つの信号を指しています。

メモメモ　すべてのカウンタタイミング信号は、フィルタ処理が可能です。詳細については、「PFIフィルタ」セクションを参照してください。

Counter n Source信号カウンタが実行しているアプリケーションに応じて、Counter n Source信号の選択したエッジでカウンタ値が増分または減分します。以下の表は、さまざまなアプリケーションにおけるこの端子の用途を示しています。


表 27. カウンタアプリケーションと Counter n Source

アプリケーションソース端子の用途パルス生成カウンタタイムベース

1カウンタ時間測定カウンタタイムベース

2カウンタ時間測定入力端子

非バッファ型エッジカウント入力端子

バッファ型エッジカウント入力端子

2エッジ間隔カウンタタイムベース

信号を Counter n Sourceに経路設定する各カウンタには、Counter n Source信号に対する独立した入力セレクタがあります。Counter n Source入力には、以下の信号を経路設定できます。• 80 MHzタイムベース• 20 MHzタイムベース• 13.1072 MHzタイムベース• 12.8 MHzタイムベース• 10 MHzタイムベース• 100 kHzタイムベース• PFI端子• アナログ比較イベント• 変化検出イベント

また、カウンタからの TCまたはゲートは異なるカウンタソースに経路設定できます。

ドライバソフトウェアによっては、一部のオプションを使用できないことがあります。使用できる経路設定については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」トピックを参照してください。

Counter n Sourceを出力端子に経路設定するCounter n Sourceは、任意の PFI端子に経路設定できます。

Counter n Gate信号Counter n Gate信号は、アプリケーションに応じて、カウンタの開始や停止、カウンタ値の保存などのさまざまな操作を実行できます。


信号を Counter n Gateに経路設定する各カウンタには、Counter n Gate信号に対する独立した入力セレクタがあります。Counter n Gate入力には、以下の信号を経路設定できます。• PFI端子• AI基準トリガ• AI開始トリガ• AOサンプルクロック• DIサンプルクロック• DI基準トリガ• DOサンプルクロック• 変化検出イベント• アナログ比較イベント

また、カウンタの内部出力またはソースは異なるカウンタのゲートに経路設定できます。


Counter n Gateを出力端子に経路設定するCounter n Gateは、任意の PFI端子に経路設定できます。

Counter n Aux信号Counter n Aux信号は、2つの信号のエッジ間隔測定での最初のエッジを示します。

信号を Counter n Auxに経路設定する各カウンタには、Counter n Aux信号に対する独立した入力セレクタがあります。Counter n Aux入力には、以下の信号を経路設定できます。• PFI端子• AI基準トリガ• AI開始トリガ• アナログ比較イベント• 変化検出イベント

また、カウンタの内部出力、ゲート、またはソースは異なるカウンタの Auxに経路設定できます。カウンタのゲートは Aux入力に経路設定できます。



Counter n A、Counter n B、Counter n ZCounter n Bは、エッジカウントアプリケーションでのカウント方向を制御します。位相差出力エンコーダまたは 2パルスエンコーダを測定する場合、A、B、Z入力を各カウンタで使用します。

信号を A、B、Zカウンタ入力に経路設定する各カウンタには、A、B、Z入力それぞれに対して独立した入力セレクタがあります。各入力には、以下の信号を経路設定できます。• PFI端子• アナログ比較イベント

Counter n Z信号を出力端子に接続するCounter n Zは、任意の PFI端子に接続できます。

Counter n Up_Down信号Counter n Up_Down信号は、Counter n B信号の別名です。

Counter n HW Arm信号Counter n HW Arm信号を使用すると、カウンタの入力/出力機能を開始できます。

カウンタの入出力機能を開始するには、まずカウンタを有効にする (アームする) 必要があります。バッファ型エッジカウントなど一部のアプリケーションでは、カウンタはアーム後にカウントを始めます。また、単一パルス幅測定などのアプリケーションでは、カウンタは、アームされるとゲート信号の待機を開始します。カウンタ出力操作は、開始トリガに加えてアーム信号も使用できます。

ソフトウェアによって、カウンタをアームするか、ハードウェア信号でカウンタがアームされるように構成できます。このハードウェア信号は、ソフトウェアではアーム開始トリガと呼ばれます。ソフトウェアは、内部的にアーム開始トリガをカウンタのCounter n HW Arm入力に経路設定します。

信号を Counter n HW Arm入力に経路設定するCounter n HW Arm入力には、以下の信号を経路設定できます。• PFI端子• AI基準トリガ• AI開始トリガ• アナログ比較イベント• 変化検出イベント

カウンタの内部出力は、異なるカウンタの HW Armに経路設定できます。



Counter n Sample Clock信号Counter n Sample Clock (CtrnSampleClock) 信号を使用して、サンプルクロック集録および生成を行います。

Counter n Sample Clockには、内部または外部ソースを指定できます。さらに、測定データのサンプルを、Counter n Sample Clockの立ち上がりエッジと立ち下がりエッジのどちらで開始するかを指定することもできます。

cRIOコントローラは、FIFOが満杯のときに Counter n Sample Clockを受信すると、ホストソフトウェアに対してオーバーフローエラーをレポートします。

内部ソースを使用する内部ソースで Counter n Sample Clockを使用するには、信号ソースと信号の極性を指定します。以下の信号をソースとして使用できます。• DIサンプルクロック• DOサンプルクロック• AIサンプルクロック• AI変換クロック• AOサンプルクロック• DI変化検出出力

内部信号には、内部経路を介して Counter n Sample Clockに経路設定できるものがいくつかあります。詳細については、『NI-DAQmxヘルプ』または『LabVIEWヘルプ』で「MAXでのデバイス経路設定」を参照してください。

外部ソースを使用する以下の信号を Counter n Sample Clockとして経路設定できます。• PFI端子• アナログ比較イベント

Counter n Sample Clockの立ち上がり/立ち下がりエッジでデータをサンプリングできます。

Counter n Sample Clockを出力端子に経路設定するCounter n Sample Clockは、任意の PFI端子に接続できます。PFI回路は、PFI端子を駆動する前に Counter n Sample Clockの極性を反転します。


Counter n Internal Outputと Counter n TC信号Counter n Internal Output信号は、Counter n TCに応じて変化します。

2つのソフトウェア選択可能な出力オプションは、TCのパルス出力と TCのトグル出力です。出力極性は、どちらのオプションもソフトウェアで選択できます。

パルスまたはパルス列生成タスクで、カウンタは Counter n Internal Output信号上のパルスを駆動します。Counter n Internal Output信号は、内部的に経路を設定してカウンタ/タイマ入力または AI、AO、DI、DOタイミング信号の外部ソースになります。

Counter n Internal Outputを出力端子に経路設定するCounter n Internal Outputは、任意の PFI端子に接続できます。

周波数出力信号周波数出力 (FREQ OUT) 信号は、周波数出力発生器の出力です。

周波数出力を端子に経路設定するFREQ OUTは、任意の PFI端子に接続できます。

世界各地でのサポートおよびサービス技術サポートリソースの一覧は、NIのウェブサイトでご覧いただけます。ni.com/

supportでは、トラブルシューティングやアプリケーション開発のセルフヘルプリソースから、ナショナルインスツルメンツのアプリケーションエンジニアの Eメール/

電話の連絡先まで、あらゆるリソースを参照できます。

NIが提供するサービスについては、ni.com/servicesを参照してください。

NI製品は、ni.com/registerで登録できます。製品を登録すると、技術サポートをより簡単に受けることができ、NIから重要な最新情報を確実に受け取ることができます。

NI米国本社の所在地は、11500 North Mopac Expressway, Austin, Texas, 78759-3504です。NIのオフィスは世界各地にあります。日本国内でのサポートについては、ni.com/

supportでサポートリクエストを作成するか、0120-527196 (フリーダイヤル) または03-5472-2970 (大代表) までお電話ください。国外におけるサポートについては、弊社ウェブサイトのWorldwide Officesセクション (ni.com/niglobal (英語)) から、お問い合わせ先の最新情報を提供する各国支社のウェブサイトにアクセスできます。


http://www.ni.com/support


http://www.ni.com/services

http://www.ni.com/register



http://www.ni.com/niglobal

情報は事前の通知なしに変更されることがあります。NIの商標の詳細については、ni.com/trademarksの NI Trademarks andLogo Guidelines（英語）を参照してください。本書中に記載されたその他の製品名及び企業名は、それぞれの企業の商標又は商号です。NIの製品及び技術を保護する特許については、ソフトウェアで参照できる特許情報（ヘルプ→特許）、メディアに含まれている patents.txtファイル、又は ni.com/patentsからアクセスできる National Instruments Patent Noticeのうち、該当するリソースから参照してください。エンドユーザ使用許諾契約（EULA）及び他社製品の法的注意事項はご使用の NI製品のReadmeファイルにあります。NIの輸出関連法規遵守に対する方針について、また必要な HTSコード、ECCN（Export ControlClassification Number）、その他の輸出入に関する情報の取得方法については、「輸出関連法規の遵守に関する情報」（ni.com/legal/ja/export-compliance）を参照してください。NIは、本書に記載の情報の正確性について、一切の明示又は黙示の保証を行わず、技術的な誤りについて一切の責任を負いません。米国政府のお客様へ: 本書に含まれているデータは、民間企業の費用により作成されており、民間機関用の連邦調達規則 52.227-14と軍事機関用の国防省連邦調達規則補足 252.227-7014および252.227-7015に基づく限定権利及び制約付データ権利の条項の適用を受けます。

© 2018 National Instruments. All rights reserved.

377697B-0112 2019年 4月 23日

Documents

cRIO-904x FPGA CompactRIO - National Instrumentsになり、cRIO-904xに直接接続された入力デバイスとディスプレ イデバイスを使用して、cRIO-904x上で実行されているVIのフロ

cRIO-904x FPGA CompactRIO - National Instrumentsになり、cRIO-904xに直接接続された入力デバイスとディスプレイデバイスを使用して、cRIO-904x上で実行されているVIのフロ