Notie de cursCursul nr. 13

.l. dr. ing. Bogdan MARINCAbogdan.marinca@etc.upt.ro

ELECTRONICELECTRONICAA

CIRCUITE LOGICE SECVENTIALECIRCUITE LOGICE SECVENTIALE

CBB SR asincron CBB SR sincron Latch-ul JK Latch-ul T Latch-ul D Circuite Master-Slave Registre de deplasare serie Registre de deplasare paralel Numaratoare sincrone si asincrone

CircuiteCircuite logicelogice secvensecventtialeialeCBBCBB--SRSR asincronasincronSunt circuite cu dou stri stabile, iar trecerea dintr-o stare nalta se face numai prin comanda continu la intrrile R (Reset = anulare) si S (Set = punere pe 1). Dac comanda este singular, necorelat cu alt semnal atunci circuitul este unul de tip CBB-SR asincron.

3joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeCBB - SR SR sincronsincron

Dac comanda este corelat cu un semnal de sincronizare prin sensul de simultaneitate a celor dou semale atunci se obine un circuit de tipul CBB-SR sincron.

4joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secventialeCBBCBB--JK (Latch JK)JK (Latch JK)

Intrarea J are acelasi rol ca si S iar intarerea K acelasi rol cu R numai c CBB functioneaz si cnd apare simultaneitatea J = 1 si K = 1.

5joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeCBBCBB--T (Latch T)T (Latch T)

Spre deosebire de CBB-SR starea Sn = 1 si Rn = 1 duce la bascularea strii anterioare a CBB, asa cum se vede si din tabela de adevr n ultimele dou linii. Dac intrarea J si K sunt unite se obtine un CBB cu o singur intrare adic un CBB-T.

6joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeCBBCBB--D (Latch D)D (Latch D)

Dac intrarea J se uneste prin intermediul unui inversor cu intrarea K se obtine de asemenea o celul cu o singur intrare CBB-D, la care iesirea este imaginea intrrii.

7joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeCBB

`` CircuiteCircuite mastermaster--slaveslave

` Circuitele master-slave sunt construite din circuite flip-flop distincte;` Specific acestor circuite este faptul c datele aplicate la intrare sunt

considerate atunci cnd semnalul de clock crete n 1, iar rezultatul estereflectat la ieire abia cnd semnalul de clock devine 0.

` Datorit acestei particulariti, semnalele la intrare trebuie s fie stabile naintea apariiei frontului pozitiv i starea intrrii nu trebuie s se schimbe nainte de apariia frontului negativ al pulsului.

` Dac nu se respect aceast restricie pot aprea rspunsuri necontrolate.` Tipuri de circuite flip-flop master-slave: SR, JK i D

8joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secventiale

9joi, 19 decembrie 2013

FuncFuncionare:ionare:n intervalul (1)-(2), porile de intrare (3M, 4M) i de transfer (3S, 4S) sunt blocate, iar MASTER-ul este izolat att de intrri ct i de SLAVE.n intervalul (2)-(3), CLK=1 i porile 3M, 4M sunt validate, iar informaia se nscrie n MASTER; porile 3S, 4S fiind blocate ( ), bistabilul SLAVE este n continuare izolat fa de MASTER.n intervalul (3)-(4) se repet situaia din intervalul (1)-(2) cnd MASTER-ul era izolat att de intrri ct i de SLAVE.n sfrit, dup momentul (4), porile 3M, 4M sunt blocate (MASTER-ul izolat fa de intrri) iar porile 3S, 4S sunt validate i informaia din MASTER se transfer n SLAVE.Inscrierea informaiei n MASTER are loc nainte de momentul (3) (posibil chiar pe frontul descresctor al CLK), iar transferul ei n SLAVE (i deci la ieire) are loc dup momentul (4) (deci pe acelai front descresctor al CLK).

StructuraStructura internintern a a unuiunui circuit mastercircuit master--slave SRslave SRCLK

1M

4M

2M

3M

RRSS

1S

4S

2S

3S

Q

Poriintrare

CBB-SRMASTERasincron

CBB-SRMASTER

sincron

Poritransfer

CBB-SRSLAVEasincron

CBB-SRSLAVEsincron

Q

"0"

"0"

"1"

"1"

(1)

(2) (3)

(4)

(2)

(1)

(3)

(4)

CLKCLK

t

t

0CLK =

ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeRegistreRegistre de de deplasaredeplasare -- serieserie

10joi, 19 decembrie 2013

Registrul de deplasare serie este format din 4 bistabili de tip D Master-Slave.

D0 Q0

CLK

D1 Q1

CLK

D2 Q2

CLK

D3 Q3

CLK

DIN

CLK

DOUT

n timpul funcionrii, latch-urile de tip master sunt deschise simultan pentru CLK=0, cele de tip slave fiind nchise. n timpul tranziiei din 0 n 1 a semnalului de CLK, latch-urile master se blocheaz iar cele slave se deschid i primesc informaia din master.

Pe baza schemei putem scrie urmtoarele relaii:DOUTn=Q3n=D3n-1=Q2n-1=D2n-2=Q1n-2=D1n-3=Q0n-3=D0n-4=DINn-4

Se observ c informaia DIN ajunge la ieirea registrului dup 4 impulsuri de tact.

ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeRegistreRegistre de de deplasaredeplasare -- paralelparalel

11joi, 19 decembrie 2013

Registrul paralel (de stocare, tamponde stocare, tampon) este format din 4 bistabili de tip D acionai sincron de un tact comun.n momentul aplicrii tactului, cuvntul binar de 4 bii prezent la intrrile I0, I1, I2, I3, este nscris n cele 4 celule de memorie i poate fi citit la ieirile Q0, Q1, Q2, Q3.

Funcia principal a unui astfel de registru este aceea de a stoca temporar anumite configuraii binare n scopul unui acces uacces uor la eleor la ele n vederea n vederea prelucrriiprelucrrii. Registrul paralel este memoria zonelor de vitez maxim dintr-un sistem digital de prelucrare a datelor.

CLK D

Q

I3

Q3

I2

Q2

I1

Q1

CLK

I0

Q0

CLK D

Q

CLK D

Q

CLK D

Q

ELECTRONICA. Cursul nr. 1313

Circuite logice secveniale - NumrtoNumrtoareare

12joi, 19 decembrie 2013

-Reprezinta una dintre aplicaiile eseniale ale circuitelor basculante bistabile master-slave sincrone.

-- EExecut numrarea impulsurilor de tact aplicate la intrare xecut numrarea impulsurilor de tact aplicate la intrare i memoreaz pe i memoreaz pe o durat impus acest numro durat impus acest numr..

Numrarea n sistem zecimal si n sistem binar.

ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeNumrtor asincronNumrtor asincron

CLK nu acioneaz asupra tuturor bistabilelor, ci numai asupra primului, ieirile fiecrui bistabil fiind conectate la intrarea de CLK a bistabilului urmtor.

Utilizeaz 4 circuite basculante bistabile JK Master-Slave, n regim de circuit basculant bistabil de tip T cu Jn=Kn=Tn=1.

13joi, 19 decembrie 2013

AA00 AA11 AA22 AA33

CLK 1

20 21 2223

CLK T

Q

CLK T

Q

CLK T

Q

CLK T

Q

Intrrile T sunt conectate la 1 logic, valoarea logic a ieirii fiecrui bistabil se modific pe frontul negativpe frontul negatival impulsurilor primite pe intrarea de CLK

ELECTRONICA. Cursul nr. 1313

Circuite logice secvenialeNumrtor sincronNumrtor sincronImpulsurile de tact sunt aplicate simultan la toate bistabilele, care vor comuta n acelai timp, i nu succesiv ca n cazul numrtoarelor asincrone.

14joi, 19 decembrie 2013

Se elimin astfel ntrzierile cumulative datorit bistabilelor, frecvena de lucru nefiind limitat dect de ntrzierea datorat unui singur bistabil i de ntrzierea introdus de porile logice care asigur functionarea sincron.

AA11 = 1 numai dac AA00 = 1( sincronizare cu tactul urmtorsincronizare cu tactul urmtor )

AA22 = 1 numai dac AA11 = 1 i AA00 = 1( sincronizare cu tactul urmtorsincronizare cu tactul urmtor )

AA33 = 1 numai dac AA22 = 1, AA11 = 1 i AA00 = 1 ( sincronizare cu tactul urmtorsincronizare cu tactul urmtor )

AA33AA00

ELECTRONICA. Cursul nr. 1313

CLK

1 AA11 AA22P1

J0

K0

CLKQ0 J1

K1

CLKQ1 J2

K2

CLKQ2 J3

K3

CLKQ3

P2

P3carrycarry

15joi, 19 decembrie 2013 ELECTRONICA. Cursul nr. 1313

Circuite logice secventiale CBB-SR asincronCircuite logice secveniale CBB - SR sincronCircuite logice secventiale CBB-JK (Latch JK)Circuite logice secveniale CBB-T (Latch T)Circuite logice secveniale CBB-D (Latch D)Circuite logice secveniale CBBCircuite logice secventialeCircuite logice secvenialeRegistre de deplasare - serieCircuite logice secvenialeRegistre de deplasare - paralelCircuite logice secveniale - NumrtoareCircuite logice secvenialeNumrtor asincronCircuite logice secvenialeNumrtor sincron