Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

Embed Size (px)

Citation preview

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    1/6   

       

       

     

     

     

     

       

     

     

                                      

         

                                                   

           

        

                  

                                  

     

     )()()(

     )()(

    22

    21

    t ut axt  x

    t  xt  x

    +−=

    =•

     

     [ ]

    22

    1

    1

    12

    11)(

    11

    )(

    ca

    t aa

    ct  x

    act  x

    at at 

    at at 

    +±±−=

    −±=

    −−

    −−

    ε ε 

    ε ε 

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    2/6                                                                     

    Figura 1. (a) Curvas de conmutación.

    (b) regla optima de control.

     

     [ ]

    221

    2

    111)(

    11

    )(

    aat 

    at  x

    at  x

    at 

    at 

    ±±=

    −±=

    ε 

    ε 

     

    )(11

    )(ln1

    )(2221

      t  xaa

    t  xaa

    t  x   −   

      

     

    −−−=  

    )(11

    )(ln1

    )(2221

      t  xaa

    t  xaa

    t  x   −   

      

     

    +=  

     

    ( )

    )(11

    )(ln1

    )(

    )()())((

    )())((

    22222

    2

    2

    1

    1

    t  xaa

    t  xaat  x

    t  xt  xt  xs

    OOt  xt  xs

    +   

      

     

    +−=

    ∪−=   −+

     

    >

    =−

    =∗

    0))((0

    0)(0))((1

    0)(0))((1

    0))((1

    0))((1

    )(

    2

    2

    t  xs

    t  x yt  xs

    t  x yt  xs

    t  xs

    t  xs

    t u

    Figura 2(a) Modelo para simulación.

    (b) Modelo para operación, el motor controlador en posición

    ha sido reemplazado por la función de interconexión basada

    en LPT.

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    3/6   

       

       

     

     

    Figura 3.(a). Disco

    acoplado al eje de

    la planta.(b) Par

    emisor-receptor

    usado como

    sensor.

     

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    4/6                                                                     

     

    Figura 4. (a) Arquitectura de un CPLD. (b) Macrocelda.

    Figura 5. Diagrama de bloques

    del sistema desarrollado en hardware

    Figura 6. Descripción VHDL del sistema sensor-actuador

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    5/6   

       

       

     

    Figura 7. Respuesta transitoria del sistema de control. (a)

    Observada en simulación. (b) Observada en campo.,

    Frecuencia de muestreo 100Hz, punto de establecimiento

    500 revoluciones.

    (b)

    (a)

    Figura 8. Señales de conmutación del controlador BANG-

    BANG. (a) Modelo de simulación.

    (b) modelo de campo.

    (b)

    (a)

    Figura 9. Dinámica del error para un punto de

    establecimiento de 300 revoluciones. (a) Obtenida en

    simulación. (b) Observada en Operación (frecuencia de

    muestreo 100 Hz).

    (b)

    (a)

     

  • 8/16/2019 Dialnet-ControladorOptimoDeTiempoMinimoParaUnMotorDCContro-4797397

    6/6

                                                          

     

    [1] Kirk D., " Optimal Control ", Prentice Halll, 1995.

    [2] Xilinx Co., " The programmable Logic Databook ", Xilinx, 1999.

    [3] The Mathworks Co.," MATLAB simulink user guide ", Mathworks,1999.

    [4] Ogata K., " Ingeniería de control moderna", Prentice Hall, 1995.

    [5] The Mathworks Co., " MATLAB help", Mathworks, 1999.

    [6] Craig P., "Interfacing the Standard Parallel Port",www.senet.com.au/~cpeacock,1998.

    [7] National Semiconductor," Analog and Interface productsdatabook ", National, 1999 edition.

    Ingeniero Electrónico Universidad Distrital. Desarrollo su trabajo degrado en el diseño e implementación de un controlador difuso basa-do en FPGA, presentado en el VII Workshop IBERCHIP IWS’2001,Uruguay. Uno de los fundadores del Grupo de Investigación en Lógi-ca Programable y técnicas digitales UD (GILP)[email protected] 

    Ingeniero Electrónico Universidad Distrital, Desarrolló su trabajo detesis sobre síntesis digital de voz basada en transformada Waveletcon uso especial de MATLAB. Uno de los fundadores del Grupo deInvestigación en Lógica Programable y técnicas digitales UD (GILP).

    [email protected] 

    Ingeniero Electrónico Universidad Distrital. Desarrolló su trabajo detesis sobre síntesis digital de voz, específicamente en elmodelamiento frecuencial y temporal de los [email protected] 

    Figura 10. Derivada del error. (a) Obtenida en simulación.

    (b) Observada en operación.

    (b)

    (a)