27
DRAM とととととと ROM とととと p136-p144 とととと

DRAM とフラッシュ ROM

  • Upload
    dillian

  • View
    64

  • Download
    1

Embed Size (px)

DESCRIPTION

DRAM とフラッシュ ROM. テキスト p136-p144 天野英晴. 半導体メモリの分類. RAM  ( RWM) : 揮発性メモリ 電源を切ると内容が消滅 SRAM(Static RAM) DRAM(Dynamic RAM) ROM(Read Only Memory) :不揮発性メモリ 電源を切っても内容が保持 Mask ROM 書き換え不能 PROM(Programmable ROM)  プログラム可 One Time PROM  一回のみ書き込める Erasable PROM  消去、再書き込み可能 UV EPROM  (紫外線消去型) - PowerPoint PPT Presentation

Citation preview

Page 1: DRAM とフラッシュ ROM

DRAMとフラッシュ ROM

テキスト p136-p144

天野英晴

Page 2: DRAM とフラッシュ ROM

半導体メモリの分類 RAM ( RWM): 揮発性メモリ

電源を切ると内容が消滅 SRAM(Static  RAM) DRAM(Dynamic  RAM)

ROM(Read Only Memory):不揮発性メモリ 電源を切っても内容が保持 Mask ROM 書き換え不能 PROM(Programmable ROM) プログラム可

One Time PROM 一回のみ書き込める Erasable PROM 消去、再書き込み可能

• UV EPROM (紫外線消去型)• EEPROM (電気的消去可能型)  FLASH Memory

Page 3: DRAM とフラッシュ ROM

DRAM( Dynamic  RAM)

記憶はコンデンサ内の電荷によって行うリフレッシュ、プリチャージが必要256Mbit/Chipの大容量連続転送は高速SDRAM( Synchronous  DRAM)の普及

DDR-SDRAMの登場 DDR2 →  DDR3

Page 4: DRAM とフラッシュ ROM

PDARCH Group : DIMMnet-2 Network Interface Prototype Board

メモリスロット装着型のネットワークカード PCクラスタによるハイパフォーマンスコンピューティング

転送速度10Gbpsの高速なネットワーク( InfiniBand)に接続

Controller ( FPGA)  Virtex II Pro

InfiniBand(X4,10Gbps)Connector

184pin DDR SDRAM Interface

DDR SO-DIMM(256MB x 2)

Page 5: DRAM とフラッシュ ROM

DDR-SDRAMカードの例

下は1 GBでやや小さい。今は4 GB-8GBのカードが良く使われる

Page 6: DRAM とフラッシュ ROM

DRAMの構造

MemoryCell

Sense Amp

Data Selecter

I/O Buffer

RowAddress

ColumnAddress

Page 7: DRAM とフラッシュ ROM

古典的なDRAMの利用法

アドレス

RAS

CAS

データ

行 列

有効

Page 8: DRAM とフラッシュ ROM

DRAMの記憶部分WD

記憶用コンデンサ

基準用コンデンサ

Page 9: DRAM とフラッシュ ROM

Hレベルの書き込みW= HD= H

記憶用コンデンサ

基準用コンデンサ

Page 10: DRAM とフラッシュ ROM

Lレベルの書き込みW= HD= L

記憶用コンデンサ

基準用コンデンサ

Page 11: DRAM とフラッシュ ROM

Hレベルの読み出しW= HD

記憶用コンデンサ

基準用コンデンサ

レベルの変化が少ない

Page 12: DRAM とフラッシュ ROM

Lレベルの読み出しW= HD

記憶用コンデンサ

基準用コンデンサ

レベルの変化が大きい

Page 13: DRAM とフラッシュ ROM

DRAMアクセスの特徴

破壊読出しなので、書き戻しが必要微小電位を検出するセンスアンプが必要基準コンデンサを充電するためのプリチャージ時間が必要

ほっておくと電荷が放電してしまうので、リフレッシュが必要

SRAMに比べて使い難い

Page 14: DRAM とフラッシュ ROM

SDR (Single Data Rate) SDRAM:同期式DRAM100MHz-133MHzの高速クロックに同期した読み・書きを行う

CS,RAS,CAS,WEなどの制御線の組み合わせでコマンドを構成

コマンドにより、同期式に読み、書き、リフレッシュ等を制御

バンクの切り替えにより連続読み・書きが高速に可能

Page 15: DRAM とフラッシュ ROM

SDR-SDRAMの読み出しタイミング

Command

ACT Read

CLK

Row Column

Data0

Address

Data1 Data2 Data3

Page 16: DRAM とフラッシュ ROM

DDR (Double Data Rate) SDRAM:同期式DRAMSDR SDRAM同様の高速周波数(100MHz-133MHz)のクロックの両エッジで転送を行うことにより、倍のデータ転送レートを実現

差動クロックを利用データストローブ信号によりタイミング調整

より豊富なコマンド

Page 17: DRAM とフラッシュ ROM

DDR-SDRAMの読み出しタイミング

Command

ACT Read

CLK

Row Column

Data0

Address

~ CLK

Data1Data2Data3

DQS

Page 18: DRAM とフラッシュ ROM

DRAMのまとめ SRAMの 4倍程度集積度が大 使い難いが、連続アクセスは高速 転送はますますパケット化する傾向にある

SDR-SDRAM→  DDR-SDRAM→DDR2-SDRAM DDR2: 800Mbps (400MHz両エッヂ)  2Gbit /Chip DDR3: 1600Mbps (800MHz両エッヂ)  4Gbit /Chip パッケージ: FBGA(Fine pitch Ball Grid Array)の利用 SO-DIMM(Small outline Dual dual in-line memory module)の形で供給される:  8GByte/DIMM

現在 PC用には DDR3が標準となるプリフェッチ機能→ 連続転送可能 1.5 V電源、電気的特性の改善

DDR-4が準備中 制御は複雑、高速なため取り扱いもたいへん→  IP( Intellectual Property)の利用が進む

Page 19: DRAM とフラッシュ ROM

演習1

Command

ACT Read

CLK

Row Column

Data0

Address

~ CLK

Data1Data2Data3

DQS

スタート 次がスタート

CLK=200MHz、データ幅が 8ビットとして、転送スループットを求めよ

Page 20: DRAM とフラッシュ ROM

半導体メモリの分類 RAM ( RWM): 揮発性

SRAM(Static  RAM) DRAM(Dynamic  RAM)

ROM(Read Only Memory):不揮発性 Mask ROM 書き換え不能 PROM(Programmable ROM) プログラム可

One Time PROM 一回のみ書き込める Erasable PROM 消去、再書き込み可能

• UV EPROM (紫外線消去型)• EEPROM (電気的消去可能型)  FLASH Memory

Page 21: DRAM とフラッシュ ROM

メモリチップ外観

紫外線で消去するUV-EPROM

Page 22: DRAM とフラッシュ ROM

フラッシュメモリ EEPROM型の発展:小型化のために選択ゲートを用いず、ブロック単位で消去を行う .

NOR型、 NAND型、 DINOR型、 AND型等様々な構成法がある . オンチップ用:高速消去可能 NOR型  1Gbit程度まで

単独読み出しが可能、消去が高速 ファイルストレージ用:大容量の NAND型  1Gbit-

128Gbit/チップ 連続読み出し、消去はミリ秒オーダー掛かる SDメモリカード・ SDHCメモリカードなど、 8GB-32GBが使われる 書き換え回数に制限がある

実例:東芝 TD58シリーズ(テキスト 143ページ) NOR型、基本の読み出し動作は簡単 消去、再書き込みシーケンスは複雑 16Mbit/Chip( NAND型はより大容量)

Page 23: DRAM とフラッシュ ROM

フラッシュメモリの読み出し (電荷が存在しない場合)

Word

Bit

Hレベル

ONにより電圧低下

Page 24: DRAM とフラッシュ ROM

フラッシュメモリの読み出し (電荷が存在する場合)

Word

Bit

Hレベル

依然として OFFで電圧低下しない

しかし電荷でマイナス電位

Page 25: DRAM とフラッシュ ROM

フラッシュメモリへの書き込み 

0 V

9 V 書き込み

高電圧によりドレイン側からホットエレクトロンを注入

ゲート

ソース ドレイン5 V

Page 26: DRAM とフラッシュ ROM

フラッシュメモリの消去 

5 V

-9 V 消去

トンネル効果により電荷を引き抜く

ゲート

ソース ドレイン

Page 27: DRAM とフラッシュ ROM

演習2

昨年の試験問題 4をやってみよ